CN113659985B - 时域交织sar adc失调校准装置及方法 - Google Patents
时域交织sar adc失调校准装置及方法 Download PDFInfo
- Publication number
- CN113659985B CN113659985B CN202110815384.2A CN202110815384A CN113659985B CN 113659985 B CN113659985 B CN 113659985B CN 202110815384 A CN202110815384 A CN 202110815384A CN 113659985 B CN113659985 B CN 113659985B
- Authority
- CN
- China
- Prior art keywords
- comparator
- comparators
- channels
- channel
- sar adc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000006243 chemical reaction Methods 0.000 claims abstract description 35
- 125000004122 cyclic group Chemical group 0.000 claims abstract description 5
- 238000005070 sampling Methods 0.000 claims description 29
- 101100540498 Arabidopsis thaliana VIP4 gene Proteins 0.000 claims description 6
- 101000953492 Homo sapiens Inositol hexakisphosphate and diphosphoinositol-pentakisphosphate kinase 1 Proteins 0.000 claims description 6
- 101000953488 Homo sapiens Inositol hexakisphosphate and diphosphoinositol-pentakisphosphate kinase 2 Proteins 0.000 claims description 6
- 102100037739 Inositol hexakisphosphate and diphosphoinositol-pentakisphosphate kinase 1 Human genes 0.000 claims description 6
- 102100037736 Inositol hexakisphosphate and diphosphoinositol-pentakisphosphate kinase 2 Human genes 0.000 claims description 6
- 101150077913 VIP3 gene Proteins 0.000 claims description 6
- 101100263704 Arabidopsis thaliana VIN3 gene Proteins 0.000 claims description 5
- 101100102627 Oscarella pearsei VIN1 gene Proteins 0.000 claims description 5
- -1 VIN2 Proteins 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 4
- 108091006146 Channels Proteins 0.000 description 1
- 241000665848 Isca Species 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种时域交织SARADC失调校准装置及方法，本发明通过多路选择器来适当减少比较器的数量，让比较器在不同通道之间的转换阶段中来换回切换，以达到比较器全时段充分利用，同时通道间不同比较器的失调会由于循环调用而被平均化，等效于所有通道具有同样的失调值，相同的失调值并不会影响ADC整体的动态性能，从而缓解比较器失调对于高速ADC性能的影响。本发明比较器复用所需要用到的切换开关可以作为预放大器的共源共栅管，提高其增益，减小比较器的等效输入噪声，相对来说硬件开销小，甚至由于比较器数量的减少，总的硬件开销会有所下降，具有很好的普适性。
Description
技术领域
本发明涉及混合信号电路技术领域，尤其涉及一种基于比较器复用的时域交织SAR ADC失调校准装置及方法。
背景技术
在混合信号电路领域，模数转换器(ADC)作为连接模拟世界与数字领域的桥梁，是目前大多数完整电路系统中必不可少的一个重要模块，而比较器则几乎应用于所有种类的ADC中，ADC的精度和速度很大程度上受到了比较器相关性能的制约。SAR ADC由于低功耗小面积等优势，使其具有很宽的应用范围，比如传感器和各类便携式设备中。但由于其转换过程较长，在高速应用中，SAR ADC一般需要结合时域交织技术来提高工作速率。
应用时域交织技术的逐次逼近型模数转换器(TI-SAR ADC)占据了很大一部分的高速ADC市场，是一种基于分时复用的多通道SAR ADC结构。SAR ADC是一种基于二进制检索的数据转换器，使用单比较器进行多次比较，并根据比较结果，对用于采样的电容型数模转换器(CDAC)进行反馈置位，最终全部的比较结果即为输入模拟量对应的数字结果。以10bitSAR ADC为例，基本架构见图1，每一次比较结果对应一个1bit二进制数，通过SAR逻辑控制DAC置位，调整下一次比较阈值，由于CDAC阵列的二进制编排方式，阈值调整也是二进制变化的，得到10次比较结果是从高位到低位的二进制码，对应于输入的模拟信号。时域交织技术是通过多路选择器，使用不同相位的时钟控制，将不同时间点的输入信号按顺序接入每个SAR ADC的采样电路，每个通道的ADC相互交织，完成转换，实现转换速率的倍增，传统的时域交织型SAR ADC结构图见图2。
在整个SAR ADC的转换过程中，比较器会被多次使用，得到的所有结果均需要由比较器产生，所以比较器是决定ADC精度和速度和主要模块之一。比较器对于ADC精度的影响主要是来自于元件失配引起的失调。通常情况下ADC的传输曲线是台阶状的线性关系，固定的失调会引起单通道SAR ADC传输曲线的整体偏移，不过对动态传输特性影响不大，虽然会减小ADC的输入范围，但是由于失调值本身很小，所以输入范围减小量还在多数ADC产品的可接受范围内，如图3(a)中输入斜坡信号对应的ADC输出曲线整体上移，偏移量在每个输出节点都等于失调值，最大输出值对应的输入信号值减小。但是对于TI-SAR ADC或者多步SARADC来说，多个通道之间会存在着失调的不匹配，由于每个通道的比较器失调不均等，每个ADC调用的也只是各自的比较器，所以传输曲线会出现周期性的不均等失调，引入谐波失真，影响ADC的动态性能，其传输曲线示意图见图3(b)，除了输入范围的影响外，每个输出节点出现的偏移量不同，导致传输曲线出现非线性，影响到ADC的整体动态性能，所以TI-SARADC的中的比较器失调校准和匹配技术十分关键。
一般情况下，对ADC做失调校准会引入额外的硬件开销，而且在多通道的SAR ADC中，这些校准电路的数量需要乘以通道数，后台校准可能提升则整体功耗并且降低整体ADC的速度，所以失调校准电路需要在校准精度和硬件开销之间进行折中。文献1(Z.Su,H.Wang,H.Zhao,X.Liu andF.F.Dai,"An 8-bit 80-MS/s Fully Self-Timed SAR ADCwith 3/2 Interleaved Comparators and High-Order PVT StabilizedHBT BandgapReference,"2019 IEEE International Symposium on Circuits and Systems(ISCAS),2019,pp.1-4,doi:10.1109/ISCAS.2019.8702299)提出了一种交织型的比较器失调校准方法，多出一个额外的闲置比较器做切换，SAR ADC每次工作时会从3个比较器中启用其中两个，下一次转换将刚才未使用的比较器替换掉一个使用过的比较器，反复的切换将比较器失调平均化，提升电路整体的线性度，但是额外的比较器增加硬件开销；文献2(B.-R.-S.Sung et al.,"A 6bit 2GS/s flash-assisted time-interleaved(FATI)SAR ADC withbackground offset calibration,"2013 IEEE Asian Solid-State CircuitsConference(A-SSCC),2013,pp.281-284,doi:10.1109/ASSCC.2013.6691037)提出了一种替换式的比较器失调校准，在Flash-SAR混合结构中，每一部分都额外增加一个比较器做切换，正常工作时会有一个比较器不参与转换，完成相关校准操作，下一次数据转换过程中再将该比较器替换掉一个刚才参与转换的比较器，重复切换过程，保证每一个比较器都能得到校准，但文献2同样增加了一个比较器的硬件开销；文献3(T.Rabuske,F.Rabuske,J.Fernandes and C.Rodrigues,"An 8-bit 0.35-V 5.04-fJ/Conversion-Step SAR ADCWith Background Self-Calibration of Comparator Offset,"in IEEE Transactionson Very Large Scale Integration(VLSI)Systems,vol.23,no.7,pp.1301-1307,July2015,doi:10.1109/TVLSI.2014.2337236)通过异步SAR逻辑，当转换周期提前结束时，将比较器输入短接，进行一定时间的逐位校准，消除比较器失调，但文献3的校准操作需要耗费一定时间，如果为了保证一定的校准精度，需要相应延长转换时间，对ADC速度有一定影响。
发明内容
本发明目的就是为了弥补已有技术的缺陷，提供一种基于比较器复用的时域交织SAR ADC失调校准装置及方法。
本发明是通过以下技术方案实现的：
一种基于比较器复用的时域交织SAR ADC失调校准装置，包括有多个通道的电容型数模转换器，每个通道的电容型数模转换器的输入端分别连接有采样开关，多个采样开关均与缓冲寄存器的输出端连接，缓冲寄存器的输入端连接输入模拟信号Vin，每个通道的电容型数模转换器的输出端均连接多通道选择器的输入端，多通道选择器的输出端连接最少数量的比较器，所述的最少数量的比较器是由多通道选择器来选择使用的。
所述的多通道选择器为比较器的预放大电路，增加额外输入支路，通过共源管和共源共栅开关管做开关来实现比较器的切换操作。
所述的多通道选择器包括有四条分支通道，VIP1、VIP2、VIP3、VIP4和VIN1、VIN2、VIN3、VIN4分别是四条分支通道的四对差分输入信号，通过其对应的输入共源管对相应晶体管漏极放电，然后经过由开关K1,K2,K3,K4控制的共源共栅开关管，分别对两个输出节点OUT+、OUT-放电，所述四个分支通道的开关信号同一时段只有一个有效，只有一对输入管能对输出节点放电，实现对不通支路上输入信号的选择。
所述的四对差分输入信号VIP1、VIP2、VIP3、VIP4和VIN1、VIN2、VIN3、VIN4之间的电压差通过根据两个输入共源管电流大小不同，输出节点放电速率不同，而转换成输出节点的电压差，由于共源共栅开关管具有较高的增益，从而实现信号的放大输出。
一种基于比较器复用的时域交织SAR ADC失调校准方法，具体步骤如下：
S1、向输入缓冲器内输入模拟信号Vin；
S2、输入缓冲器内的输入模拟信号Vin被多个通道的电容型数模转换器采样；
S3、通过多通道选择器选择使用最近使用次数最少的比较器并实现比较器的切换，根据比较结果对多通道的电容型数模转换器进行反馈置位，最终输出比较结果；
S4、由于比较器只在转换阶段中工作，使用的比较器在不同通道之间的转换阶段中来换回切换，使比较器全时段充分利用，同时通道间不同比较器的失调会由于循环调用而被平均化，等效于所有通道具有同样的失调值，从而缓解比较器失调对于时域交织SARADC整体动态性能的影响。
所述的多路选择器选择使用最少数量的比较器的方法如下：所需要的最少的比较器数量是根据转换时间来确定的，在一个周期中每个通道时钟占空比一定，所以总的转换时间是单通道转换时间的整数倍，设所述多通道的电容型数模转换器通道数为N，每个通道使用的时钟存在360°/N的相位差，转换时间占时钟周期的比例为p，采样时间的比例为1-p，每个比较器的工作时间大于原来的p*100％，设每个比较器工作时间为x，比较器数量M取：
所述的多路选择器选择使用最少数量的比较器的方法需要满足以下条件：假设相邻通道的时钟相位差恒定，同一个周期内，所有通道的采样时间之和大于一个周期的总时间，这样在一个周期中相邻两个通道的采样阶段之间存在交叠时间，即每个时刻都存在进行采样的通道，此通道的比较器可以切换给其他通道使用，从而减少比较器数量，相应条件满足如下公式：
360°(1-p)*N≥360°
N(1-p)≥1。
在多路选择器选择使用最少数量的比较器的基础上，额外增加一到两个替换比较器，随机替换原本要接入某通道的比较器。
本发明的优点是：1、本发明通过多路选择器来适当减少比较器的数量，让比较器在不同通道之间的转换阶段中来换回切换，以达到比较器全时段充分利用，同时通道间不同比较器的失调会由于循环调用而被平均化，等效于所有通道具有同样的失调值，相同的失调值并不会影响ADC整体的动态性能，从而缓解比较器失调对于高速ADC性能的影响。
2、本发明比较器复用所需要用到的切换开关可以作为预放大器的共源共栅管，提高其增益，减小比较器的等效输入噪声，相对来说硬件开销小，甚至由于比较器数量的减少，总的硬件开销会有所下降。
3、本发明方法具有很好的普适性。
附图说明
图1为现有技术中10bit逐次逼近型模数转换器示意图；
图2为现有技术中时域交织型SAR ADC的基本结构框图。
图3为现有技术中存在失调的SAR ADC传输曲线图，其中(a)图为单通道SAR ADC传输曲线图，(b)图为失调不匹配的多通道SAR ADC传输曲线图；
图4为本发明实施例比较器复用技术简化框图；
图5为本发明实施例结合比较器复用技术的TI-SAR ADC工作时序图；
图6为本发明实施例改进的可切换式预放大器；
图7为本发明实施例一般情况下TI-SAR ADC的各通道时序示意图。
具体实施方式
本发明下述实施例提出了一种基于多通道间比较器复用的时域交织SAR ADC失调校准装置及方法。基本原理是：通常情况下，在应用时域交织技术的逐次逼近型模数转换器(TI-SAR ADC)中，比较器在ADC采样阶段是不工作的，只在数据转换阶段启用，对于采样阶段占空比50％的SAR ADC【Successive Approximation Register，逐次逼近式模拟数字转换器】来说，比较器资源存在较大的时序浪费，所以结合TI-SAR ADC多个通道之间转换阶段不重合的条件，可以适当减少比较器的数量，让它们在不同通道之间的转换阶段中来换回切换，以达到比较器全时段充分利用，同时通道间不同比较器的失调会由于循环调用而被平均化，等效于所有通道具有同样的失调值，相同的失调值并不会影响ADC整体的动态性能，从而缓解比较器失调对于高速ADC性能的影响。同时比较器复用所需要用到的切换开关可以作为预放大器的共源共栅管，提高其增益，减小比较器的等效输入噪声，相对来说硬件开销小，甚至由于比较器数量的减少，总的硬件开销会有所下降。本发明从4通道，75％时钟占空比的TI-SAR ADC作为例子进行分析，并将结论推广到一般情况，该方法具有很好的普适性。具体如下：
本发明提出了一种基于比较器复用的校准方法，可以在减少硬件开销的同时，改善多比较器之间失调不匹配造成的动态性能衰退。以四通道，转换时间占空比75％的时域交织型逐次逼近式模数转换器为例，结构框图见图4，包括有多个通道的电容型数模转换器1，每个通道的电容型数模转换器1的输入端分别连接有采样开关2，多个采样开关2均与缓冲寄存器3的输出端连接，缓冲寄存器3的输入端连接输入模拟信号4，每个通道的电容型数模转换器1的输出端均连接多通道选择器5的输入端，多通道选择器5的输出端连接最少数量的比较器6，所述的最少数量的比较器6是由多通道选择器来选择使用的。由于整个ADC有1/4的时间用于采样，比较时间只占用3/4，通过合理的比较器切换使用，可以只用三个比较器就完成全部的转换过程，其转换过程的时序图见图5。
如图6所示，所述的多通道选择器包括有四条分支通道，VIP1、VIP2、VIP3、VIP4和VIN1、VIN2、VIN3、VIN4分别是四条分支通道的四对差分输入信号，通过其对应的输入共源管对相应晶体管漏极放电，然后经过由开关K1,K2,K3,K4控制的共源共栅开关管，分别对两个输出节点OUT+、OUT-放电，所述四个分支通道的开关信号同一时段只有一个有效，只有一对输入管能对输出节点放电，实现对不通支路上输入信号的选择。
所述的四对差分输入信号VIP1、VIP2、VIP3、VIP4和VIN1、VIN2、VIN3、VIN4之间的电压差通过根据两个输入共源管电流大小不同，输出节点放电速率不同，而转换成输出节点的电压差，由于共源共栅开关管具有较高的增益，从而实现信号的放大输出。
F1,F2,F3,F4分别对应于四个通道ADC的工作时序，高电平采样，低电平转换，转换时间占用每个周期75％的时间。采样过程中CDAC仍为4个，编号为①，②，③，④，比较器编号为⑴，⑵，⑶，由于存在25％的时间进行采样，且四个通道的时钟存在90°(360°/4)的相位差，故每个通道在完成转换后，释放比较器资源时，会有和该通道时钟相位差最大的一个通道完成采样，需要开始转换阶段，这时可以通过4选3的多路选择器，将被释放的比较器接入到这个通道中，最终实现所有比较器的不间断工作，充分利用硬件资源，减小硬件开销。同时，因为3个比较器是循环接入到每个通道中的，等效为每个通道的ADC具有相同的失调值，从而减少失调对于TI-SAR ADC整体动态性能的影响。
其中4选3的多路选择器并不是使用复杂数字逻辑电路实现，而是在比较器的预放大电路做出相应修改，增加额外输入支路，通过共源管和共源共栅开关管做开关来实现比较器的切换操作，具体电路原理图见图6，K1,K2,K3,K4信号作为切换控制信号，每次只有一个信号为高电平，可通过1000为初始态的4bit移位寄存器实现，逻辑简单，时钟与高速的外部采样时钟一致。同时作为开关的cascode管可以提高预放大器增益，减小比较器的输入参考噪声，提高转换精度，虽然预放大器输入支路增多，但是同时只有一条导通，工作电流不变，相比于一整个比较器的硬件消耗，多支路结构的硬件消耗更少。
将此复用技术推广到一般情况，对于一个N通道的TI-SAR ADC，每个通道使用的时钟存在360°/N的相位差，假设转换时间占时钟周期的比例为p，采样时间的比例为1-p，时序示意图如图7所示，由于比较器只在转换阶段中工作，可以通过合适的切换逻辑使得比较器数目减少，但是这种切换逻辑存在使用条件，假设相邻通道的时钟相位差恒定，那么同一个周期内，所有通道的采样时间之和要大于一个周期的总时间，这样在一个周期中相邻两个通道的采样阶段之间会存在交叠时间，即每个时刻都存在进行采样的通道，此通道的比较器可以切换给其他通道使用，从而减少比较器数量，相应条件为：
360°(1-p)*N≥360°
N(1-p)≥1
对于所需要最少的比较器数量，可以根据转换时间来确定，在一个周期中每个通道时钟占空比一定，所以总的转换时间是单通道转换时间的整数倍，当满足上述切换条件时，每个比较器的工作时间可以大于原来的p*100％，设本发明中每个比较器工作时间为x，比较器数量M可以取：
一般p的值在0.5到0.75左右，也就是说比较器的硬件开销可以节省25％以上，而且对于更多通道的TI-SAR ADC，比较器数量减少的更多，这时可以额外添加一到两个替换比较器，通过伪随机码控制，随机替换原本要接入某通道的比较器，从而使得比较器循环使用策略更加随机化，对于整体ADC的动态性能提升更为显著。特别的对于两通道，转换时间占空比50％的TI-SAR ADC来说，只需要使用一个比较器，基本上不会受到由通道间比较器失调不匹配而引起的动态性影响。总的来说，比较器复用技术在提升ADC动态性能的同时，多数情况下还可以减少硬件开销，而且对于多通道的TI-SAR ADC具有很灵活的应用性，可以用于多种设计之中。
Claims (9)
1.一种基于比较器复用的时域交织SAR ADC失调校准装置，其特征在于：包括有多个通道的电容型数模转换器，每个通道的电容型数模转换器的输入端分别连接有采样开关，多个采样开关均与缓冲寄存器的输出端连接，缓冲寄存器的输入端连接输入模拟信号，每个通道的电容型数模转换器的输出端均连接多通道选择器的输入端，多通道选择器的输出端连接最少数量的比较器，所述的最少数量的比较器是由多通道选择器来选择使用的；
所述的多通道选择器为比较器的预放大电路，增加额外输入支路，并通过共源管和共源共栅开关管做开关来实现比较器的切换操作。
2.根据权利要求1所述的一种基于比较器复用的时域交织SAR ADC失调校准装置，其特征在于：所述的多个通道的电容型数模转换器为四个通道的电容型数模转换器。
3.根据权利要求2所述的一种基于比较器复用的时域交织SAR ADC失调校准装置，其特征在于：所述的多通道选择器包括有四条分支通道，VIP1、VIP2、VIP3、VIP4和VIN1、VIN2、VIN3、VIN4分别是四条分支通道的四对差分输入信号，通过其对应的输入共源管对相应晶体管漏极放电，然后经过由开关K1,K2,K3,K4控制的共源共栅开关管，分别对两个输出节点OUT+、OUT-放电，所述四个分支通道的开关信号同一时段只有一个有效，只有一对输入管能对输出节点放电，实现对不通支路上输入信号的选择。
4.根据权利要求3所述的一种基于比较器复用的时域交织SAR ADC失调校准装置，其特征在于：所述的四对差分输入信号VIP1、VIP2、VIP3、VIP4和VIN1、VIN2、VIN3、VIN4之间的电压差通过根据两个输入共源管电流大小不同，输出节点放电速率不同，而转换成输出节点的电压差，由于共源共栅开关管具有较高的增益，从而实现信号的放大输出。
5.一种基于比较器复用的时域交织SAR ADC失调校准方法，其特征在于：具体步骤如下：
S1、向输入缓冲器内输入模拟信号；
S2、输入缓冲器内的输入模拟信号被多个通道的电容型数模转换器采样；
S3、通过多通道选择器选择最近使用次数最少的比较器并实现比较器的切换，根据比较结果对多通道的电容型数模转换器进行反馈置位，最终输出比较结果；
S4、由于比较器只在转换阶段中工作，使用的比较器在不同通道之间的转换阶段中来换回切换，使比较器全时段充分利用，同时通道间不同比较器的失调会由于循环调用而被平均化，等效于所有通道具有同样的失调值，从而缓解比较器失调对于时域交织SAR ADC整体动态性能的影响。
6.根据权利要求5所述的一种基于比较器复用的时域交织SAR ADC失调校准方法，其特征在于：所述的多通道选择器选择使用最少数量的比较器的方法如下：所需要的最少的比较器数量是根据转换时间来确定的，在一个周期中每个通道时钟占空比一定，所以总的转换时间是单通道转换时间的整数倍，设所述多通道的电容型数模转换器通道数为N，每个通道使用的时钟存在360°/N的相位差，转换时间占时钟周期的比例为p，采样时间的比例为1-p，每个比较器的工作时间大于原来的p*100％，设每个比较器工作时间为x，比较器数量M取：
7.根据权利要求6所述的一种基于比较器复用的时域交织SAR ADC失调校准方法，其特征在于：所述的多通道选择器选择使用最少数量的比较器的方法需要满足以下条件：假设相邻通道的时钟相位差恒定，同一个周期内，所有通道的采样时间之和大于一个周期的总时间，这样在一个周期中相邻两个通道的采样阶段之间存在交叠时间，即每个时刻都存在进行采样的通道，此通道的比较器可以切换给其他通道使用，从而减少比较器数量。
8.根据权利要求7所述的一种基于比较器复用的时域交织SAR ADC失调校准方法，其特征在于：所述的多通道选择器选择使用最少数量的比较器的方法需要满足以下公式：
360°(1-p)*N≥360°
N(1-p)≥1。
9.根据权利要求6所述的一种基于比较器复用的时域交织SAR ADC失调校准方法，其特征在于：在多通道选择器选择使用最少数量的比较器的基础上，额外增加一到两个替换比较器，随机替换原本要接入某通道的比较器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110815384.2A CN113659985B (zh) | 2021-07-19 | 2021-07-19 | 时域交织sar adc失调校准装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110815384.2A CN113659985B (zh) | 2021-07-19 | 2021-07-19 | 时域交织sar adc失调校准装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113659985A CN113659985A (zh) | 2021-11-16 |
| CN113659985B true CN113659985B (zh) | 2023-06-30 |
Family
ID=78489626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110815384.2A Active CN113659985B (zh) | 2021-07-19 | 2021-07-19 | 时域交织sar adc失调校准装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113659985B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114614819B (zh) * | 2022-03-17 | 2024-07-02 | 北京安酷智芯科技有限公司 | 一种具有失调电压自校正功能的源跟随基准缓冲器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105871377A (zh) * | 2016-03-24 | 2016-08-17 | 南京天易合芯电子有限公司 | 时域交织模数转换器采样时间失配的校准方法及系统 |
| CN110492885A (zh) * | 2019-07-11 | 2019-11-22 | 东南大学 | 一种无源噪声整形逐次逼近sar模数转换器 |
| CN111446966A (zh) * | 2020-05-06 | 2020-07-24 | 东南大学 | 一种应用于sar adc的单相时钟高速低功耗动态比较器 |
| CN111817718A (zh) * | 2020-09-10 | 2020-10-23 | 灵矽微电子(深圳)有限责任公司 | 一种时域交织模数转换器及电子设备 |
| CN113014261A (zh) * | 2021-04-21 | 2021-06-22 | 南京航空航天大学 | 一种逐次逼近型adc的备用比较器轮换校准方法 |
-
2021
- 2021-07-19 CN CN202110815384.2A patent/CN113659985B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105871377A (zh) * | 2016-03-24 | 2016-08-17 | 南京天易合芯电子有限公司 | 时域交织模数转换器采样时间失配的校准方法及系统 |
| CN110492885A (zh) * | 2019-07-11 | 2019-11-22 | 东南大学 | 一种无源噪声整形逐次逼近sar模数转换器 |
| CN111446966A (zh) * | 2020-05-06 | 2020-07-24 | 东南大学 | 一种应用于sar adc的单相时钟高速低功耗动态比较器 |
| CN111817718A (zh) * | 2020-09-10 | 2020-10-23 | 灵矽微电子(深圳)有限责任公司 | 一种时域交织模数转换器及电子设备 |
| CN113014261A (zh) * | 2021-04-21 | 2021-06-22 | 南京航空航天大学 | 一种逐次逼近型adc的备用比较器轮换校准方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113659985A (zh) | 2021-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970005828B1 (ko) | 파이프 라인 구조의 다단 아날로그/디지탈 변환기 | |
| US5710563A (en) | Pipeline analog to digital converter architecture with reduced mismatch error | |
| Wu et al. | A 1-V 100-MS/s 8-bit CMOS switched-opamp pipelined ADC using loading-free architecture | |
| CN112003620B (zh) | 一种流水线逐次逼近型adc位权后台校准系统和方法 | |
| KR20060052937A (ko) | 공간 효율적 저전력 주기적 ａ／ｄ 변환기 | |
| JP2024505877A (ja) | ルックアップテーブルベースのアナログ‐デジタルコンバータ | |
| EP1085658A2 (en) | Nested pipelined analog-to-digital converter | |
| CN113659985B (zh) | 时域交织sar adc失调校准装置及方法 | |
| CN115133930B (zh) | 一种共用比较器的两通道时域交织型Binary-Search ADC系统 | |
| CA2571147A1 (en) | Sub-ranging pipelined charge-domain analog-to-digital converter with improved resolution and reduced power consumption | |
| CN104753533B (zh) | 一种分级共享式双通道流水线型模数转换器 | |
| CN102013894B (zh) | 一种低功耗流水线模数转换器 | |
| US6166595A (en) | Linearization technique for analog to digital converters | |
| CN109462402B (zh) | 混合型流水线adc结构 | |
| CA2571144A1 (en) | Charge-domain a/d converter employing multiple pipelines for improved precision | |
| US11716091B2 (en) | Multi-bit resolution sub-pipeline structure for measuring jump magnitude of transmission curve | |
| KR100733640B1 (ko) | 부동-소수점 아날로그-디지털 변환기 및 아날로그 입력 신호를 a/d 변환하는 방법 | |
| US11075646B2 (en) | Σ-Δmodulator and method for reducing nonlinear error and gain error | |
| Kuo et al. | Bias-and-input interchanging technique for cyclic/pipelined ADCs with opamp sharing | |
| CN113659989B (zh) | 一种超前置位的高速逐次逼近型模数转换器 | |
| TWI739722B (zh) | 類比數位轉換器及其操作方法 | |
| Ng et al. | A low-voltage CMOS 5-bit 600 MHz 30 mW SAR ADC for UWB wireless receivers | |
| EP1079528A1 (en) | Current mode asynchronous decision A/D converter | |
| US7405690B2 (en) | Analog-to-digital converter | |
| WO2024139108A1 (zh) | 模数转换装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |