CN104753533B

CN104753533B - 一种分级共享式双通道流水线型模数转换器

Info

Publication number: CN104753533B
Application number: CN201310737472.0A
Authority: CN
Inventors: 朱渊明; 刘飞; 杨海钢
Original assignee: Institute of Electronics of CAS
Current assignee: Institute of Electronics of CAS
Priority date: 2013-12-26
Filing date: 2013-12-26
Publication date: 2018-05-01
Anticipated expiration: 2033-12-26
Also published as: CN104753533A

Abstract

本发明公开了一种分级共享式双通道流水线型模数转换器，其包括：双通道采样保持级电路，其用于对输入的模拟信号进行交织采样得到双路采样信号，并将所述双路采样信号输出至双通道前级电路；双通道前级电路，其每一通道分别接收所述双路采样信号中的一路，并分别对所述两路采样信号进行转换，生成双路前级处理信号；通道切换电路，用于将所述双通道前级电路产生的双路前级处理信号选择切换至单通道后级电路；单通道后级电路，其用于接收输出至其的前级处理信号，并对其进行转换。

Description

一种分级共享式双通道流水线型模数转换器

技术领域

本发明涉及微电子学与固体电子学技术领域，尤其涉及一种高速低功耗的分级共享式双通道流水线型模数转换器(pipeline ADC)。

背景技术

模数转换器(ADC)作为模拟领域和数字领域的接口，是电路系统中非常重要的部分，它的性能直接影响着整个系统的总体性能。设计者一直致力于提高模数转换器的速度和精度，以及降低功耗，显然这些目标不可能同时达到，因此需要对速度、精度、功耗进行折中选取来获得符和要求的模数转换器。经过多年的发展，模数转换器形成了以下几种主要的类型：∑-Δ过采样、逐次逼近型、流水线型、快闪型。其中流水线型模数转换器(pipelineADC)的覆盖范围最广，既可实现比较高的精度(可达16bit)，又可达到很高的速度(可达200MHZ以上)，被广泛用于视频转换、无线通信以及消费电子产品中。目前流水线模数转换器被广泛用于以移动通信产品为代表的中高端电子产品中，因此不仅要求高转换速率而且还要求低功耗。

图1为流水线型模数转换器的整体框图。如图1所示，流水线型模数转换器实质上是一个多级幅值量化器，它的模数转换过程由级联的多个结构相似的低精度模数转换器完成，这些低精度的模数转换器整体构成了一个高精度的模数转换器。由于流水线型模数转换器的结构特点，其采样保持级和前几级的失调和误差等非理想因素是影响ADC性能的主要因素，采样保持级和前级的精度和速度基本决定了整个模数转换器的速度和精度。对于流水线型ADC来说，系统对采样保持级和首级的要求最高。为了保证高性能，采样保持级和首级必须采用增益带宽积非常高的运算放大器搭建，而此类运算放大器功耗巨大，导致采样保持级和首级消耗了系统的大部分功耗。随着级数的增加，每一级对输出的影响慢慢减弱，对运放的要求也逐渐降低。因此，对采样级和首级进行优化设计是提高模数转换器性能的主要方式。

为了实现低功耗，文献(Nagaraj K，Fetterman H，Anidjar K.A250-mW，8-b，52Msamples／s parallel-pipelined A／D converter with reduced number ofamplifiers.IEEE J.Solid-State Circuits，1997(5)：312-320)提出了一种共享放大器结构的流水线型模数转换器，如图2所示。这种结构将一个放大器应用在相邻的两级，在不同的时钟相位下，完成相邻两级的运算功能。然而这种技术存在两个弊端：

a)额外引入的开关，令放大器的建立特性受到影响；

b)由于放大器的输入端口始终没有复位，储存在放大器输入电容上的电荷将会影响下一级的采样和运算，称为记忆效应(memory effect)。

文献(Junhua Shen and Peter R.A0.5-V8-bit10-Ms／s Pipelined ADC in90-nmCMOS.IEEE J.Solid-State Circuits，2008(4)：787-796)提出了另一种低功耗技术——去采样保持级，通常采样保持级会占用整个ADC40％以上的功耗，将采样保持级去掉，直接将信号在第一级进行处理，将会节省很多功耗，这种方式虽然节省了大量的功耗，但是由于没有采样保持级，这种结构中的增益倍乘模块(MDAC)和子ADC模块的输入信号并不是同一个信号，存在一个时间差Δt，所引起的孔径误差效应将会严重影响ADC的线性度，降低ADC的DNL和INL，并且这种影响在高速情况下将会更加严重，因此这种方式并不适用于高速设计。此外，还有使用比较器代替运算放大器构成开关电容电路、开关运算放大器技术、利用运算放大器的不完全建立减少功耗等低功耗技术。然而，这些低功耗技术均会降低模数转换器的转换速率又或是需要复杂的数字后端处理电路对结果进行校准，均无法确保在高速的情况下降低功耗。

在高速设计中，时间交织双通道并行结构的模数转换器可以达到很高的速度。如图3所示，这种结构中的每一个通道都是一个单独的模数转换器，通过不同相位的时钟控制每个通道，使多通道交织工作，在一个时钟周期内完成多次转换使转换速率成倍增加。显然，根据其结构可知，时间交织双通道并行结构的模数转换器的功耗和面积都会成倍的增加。此外，通道间的失配会使ADC的线性度、SNDR(信噪谐波比)、SFDR(无杂散动态范围)恶化，通常此类ADC需要复杂的后台数字校准技术来克服通道间的失配问题。

除此之外，双采样技术(double-sampled)也可以提高ADC的转换速率。双采样技术主要包括两组采样电容和一个运算放大器，两组采样电容由互补时钟控制，在一个周期内完成两次采样。然后通过共享的工作方式，使用同一个运算放大器将采样结果保持并输出。尽管双采样技术可以将采样速率倍增，但使用双采样技术的ADC的前几级需要极高增益带宽积的放大器，这在高速pipeline ADC设计中往往因为受工艺、功耗等条件限制不具可行性，而且运算放大器的输入端口始终没有复位，还会存在记忆效应的影响。

综上，现有的低功耗设计技术必然会影响到模数转换器的转换速率或精度，提高速度又必然会显著增加功耗。虽然可以通过工艺的提升达到高速低功耗的目的，但成本很高，而且还要面对低压设计的困境。因此，寻找一种能够在功耗和速度之间最佳折中的办法十分有必要。

发明内容

针对上述方案的不足，本发明的主要目的是提出一种新型高速低功耗结构的流水线型模数转换器，适用于流水线型模数转换器的高速低功耗设计。在少量增加功耗和面积的前提下，将模数转换器的速度提高一倍。

本发明提出了一种分级共享式双通道流水线型模数转换器，其包括：

双通道采样保持级电路，其用于对输入的模拟信号进行交织采样得到双路采样信号，并将所述双路采样信号输出至双通道前级电路；

双通道前级电路，其每一通道分别接收所述双路采样信号中的一路，并分别对所述两路采样信号进行转换，生成双路前级处理信号；

通道切换电路，用于将所述双通道前级电路产生的双路前级处理信号选择切换至单通道后级电路；

单通道后级电路，其用于接收输出至其的前级处理信号，并对其进行转换。

其中，所述双通道前级电路仅位于所述分级共享式双通道流水线型模数转换器的前k级，k级后为单通道后级电路；所述前k级双通道前级电路通过时间交织的工作方式对模拟信号进行转换，前k级中的每个通道的转换速率为所述模数转换器整体转换速率的1／2，k级后的单通道后级电路中每级的转换速率和所述模数转换器的总体转换速率相同。

其中，所述双通道采样保持级电路具有两组完整的采样保持电路，用于在一个时钟周期内采样得到两路采样信号。

其中，所述双通道前级电路采用完整的两组前级转换电路，分别对所述采样保持电路采样得到的两路采样信号进行转换。

其中，所述双通道采样保持级电路和双通道前级电路中的两个通道分别由不同的时钟信号控制，且这两种不同的时钟信号频率相同，相位相差180°。

其中，所述双通道采样保持级电路的采样频率为采样保持级所需时钟频率的两倍。

其中，所述双通道采样保持级电路的两个通道在通过交替工作的方式在一个周期内完成两次采样保持过程。

其中，所述双通道前级电路中每一通道的转换速率为所述模数转换器整体转换速率的二分之一。

其中，所述通道切换电路该电路包括多路开关和时钟控制电路；所述多路开关由两个模拟开关构成，所述时钟控制电路用于选择控制所述两个模拟开关中一个打开，而另一个闭合。

其中，所述时钟控制电路为两相不交叠的时钟控制电路；且所述两个模拟开关分别连接至所述双通道前级电路中的两个通道。

本发明提出的上述方案具有如下优点：

1、对采样保持级进行改进，使用双通道结构。单通道结构由于工艺的限制，在速度达到一定程度时(以0.35μm工艺为例，约为100MHz)无法再继续提高，并且功耗会随转换速率提高急剧上升。而采用多通道结构在高速情况下可有效降低功耗，并且不受工艺限制进一步提升电路的速度。改进后的采样保持级由两组完整的采样保持电路以及相应的时钟控制模块构成。模拟输入信号同时接入两组采样保持电路的输入端。通过时钟控制，使两组并行的采样保持电路对信号进行交织采样。改进后的采样保持级在一个时钟周期内可进行两次采样，采样速率增加一倍。

2、对整体结构进行改进，采用分级共享式双通道结构，仅在系统关键的前级采用双通道结构，后级采用单通道结构。3、采用通道切换电路对两路信号进行合并。

附图说明

图1为现有技术中流水线型模数转换器结构示意图；

图2为现有技术中采样共享放大器技术的流水线型模数转换器结构示意图；

图3为现有技术中时间交织双通道并行结构流水线型模数转换器结构示意图；

图4为本发明中分级共享式双通道流水线型模数转换器结构示意图；

图5为本发明模数转换器中双通道采样保持级电路结构示意图；

图6为本发明中双通道采样保持级输出波形示意图；

图7为本发明中模数转换器的通道切换电路结构示意图；

图8为本发明中分级共享式双通道流水线型模数转换器的整体实施过程示意图；

图9为本发明中模数转换器的第一次转换过程分解示意图；

图10为本发明中模数转换器的第二次转换过程分解示意图；

图11为本发明中分级共享式双通道流水线型模数转换器的误差模型图；

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

图4示出了本发明提出的分级共享式双通道流水线型模数转换器(pipeline ADC)的结构示意图。如图4所示，该转换器由双通道采样保持级401，双通道前k级电路402、403，通道切换电路404以及后级电路405构成。双通道采样保持级401对模拟输入信号进行采样后得到两路离散信号，分别输入到前k级的A通道402、B通道403。经过前k级电路转换后得到的两路信号输入到通道切换电路404，通道切换电路对双路信号进行选择后传输到后级405，完成剩余的转换过程，其中后级电路405为单通道转换电路。整体而言，系统先采用双通道的前级，以时间交织的工作方式对信号进行转换，然后采用单通道的后级完成剩余的转换过程。

由于采样保持级401采用双通道结构，拥有两组完整的采样保持电路，不存在共享运放的工作方式，因此不存在记忆效应的影响，而且也不需要增益带宽积极高的运算放大器。此外，分级共享式双通道结构仅在系统关键的前级使用双通道结构，后级仍然采用单通道结构，而时间交织双通道并行结构采用完整的双通道结构，每级均包涵两组完全相同的电路，功耗和面积成倍增加。与之相比，分级共享式双通道结构的功耗和面积更小。

图5示出了本发明中模数转换器的双通道采样保持级电路结构示意图。参照图5，所述采样保持级电路401由A通道和B通道构成。A通道和B通道分别由时钟CLK_A和CLK_B控制，每个通道的采样保持电路均为时钟高电平时采样，低电平时保持，CLK_A与CLK_B频率相同、相位相差180°。当CLK_A为‘1’时，CLK_B为‘0’，通道A工作在采样状态，通道B工作在保持状态；当CLK_A为‘0’时，CLK_B为‘1’，通道A工作在保持状态，通道B工作在采样状态。在时钟的前半周期A通道工作在采样状态，后半周期B通道工作在采样状态。A、B通道交织工作，在一个周期内完成两次采样保持过程。图6为双通道采样保持级输出波形示意图。

图7示出了本发明中模数转换器的通道切换电路结构示意图。参照图7，通道切换电路主要由多路开关和时钟控制电路构成，所述多路开关由两个模拟开关构成，优选为自举开关，这里采用自举开关进行举例说明，但本发明并不限于自举开关，使用其它模拟开关亦可；所述时钟控制电路用于控制所述多路开关的闭合。自举开关具有栅源电压(V_gs)在导通过程中保持恒定，导通电阻不随输入信号幅值的变化而变化的特点，在信号的关键路径中使用自举开关可有效提高系统的线性度。所述两个自举开关分别由不同相位的时钟φ₁和φ₂控制。当A通道处在保持状态时，φ₁为高，φ₂为低，自举开关A导通，A通道数据传输到后级405。当B通道处在保持状态时，φ₂为高，φ₁为低，自举开关B导通，B通道数据传输到后级405。φ₁和φ₂经过控制后不会交叠，保证A通道和B通道不可能同时打开，两路信号不可能同时传输到下级。

图8示出了本发明中分级共享式双通道流水线型模数转换器的整体实施过程示意图。为了使本发明方案的分析和理解更为简便，忽略每一级工作方式的细微差异，统一认为每一级整个系统中每一个模块的工作方式均为高电平工作，低电平保持。

如图9所述，前级电路中两通道901、902的时钟控制信号CLK_A和CLK_B的频率相同，相位相差180°；后级电路904的时钟控制信号CLK_C的频率是CLK_A的频率的两倍。假设CLK_A初始值为‘1’，那么CLK_B为‘0’，A通道901处于工作状态，B通道902处于保持状态，此时通道切换电路903中A通道的时钟控制信号φ₁为低、B通道的时钟控制信号φ₂为高，通道切换电路903中自举开关B导通，B通道902的结果传输到下级，在此过程中，当CLK_C为‘1’时，后级904接收B通道902的结果并完成剩余的转化过程。此为第一次转换过程。

半个周期过后，CLK_A的值变为‘0’，CLK_B为‘1’，A通道901处于保持状态，B通道902处于工作状态，此时φ₁为高、φ₂为低，通道切换电路903中自举开关A导通，A通道901的结果传输到下级，在此过程中，当CLK_C也为‘1’时，后级904接收A通道901的结果并完成剩余转换过程。此为第二次转换过程，此时CLK_A刚好经过一个周期，之后再重复以上整个转换过程。

图9和图10分别示出了本发明中模数转换器的两次转换过程分解示意图。如图9和10所示，前级通过双通道时间交织的工作方式，使得A通道901和B通道902工作在低频时钟CLK_A下，而整体的转换速率却达到高频时钟CLK_C的频率，减小了前级噪声并降低了前级设计难度。后级转换电路通过时分复用的工作方式使得单通道即可完成对双通道数据的转换，节约了功耗和面积。整体而言，既保证了高速又有效降低了系统功耗。

图11示出了本发明中分级共享式双通道流水线型模数转换器(pipeline ADC)的误差模型图。如图11所示，D_OUT表示数字输出结果，V_in表示模拟输入信号，ε_qn表示每一级的误差，G_n表示每一级运算放大器的增益，G_dn表示每级的量化增益。根据误差模型推算其输出表达式为：

根据输出表达式可知：第一级的误差ε_q1直接叠加到输出端，此后每一级的误差除以前几级量化增益的积，再叠加到输出端。每一级的误差叠加到输出端的量随着级数的增加呈指数减少，每级误差对pipeline ADC的影响随着级数的增加逐渐减小。因此，减小前级误差是pipeline ADC的设计重点之一。

分级共享式双通道结构充分利用了pipeline ADC前级误差影响大，后级误差影响小的特点，减小了前级误差并节约了功耗和面积。由于前几级误差影响大，因此将前k级分成双通道(k值的选取需要根据ADC所需精度和转换速率的不同进行调整)，从而每一路的转换速率降为原有速率的一半。因为降低了前级的转换速率，所以前级运放所需的增益带宽积也降低了，运放的直流增益可以做的更高，从而降低了运放的增益误差。降低转换速率还延长了输出信号的建立时间，使得输出更加精确。总之，降低前级转换速率使得前级的误差大大降低。经过k级后，每一级的误差对输出的影响减小了G_d ^k倍，此时单通道结构已经能满足系统的需求，因此k级以后采用单通道结构。由于这种中间级合并的方式仅在系统关键的前k级使用双通道结构，k级后仍然采用单通道共享工作的方式，通常所需k值远远小于ADC的总转换级数。因此，芯片的功耗和面积与传统双通道结构(时间交织并行结构)的ADC相比明显减小，此外这种结构还大大减少了双通道的级数，有效的减小了通道间的失配。

本发明提出的上述方案，对采样保持级电路进行改进，使用双通道结构。单通道结构由于工艺的限制，在速度达到一定程度时(以0.35μm工艺为例，约为100MHz)无法再继续提高，并且功耗会随转换速率提高急剧上升。而采用多通道结构在高速情况下可有效降低功耗，并且不受工艺限制进一步提升电路的速度。改进后的采样保持级由两组完整的采样保持电路以及相应的时钟控制模块构成。模拟输入信号同时接入两组采样保持电路的输入端。通过时钟控制，使两组并行的采样保持电路对信号进行交织采样。改进后的采样保持级在一个时钟周期内可进行两次采样，采样速率增加一倍。

本发明提出的上述方案还对整体结构进行了改进，采用分级共享式双通道结构，仅在系统关键的前级采用双通道结构，后级采用单通道结构。本发明提出的ADC的前k级为双通道结构，在第k+1级将双路信号合并单路信号，k级后为单通道结构。前k级通过时间交织的工作方式对模拟信号进行转换，前k级中的每一路的转换速率为ADC的整体转换速率的1／2。k级后的每级的转换速率和ADC的整体转换速率相同。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种分级共享式双通道流水线型模数转换器，其包括：

双通道前级电路，其每一通道分别接收所述双路采样信号中的一路，并分别对所述双路采样信号进行转换，生成双路前级处理信号；

单通道后级电路，其用于接收输出至其的前级处理信号，并对其进行转换；其中，

所述双通道前级电路仅位于所述分级共享式双通道流水线型模数转换器的前k级，k级后为单通道后级电路；所述前k级双通道前级电路通过时间交织的工作方式对模拟信号进行转换，前k级中的每个通道的转换速率为所述模数转换器整体转换速率的1/2，k级后的单通道后级电路中每级的转换速率和所述模数转换器的总体转换速率相同；

所述通道切换电路包括多路开关和时钟控制电路；所述多路开关由两个模拟开关构成，所述时钟控制电路用于选择控制所述两个模拟开关中一个打开，而另一个闭合。

2.如权利要求1所述的分级共享式双通道流水线型模数转换器，其特征在于，所述双通道采样保持级电路具有两组完整的采样保持电路，用于在一个时钟周期内采样得到两路采样信号。

3.如权利要求1所述的分级共享式双通道流水线型模数转换器，其特征在于，所述双通道前级电路采用完整的两组前级转换电路，分别对所述双通道采样保持级电路采样得到的两路采样信号进行转换。

4.如权利要求1所述的分级共享式双通道流水线型模数转换器，其特征在于，所述双通道采样保持级电路和双通道前级电路中的两个通道分别由不同的时钟信号控制，且这两种不同的时钟信号频率相同，相位相差180°。

5.如权利要求3所述的分级共享式双通道流水线型模数转换器，其特征在于，所述双通道采样保持级电路的采样频率为采样保持级所需时钟频率的两倍。

6.如权利要求1所述的分级共享式双通道流水线型模数转换器，其特征在于，所述双通道采样保持级电路的两个通道在通过交替工作的方式在一个周期内完成两次采样保持过程。

7.如权利要求1所述的分级共享式双通道流水线型模数转换器，其特征在于，所述双通道前级电路中每一通道的转换速率为所述模数转换器整体转换速率的二分之一。

8.如权利要求1所述的分级共享式双通道流水线型模数转换器，其特征在于，所述时钟控制电路为两相不交叠的时钟控制电路；且所述两个模拟开关分别连接至所述双通道前级电路中的两个通道。