CN110138387B - 一种基于单通道时间交织采样的sar adc及采样方法 - Google Patents

一种基于单通道时间交织采样的sar adc及采样方法 Download PDF

Info

Publication number
CN110138387B
CN110138387B CN201910485016.9A CN201910485016A CN110138387B CN 110138387 B CN110138387 B CN 110138387B CN 201910485016 A CN201910485016 A CN 201910485016A CN 110138387 B CN110138387 B CN 110138387B
Authority
CN
China
Prior art keywords
sampling
switch
channel
capacitor
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910485016.9A
Other languages
English (en)
Other versions
CN110138387A (zh
Inventor
徐代果
蒋和全
李儒章
王健安
陈光炳
王育新
付东兵
李梁
王妍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Jixin Technology Co ltd
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201910485016.9A priority Critical patent/CN110138387B/zh
Publication of CN110138387A publication Critical patent/CN110138387A/zh
Priority to US17/616,643 priority patent/US11558064B2/en
Priority to PCT/CN2020/070590 priority patent/WO2020244227A1/zh
Application granted granted Critical
Publication of CN110138387B publication Critical patent/CN110138387B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种基于单通道时间交织采样的SAR ADC及采样方法，至少包括：电容阵列，包括权重电容和补偿电容，第一开关阵列，第二开关阵列，通道开关组，以及采样开关；处于采样状态时：所述权重电容的下极板通过第一开关阵列接入输入电压，所述电容阵列的上极板通过采样开关和通道开关组接共模电压；处于逐次逼近状态时：所述权重电容的下极板通过第二开关阵列接基准电压，本发明通过采用统一的采样开关对输入信号进行采样，解决了传统技术中每个时间交织通道采样信号不同所导致的采样时刻不匹配(time skew mismatch)问题，提高了采样精度，明显降低了校正电路的复杂度，从而提高了ADC的采样速度，和传统技术相比，具有更好的高频性能。

Description

一种基于单通道时间交织采样的SAR ADC及采样方法
技术领域
本发明涉及电子电路技术领域，尤其涉及一种基于单通道时间交织采样的SARADC及采样方法。
背景技术
近年来，随着模数转换器性能指标的进一步提高，特别是随着集成电路工艺技术的不断发展，对高速逐次逼近型模数转换器(SAR ADC)的研究也越来越深入。而随着集成电路制造工艺的不断演进，高增益运算放大器的设计变得越来越困难，由于不需要运算放大器，SAR ADC具有天然的低功耗优势，特别是在纳米级工艺节点下，SAR ADC的速度又得到了巨大的提升。因此，高速SAR ADC成为目前模数转换器的研究热点。
目前，现有的单通道SAR ADC的速度增加到一定程度的情况下，如果要进一步增加SARADC的采样速度，时间交织技术是目前一种非常有效的解决方案。采用时间交织采样技术，可以在整个芯片的面积和功耗呈线性增加的情况下，明显增加芯片的采样速度。但是也具有很多缺陷，以单通道基于SAR ADC结构的N个通道的时间交织技术为例进行说明，当时间交织结构进行采样时，控制信号S(i)(i＝0,1，…，n-2，n-1)分别控制每一路SAR ADC的采样开关对输入信号进行采样，但是如果控制信号S(i)(i＝0,1，…，n-2，n-1)的时间间隔不相等，就会使得每一路SAR ADC的采样时刻不匹配，出现采样时刻不匹配(time skewmismatch)误差，这种误差会随着电源电压，工艺和温度而变化，使得对其校正比较困难，或者需要较大的资源开销。
基于上述问题，传统技术一般采用两种方式解决，一种是在N个时间交织通道的最前端采用了一个统一的采样开关对输入信号进行采样，从而消除了由于采用多个采样开关对输入信号进行采样所导致的采样时刻不匹配(time skew mismatch)误差。但这种结构的缺点也是明显的，首先，这种结构的最高位权重电容和其余低位权重电容所采用的基准电压不同，所以在设计时，需要提供两组基准电压，增加了设计的复杂度；其次，由于最高位权重电容上极板到地的寄生电容和其余低位权重电容上极板到地的寄生电容的存在，使得在最高位和其余低位权重电容在进行逐次逼近过程中，存在一个增益误差失配，这个增益误差失配会明显降低整个ADC的精度；另一种沿用了第一次方式中采用的用同一个采样开关对输入信号进行采样的思路，开关K(i)(i＝0,1，…，n-2，n-1)按照1/N倍的采样周期依次导通，使得N个单通道SAR ADC的电容阵列上极板依次对输入信号进行采样。采样结束后，采样开关和其对应的那一路的开关K(i)(i＝0,1，…，n-2，n-1)断开，此后，这一路SAR ADC开始逐次逼近过程，采样开关和其相邻的下一路的开关K(i)(i＝0,1，…，n-2，n-1)导通，其相邻的下一路SAR ADC进入采样状态。和第一种方式相比，第二种的优点是，由于每一路的权重电容阵列没有被额外的开关分开，它们可以采用同一组基准电压，同时，由于它们的上极板寄生电容是相同的，不会出现的增益误差失配问题，但其缺点在于，在采样信号的通道上存在两个开关，增加了采样过程中的导通电阻。在采样电容不变的情况下，如果想要提高采样速度，只能通过增加采样开关S和K(i)(i＝0,1，…，n-2，n-1)的面积，这会造成在采样结束时，由开关S和K(i)(i＝0,1，…，n-2，n-1)形成电荷注入效应明显影响采样精度，从而降低整个ADC的精度，特别是在高精度ADC设计中，这种误差的影响更加明显。
发明内容
鉴于以上所述现有技术的缺点，本发明提供一种基于单通道时间交织采样的SARADC及采样方法，以解决上述技术问题。
本发明提供的基于单通道时间交织采样的SAR ADC，至少包括：
电容阵列，包括N-1个权重电容和一个补偿电容，所述电容阵列从高位到低位的权重取值分别为：2N-1C，2N-2C，…，2C，C，其中N为通道数量；
第一开关阵列，包括Sn(i)(i＝1,2，…，N-2，N-1)；
第二开关阵列，包括S(i)(i＝1,2，…，N-2，N-1)；
通道开关组，包括K(i)(i＝0,1，…，n-2，n-1)；以及，
与所述通道开关组串联的采样开关；
处于采样状态时：
所述权重电容的下极板通过第一开关阵列接入输入电压，所述电容阵列的上极板通过采样开关和通道开关组接共模电压；
处于逐次逼近状态时：
所述权重电容的下极板通过第二开关阵列接基准电压。
可选的，还包括比较器组，所述比较器组的比较器数量与通道开关组的通道开关数量一致，在每个通道中，通道开关组中的每个通道开关的一端通过采样开关与共模电压连接，另一端分别与该通道内所有权重电容和补偿电容的上极板和比较器的负向输入端连接。
可选的，将除最低位的权重电容C之外的其他权重电容等分为两个大小相同的电容。
可选的，当处于采样状态时，所述采样开关按采样周期导通，所述通道开关组按1/N倍的采样周期依次导通，使N个单通道中的电容阵列的上极板依次接共模电压，电容阵列的下极板依次接输入电压，完成输入信号的依次采样。
可选的，当采样状态结束时，首先控制采样开关断开，再控制所述通道开关组和第一开关组断开，将所述第二开关阵列导通，使被等分为二的权重电容的两个相等电容的下极板分别接正基准和负基准，进而使采样得到的电压被保存在电容阵列的上极板，并进入逐次逼近状态，根据比较器的比较结果，相应权重电容的下极板依次从接共模电压变为接正基准或者负基准，直到完成依次逐次逼近过程。
本发明还提供一种基于单通道时间交织采样的SAR ADC采样方法，包括：
设置电容阵列，所述电容阵列包括N-1个权重电容和一个补偿电容，所述电容阵列从高位到低位的权重取值分别为：2N-1C，2N-2C，…，2C，C，其中N为通道数量；
处于采样状态时：
所述权重电容的下极板通过第一开关阵列Sn(i)(i＝1,2，…，N-2，N-1)接入输入电压，所述电容阵列的上极板通过采样开关和通道开关组K(i)(i＝0,1，…，n-2，n-1)接共模电压；所述通道开关组K(i)(i＝0,1，…，n-2，n-1)与采样开关串联；
处于逐次逼近状态时：
所述权重电容的下极板通过第二开关阵列S(i)(i＝1,2，…，N-2，N-1)接基准电压。
可选的，在每个通道中，通道开关组中的每个通道开关的一端通过采样开关与共模电压连接，另一端分别与该通道内所有权重电容和补偿电容的上极板和比较器的负向输入端连接。
可选的，将除最低位的权重电容C之外的其他权重电容等分为两个大小相同的电容。
可选的，当处于采样状态时，所述采样开关按采样周期导通，所述通道开关组按1/N倍的采样周期依次导通，使N个单通道中的电容阵列的上极板依次接共模电压，电容阵列的下极板依次接输入电压，完成输入信号的依次采样。
可选的，当采样状态结束时，首先控制采样开关断开，再控制所述通道开关组和第一开关组断开，将所述第二开关阵列导通，使被等分为二的权重电容的两个相等电容的下极板分别接正基准和负基准，进而使采样得到的电压被保存在电容阵列的上极板，并进入逐次逼近状态，根据比较器的比较结果，相应权重电容的下极板依次从接共模电压变为接正基准或者负基准，直到完成依次逐次逼近过程。
本发明的有益效果：本发明中的基于单通道时间交织采样的SAR ADC及采样方法，通过采用统一的采样开关对输入信号进行采样，解决了传统技术中每个时间交织通道采样信号不同所导致的采样时刻不匹配(time skew mismatch)问题，提高了采样精度，明显降低了校正电路的复杂度，本发明通过采用电容底极板采样，消除了开关关断时电荷注入效应所带来的采样误差，从而进一步提高采样精度，使得可以采用更大的采样开关，从而提高了ADC的采样速度，和传统技术相比，具有更好的高频性能。
附图说明
图1是本发明实施例中单通道时间交织采样的SAR ADC的时序和原理示意图。
图2是本发明实施例中单通道时间交织采样的SAR ADC的最高位权重电容等分示意图。
图3(a)是本发明实施例中单通道时间交织采样的SAR ADC的采样状态示意图。
图3(b)是本发明实施例中单通道时间交织采样的SAR ADC的开关S断开，开关K(i)导通状态示意图。
图3(c)是本发明实施例中单通道时间交织采样的SAR ADC的开关S和开关K(i)都断开状态的示意图。
图4是本发明实施例中单通道时间交织采样的SAR ADC的随着输入信号频率变化与传统无杂散动态范围(SFDR)对比示意图。
图5是本发明实施例中单通道时间交织采样的SAR ADC的随着采样频率变化与传统信号噪声失真比(SNDR)对比示意图。
图6是本发明实施例中基于单通道时间交织采样的SAR ADC采样方法的流程示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在下文描述中，探讨了大量细节，以提供对本发明实施例的更透彻的解释，然而，对本领域技术人员来说，可以在没有这些具体细节的情况下实施本发明的实施例是显而易见的，在其他实施例中，以方框图的形式而不是以细节的形式来示出公知的结构和设备，以避免使本发明的实施例难以理解。
如图1所示，以N个通道时间交织结构为例，本实施例中的基于单通道时间交织采样的SAR ADC，至少包括：
电容阵列，包括N-1个权重电容和一个补偿电容，所述电容阵列从高位到低位的权重取值分别为：2N-1C，2N-2C，…，2C，C，其中N为通道数量；
第一开关阵列，包括Sn(i)(i＝1,2，…，N-2，N-1)；
第二开关阵列，包括S(i)(i＝1,2，…，N-2，N-1)；
通道开关组，包括K(i)(i＝0,1，…，n-2，n-1)；以及，
与所述通道开关组串联的采样开关S；
处于采样状态时：
所述权重电容的下极板通过第一开关阵列接入输入电压，所述电容阵列的上极板通过采样开关和通道开关组接共模电压；
处于逐次逼近状态时：
所述权重电容的下极板通过第二开关阵列接基准电压。
在本实施例中，电容阵列从高位到低位的权重取值分别为：2N-1C，2N-2C，…，2C，C一共N-1个电容，另一个电容C为补偿电容，权重电容容值按二进制变化。补偿电容的下极板接地，电容阵列中的每个电容的上极板通过采样开关以及各自通道内的通道开关组对应的通道开关接共模电压，电容阵列中的每个电容的下极板通过第一开关阵列Sn(i)(i＝1,2，…，N-2，N-1)中与各自对应的开关与输入电压连接，获取输入信号。
在本实施例中，除了最低位权重电容C之外，其余权重电容都被等分为两个大小相同的电容，以最高位权重电容为例，最高位权重电容等分如图2所示，在采样过程中，权重电容的下极板通过第一开关阵列Sn(i)(i＝1,2，…，N-2，N-1)接输入电压(Vin)，权重电容阵列的上极板通过串联的开关S和通道开关组K(i)(i＝0,1，…，n-2，n-1)接共模电压Vcm；在逐次逼近过程中，权重电容的下极板通过第二开关阵列S(i)(i＝1,2，…，N-2，N-1)接电压基准(VREFP或者VREFN)。
在本实施例中，当N通道时间交织采样结构处于采样状态时，接共模电压Vcm的采样开关S按采样周期导通，通道开关组K(i)(i＝0,1，…，n-2，n-1)按照1/N倍的采样周期依次导通，使得N个单通道SAR ADC的电容阵列上极板依次接共模电压Vcm，如图3(a)所示。此时，N个单通道SAR ADC的电容阵列下极板依次接输入信号Vin，从而，使得输入信号Vin被依次采样到N个单通道SAR ADC的电容阵列上。
在本实施例中，当每个单通道SAR ADC采样结束时，采样开关S首先断开，如图3(b)所示。此后，和采样开关S串联的相应通道开关K(i)(i＝0,1，…，n-2，n-1)和相应通道接电容阵列下极板的开关Sn(i)(i＝1,2，…，N-2，N-1)断开，此后，开关S(i)(i＝1,2，…，N-2，N-1)接基准电压(VREFP和VREFN)。由于采样开关S首先断开，由电荷守恒可知，此时相应通道的电容阵列已经完成了采样，通道开关K(i)(i＝0,1，…，n-2，n-1)和开关Sn(i)(i＝1,2，…，N-2，N-1)的断开过程中引入的误差并不影响电容阵列的采样精度。
在本实施例中，被等分为二的权重电容的两个相等电容的下极板分别接正基准VREFP和负基准VREFN(地)，相当于电容阵列的下极板接共模电压Vcm，如图3(c)所示，使得采样得到的电压被保存在电容阵列的上极板。此后，每个单通道SAR ADC进入逐次逼近状态，根据比较器的比较结果，相应权重电容的下极板依次从接共模电压Vcm变为接正基准VREFP或者负基准VREFN(地)，直到完成依次逐次逼近过程。
相应地，本实施例还提供一种基于单通道时间交织采样的SAR ADC采样方法，如图6所示，包括：
设置电容阵列，所述电容阵列包括N-1个权重电容和一个补偿电容，所述电容阵列从高位到低位的权重取值分别为：2N-1C，2N-2C，…，2C，C，，其中N为通道数量；
处于采样状态时：
所述权重电容的下极板通过第一开关阵列Sn(i)(i＝1,2，…，N-2，N-1)接入输入电压，所述电容阵列的上极板通过采样开关和通道开关组K(i)(i＝0,1，…，n-2，n-1)接共模电压；所述通道开关组K(i)(i＝0,1，…，n-2，n-1)与采样开关串联；
处于逐次逼近状态时：
所述权重电容的下极板通过第二开关阵列S(i)(i＝1,2，…，N-2，N-1)接基准电压。
在本实施例中，通道开关组的通道开关数量与比较器组的比较器数量一致，在每个通道中，通道开关组中的每个通道开关的一端通过采样开关与共模电压连接，另一端分别与该通道内所有权重电容和补偿电容的上极板和比较器的负向输入端连接。当处于采样状态时，所述采样开关按采样周期导通，所述通道开关组按1/N倍的采样周期依次导通，使N个单通道中的电容阵列的上极板依次接共模电压，电容阵列的下极板依次接输入电压，完成输入信号的依次采样；当采样状态结束时，首先控制采样开关断开，再控制所述通道开关组和第一开关组断开，将所述第二开关阵列导通，使被等分为二的权重电容的两个相等电容的下极板分别接正基准和负基准，进而使采样得到的电压被保存在电容阵列的上极板，并进入逐次逼近状态，根据比较器的比较结果，相应权重电容的下极板依次从接共模电压变为接正基准或者负基准，直到完成依次逐次逼近过程。
在本实施例的每次采样过程中，输入信号Vin和电容阵列的下极板相连，电容阵列的上极板通过串联的开关S和K(i)(i＝0,1，…，n-2，n-1)接共模电压Vcm。该采样方式可以通过控制开关S和开关K(i)(i＝0,1，…，n-2，n-1)的导通，依次完成每个单通道SAR ADC的采样，从而实现N个单通道SAR ADC的时间交织采样目的。每次采样结束后，只要开关S断开，即表示一个单通道SAR ADC的采样过程结束，由于每个单通道SAR ADC都和同一个采样开关S相连，因此，采用本实施例中的时间交织采样方式，不会出现传统时间交织采样技术中每个单通道由于采样时刻不匹配所造成的采样误差。
同时，由于本实施例采用了电容阵列下极板采样方式，只要开关S断开，即表示一个单通道SAR ADC的采样过程结束，开关S断开所引入的电容注入误差都是一个固定值，不会影响整个ADC的动态性能。由电荷守恒可知，K(i)(i＝0,1，…，n-2，n-1)和Sn(i)(i＝1,2，…，N-2，N-1)所产生的电荷注入不会影响整个ADC的精度。上述优势使得开关S、K(i)(i＝0,1，…，n-2，n-1)和Sn(i)(i＝1,2，…，N-2，N-1)的尺寸都可以设计得比较大，导通电阻较小，从而可以满足高速采样的要求。
如图4,5所示，在本实施例中采用65nm CMOS工艺，分别采用传统时间交织技术和本实施例的采样方式分别设计了一个4通道时间交织采样技术的14位250MHz采样率ADC，其中单通道为14位62.5MHz采样率SAR ADC。单位电容取值位3fF。随着输入信号频率变化本技术和传统技术无杂散动态范围(SFDR)对比图如图4所示，从图4可知，采用本实施例中的采样方式后，ADC的无杂散动态范围(SFDR)至少提升了4.5dB。随着采样频率变化本实施例中的采样方式和传统技术信号噪声失真比(SNDR)对比图如图5所示，从图5可知，采用本实施例中的采样方式术后，ADC的信号噪声失真比(SNDR)至少提升了5.5dB。
在上述实施例的对应附图中，连接线可以表示各个部件之间的连接关系，以表示更多的构成信号路径(constituent_signal path)和/或一些线的一个或多个末端具有箭头，以表示主要信息流向，连接线作为一种标识，不是对方案本身的限制，而是结合一个或多个事例性实施例使用这些线有助于更容易地接电路或逻辑单元，任何所代表的信号(由设计需求或偏好所决定)实际上可以包括可以在任意一个方向传送的并且可以以任何适当类型的信号方案实现的一个或多个信号。
在上述实施例中，说明书对“本实施例”、“一实施例”、“另一实施例”、或“其他实施例”的提及表示结合实施例说明的特定特征、结构或特性包括在至少一些实施例中，但不必是全部实施例。“本实施例”、“一实施例”、“另一实施例”的多次出现不一定全部都指代相同的实施例。如果说明书描述了部件、特征、结构或特性“可以”、“或许”或“能够”被包括，则该特定部件、特征、结构或特性“可以”、“或许”或“能够”被包括，则该特定部件、特征、结构或特性不是必须被包括的。如果说明书或权利要求提及“一”元件，并非表示仅有一个元件。如果说明书或权利要求提及“一另外的”元件，并不排除存在多于一个的另外的元件。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种基于单通道时间交织采样的SAR ADC，其特征在于，至少包括：
电容阵列，包括N-1个权重电容和一个补偿电容，所述电容阵列从高位到低位的权重取值分别为：2N-1C，2N-2C，…，2C，C，其中N为通道数量；
第一开关阵列，包括Sn(i)(i＝1,2，…，N-2，N-1)；
第二开关阵列，包括S(i)(i＝1,2，…，N-2，N-1)；
通道开关组，包括K(i)(i＝0,1，…，n-2，n-1)；以及，
与所述通道开关组串联的采样开关；
处于采样状态时：
所述权重电容的下极板通过第一开关阵列接入输入电压，所述电容阵列的上极板通过采样开关和通道开关组接共模电压；当N通道时间交织采样结构处于采样状态时，接共模电压Vcm的采样开关S按采样周期导通，通道开关组K(i)(i＝0,1，…，n-2，n-1)按照1/N倍的采样周期依次导通；
处于逐次逼近状态时：
所述权重电容的下极板通过第二开关阵列接基准电压。
2.根据权利要求1所述的基于单通道时间交织采样的SAR ADC，其特征在于，还包括比较器组，在每个通道中，通道开关组中的每个通道开关的一端通过采样开关与共模电压连接，另一端分别与该通道内所有权重电容和补偿电容的上极板和比较器的输入端连接。
3.根据权利要求2所述的基于单通道时间交织采样的SAR ADC，其特征在于，将除最低位的权重电容C之外的其他权重电容等分为两个大小相同的电容。
4.根据权利要求3所述的基于单通道时间交织采样的SAR ADC，其特征在于，当处于采样状态时，所述采样开关按采样周期导通，所述通道开关组按1/N倍的采样周期依次导通，使N个单通道中的电容阵列的上极板依次接共模电压，电容阵列的下极板依次接输入电压，完成输入信号的依次采样。
5.根据权利要求3所述的基于单通道时间交织采样的SAR ADC，其特征在于，当采样状态结束时，首先控制采样开关断开，再控制所述通道开关组和第一开关组断开，将所述第二开关阵列导通，使被等分为二的权重电容的两个相等电容的下极板分别接正基准和负基准，进而使采样得到的电压被保存在电容阵列的上极板，并进入逐次逼近状态，根据比较器的比较结果，相应权重电容的下极板依次从接共模电压变为接正基准或者负基准，直到完成依次逐次逼近过程。
6.一种基于单通道时间交织采样的SAR ADC采样方法，其特征在于，包括：
设置电容阵列，所述电容阵列包括N-1个权重电容和一个补偿电容，所述电容阵列从高位到低位的权重取值分别为：2N-1C，2N-2C，…，2C，C，其中N为通道数量；
处于采样状态时：
所述权重电容的下极板通过第一开关阵列Sn(i)(i＝1,2，…，N-2，N-1)接入输入电压，所述电容阵列的上极板通过采样开关和通道开关组K(i)(i＝0,1，…，n-2，n-1)接共模电压；所述通道开关组K(i)(i＝0,1，…，n-2，n-1)与采样开关串联；当N通道时间交织采样结构处于采样状态时，接共模电压Vcm的采样开关S按采样周期导通，通道开关组K(i)(i＝0,1，…，n-2，n-1)按照1/N倍的采样周期依次导通；
处于逐次逼近状态时：
所述权重电容的下极板通过第二开关阵列S(i)(i＝1,2，…，N-2，N-1)接基准电压。
7.根据权利要求6所述的基于单通道时间交织采样的SAR ADC采样方法，其特征在于，
在每个通道中，通道开关组中的每个通道开关的一端通过采样开关与共模电压连接，另一端分别与该通道内所有权重电容和补偿电容的上极板和比较器的负向输入端连接。
8.根据权利要求7所述的基于单通道时间交织采样的SAR ADC采样方法，其特征在于，将除最低位的权重电容C之外的其他权重电容等分为两个大小相同的电容。
9.根据权利要求8所述的基于单通道时间交织采样的SAR ADC采样方法，其特征在于，当处于采样状态时，所述采样开关按采样周期导通，所述通道开关组按1/N倍的采样周期依次导通，使N个单通道中的电容阵列的上极板依次接共模电压，电容阵列的下极板依次接输入电压，完成输入信号的依次采样。
10.根据权利要求8所述的基于单通道时间交织采样的SAR ADC采样方法，其特征在于，当采样状态结束时，首先控制采样开关断开，再控制所述通道开关组和第一开关组断开，将所述第二开关阵列导通，使被等分为二的权重电容的两个相等电容的下极板分别接正基准和负基准，进而使采样得到的电压被保存在电容阵列的上极板，并进入逐次逼近状态，根据比较器的比较结果，相应权重电容的下极板依次从接共模电压变为接正基准或者负基准，直到完成依次逐次逼近过程。
CN201910485016.9A 2019-06-05 2019-06-05 一种基于单通道时间交织采样的sar adc及采样方法 Active CN110138387B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910485016.9A CN110138387B (zh) 2019-06-05 2019-06-05 一种基于单通道时间交织采样的sar adc及采样方法
US17/616,643 US11558064B2 (en) 2019-06-05 2020-01-07 SAR ADC and sampling method based on single-channel time-interleaved-sampling
PCT/CN2020/070590 WO2020244227A1 (zh) 2019-06-05 2020-01-07 一种基于单通道时间交织采样的sar adc及采样方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910485016.9A CN110138387B (zh) 2019-06-05 2019-06-05 一种基于单通道时间交织采样的sar adc及采样方法

Publications (2)

Publication Number Publication Date
CN110138387A CN110138387A (zh) 2019-08-16
CN110138387B true CN110138387B (zh) 2020-11-03

Family

ID=67580183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910485016.9A Active CN110138387B (zh) 2019-06-05 2019-06-05 一种基于单通道时间交织采样的sar adc及采样方法

Country Status (3)

Country Link
US (1) US11558064B2 (zh)
CN (1) CN110138387B (zh)
WO (1) WO2020244227A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110138387B (zh) 2019-06-05 2020-11-03 中国电子科技集团公司第二十四研究所 一种基于单通道时间交织采样的sar adc及采样方法
CN111510148A (zh) * 2020-05-07 2020-08-07 西安交通大学 高速多路时间交织sar模数转换器
CN114113765A (zh) * 2021-11-04 2022-03-01 国网冀北电力有限公司计量中心 一种测量电压比例的装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8674862B1 (en) * 2012-09-05 2014-03-18 Altera Corporation Systems and methods for digital calibration of successive-approximation-register analog-to-digital converter
CN105790766A (zh) * 2015-01-09 2016-07-20 亚德诺半导体集团 多通道模数转换器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977607B2 (en) * 2003-06-03 2005-12-20 Silicon Labs Cp, Inc. SAR with partial capacitor sampling to reduce parasitic capacitance
US8188902B2 (en) * 2010-06-11 2012-05-29 Texas Instruments Incorporated Ternary search SAR ADC
US8581770B2 (en) * 2011-05-04 2013-11-12 Texas Instruments Incorporated Zero-power sampling SAR ADC circuit and method
US8471751B2 (en) * 2011-06-30 2013-06-25 Intel Corporation Two-stage analog-to-digital converter using SAR and TDC
KR101927272B1 (ko) * 2012-09-27 2018-12-11 한국전자통신연구원 연속 근사 레지스터 아날로그 디지털 컨버터
US8659461B1 (en) * 2012-11-13 2014-02-25 University Of Macau Analog to digital converter circuit
JP6102521B2 (ja) * 2013-05-29 2017-03-29 株式会社ソシオネクスト Ｓａｒアナログ・デジタル変換方法およびｓａｒアナログ・デジタル変換回路
CN104124972B (zh) * 2014-08-08 2017-05-10 西安电子科技大学 基于电荷再分配的 10 位超低功耗逐次逼近型模数转换器
CN104617955B (zh) 2015-01-19 2018-04-17 上海华虹宏力半导体制造有限公司 Sar adc的采样保持电路
US9742424B2 (en) * 2016-01-07 2017-08-22 Nanyang Technological University Analog-to-digital converter
CN105897272B (zh) 2016-03-30 2019-07-23 豪威科技(上海)有限公司 逐步逼近式模拟数字转换器及其控制方法
CN106452395B (zh) * 2016-09-13 2019-03-05 华为技术有限公司 一种多路时钟分发电路及电子设备
US10284145B2 (en) * 2016-11-03 2019-05-07 Board Of Regents, The University Of Texas System Variable gain amplifier utilizing positive feedback and time-domain calibration
US10020816B1 (en) * 2017-08-23 2018-07-10 Intel IP Corporation Hybrid successive approximation register analog to digital converter
EP3484053A1 (en) 2017-11-14 2019-05-15 Nxp B.V. Successive approximation register analog-to-digital converter, electronic device and method therefor
CN108365847B (zh) * 2017-12-29 2020-09-01 北京智芯微电子科技有限公司 针对电荷型sar-adc寄生电容的校准方法
US10516408B2 (en) * 2018-03-08 2019-12-24 Analog Devices Global Unlimited Company Analog to digital converter stage
US10763878B2 (en) * 2018-03-27 2020-09-01 Analog Devices, Inc. Calibrating time-interleaved switched-capacitor track-and-hold circuits and amplifiers
CN108809314A (zh) * 2018-05-28 2018-11-13 中国电子科技集团公司第二十四研究所 优化电容阵列面积的sar adc比较电路及其开关控制方法
CN109245768B (zh) 2018-09-19 2022-04-05 中国电子科技集团公司第二十四研究所 一种具有高精度采样开关的sar adc
US10790843B2 (en) * 2019-01-11 2020-09-29 Realtek Semiconductor Corporation Analog-to-digital converter device
US10707889B1 (en) * 2019-05-13 2020-07-07 Analog Devices International Unlimited Company Interleaving method for analog to digital converters
CN110138387B (zh) 2019-06-05 2020-11-03 中国电子科技集团公司第二十四研究所 一种基于单通道时间交织采样的sar adc及采样方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8674862B1 (en) * 2012-09-05 2014-03-18 Altera Corporation Systems and methods for digital calibration of successive-approximation-register analog-to-digital converter
CN105790766A (zh) * 2015-01-09 2016-07-20 亚德诺半导体集团 多通道模数转换器

Also Published As

Publication number Publication date
CN110138387A (zh) 2019-08-16
US20220247423A1 (en) 2022-08-04
WO2020244227A1 (zh) 2020-12-10
US11558064B2 (en) 2023-01-17

Similar Documents

Publication Publication Date Title
CN110138387B (zh) 一种基于单通道时间交织采样的sar adc及采样方法
US8786484B2 (en) Analogue to digital converter, an integrated circuit and medical device
KR102001762B1 (ko) Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법
US10511316B2 (en) Method of linearizing the transfer characteristic by dynamic element matching
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN111327324B (zh) 一种适用于逐次逼近型模数转换器的电容阵列结构
CN105049049A (zh) 一种提高逐次逼近模数转换器dnl/inl的电容交换方法
CN110190854B (zh) 一种面向两步式sar adc共用一组参考电压的实现电路及方法
CN112803946B (zh) 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法
CN113193870A (zh) 一种低功耗、低版图面积的sar adc
CN108155909B (zh) 一种电容分段结构逐次逼近型模数转换器
CN105827244B (zh) 桥电容为整数值的电容电阻三段式逐次逼近模数转换器
CN104753533B (zh) 一种分级共享式双通道流水线型模数转换器
CN108111171A (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
US11342931B2 (en) Reference voltage controlling circuit and analog-to-digital converter
CN107395205B (zh) 基于非对称型差分电容阵列的逐次逼近型模数转换器
CN114204942B (zh) 逐次逼近型模数转换器及转换方法
CN115459769A (zh) 一种带有分段参考电压的逐次逼近模数转换器
US10985773B2 (en) Analog to digital converting device and capacitor adjusting method thereof
CN114401008A (zh) 差分输入sar adc的开关电容电路及开关控制方法
CN114024550A (zh) 模数转换器和自动化配电设备
CN113131941A (zh) 一种应用于逐次逼近模数转换器的低功耗开关方法
CN112968704A (zh) 一种基于暂态电容切换方式的逐次逼近型模数转换器及其量化方法
CN109995368B (zh) 一种逐次逼近型的模数转换器
CN113315519B (zh) 一种逐次比较型模数转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221214

Address after: No.23 Xiyong Avenue, Shapingba District, Chongqing 401332

Patentee after: CETC Chip Technology (Group) Co.,Ltd.

Address before: 400060 No. 14, Nanping Huayuan Road, Nan'an District, Chongqing

Patentee before: NO.24 RESEARCH INSTITUTE OF CHINA ELECTRONICS TECHNOLOGY Group Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230423

Address after: Room 2-2, No. 2, Linxie Family Courtyard Group, Zaojeshu Village, Fenghuang Town, Shapingba District, Chongqing, 401334

Patentee after: Chongqing Jixin Technology Co.,Ltd.

Address before: No.23 Xiyong Avenue, Shapingba District, Chongqing 401332

Patentee before: CETC Chip Technology (Group) Co.,Ltd.