CN117353739B - 一种用于多增益档位的adc满量程校准方法 - Google Patents
一种用于多增益档位的adc满量程校准方法 Download PDFInfo
- Publication number
- CN117353739B CN117353739B CN202311642301.XA CN202311642301A CN117353739B CN 117353739 B CN117353739 B CN 117353739B CN 202311642301 A CN202311642301 A CN 202311642301A CN 117353739 B CN117353739 B CN 117353739B
- Authority
- CN
- China
- Prior art keywords
- adc
- gain
- reference voltage
- voltage vref
- vref
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000008569 process Effects 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 abstract description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 230000004075 alteration Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开一种用于多增益档位的ADC满量程校准方法，属于电子领域。对参考电压VREF进行放大一定倍数后输入至ADC；并且在数字滤波器中将增益除以相同倍数。对于集成了多档位增益的ADC电路，本发明使用一种比较简单的电路实现方式，减小了ADC开关部分逻辑设计的复杂性，以及解决了多尺寸电容设计时，工艺或者版图带来的增益误差变大的问题，利用对参考电压VREF的放大来进行信号缩小的思想，避免ADC在模拟部分提前饱和，来实现多档位增益下的满量程校准，提高ADC的精度。
Description
技术领域
本发明涉及电子技术领域，特别涉及一种用于多增益档位的ADC满量程校准方法。
背景技术
精密模数转换器ADC通常支持自校准模式，用于消除电路内部的失调误差以及增益误差。校准方式通常为先进行内部失调误差校准，将输入与信号源断开，切换为内部提供的差分零电平，通过对多次输出CODE进行运算得到内部失调误差，将其写入内部失调误差寄存器（Offset Cal Reg）；然后进行增益误差校准，将输入设为VREF/PGA_GAIN的差分信号，转换过程中得到的数值先减去内部失调误差，再得到增益校准值，将其写入内部增益误差寄存器（Gain Cal Reg）。
在实际的校准过程中，当实际的PGA_GAIN相较与理想PGA_GAIN偏大时，满量程校准过程中输出CODE会饱和，导致无法得到准确的增益误差值。因此，可以选择对ADC增益进行处理，将信号略缩小一定比例，如图1中的ADC_GAIN*SCALE，通常SCALE取略小于1，数字部分再将结果放大1/SCALE，通过这种方式来避免满量程校准时在ADC模拟输出就饱和的问题。
但是，如图2所示，对于PGA（可编程增益放大器的增益）档位在ADC电路本身来实现的应用，且常见的ADC应用通常增益设计为多档位可调，那么在按照一定比例缩小ADC增益时，在不同的电容比例下实现缩放就存在一定的设计复杂性，多尺寸电容会增加每个增益档位下的增益误差，并且开关电路的逻辑设计也会比较复杂。
发明内容
本发明的目的在于提供一种用于多增益档位的ADC满量程校准方法，以解决背景技术中的问题。
为解决上述技术问题，本发明提供了一种用于多增益档位的ADC满量程校准方法，包括：
对参考电压VREF进行放大一定倍数后输入至ADC；
并且在数字滤波器中将增益除以相同倍数。
在一种实施方式中，所述ADC满量程校准时，将参考电压VREF作为输入信号。
在一种实施方式中，所述参考电压VREF和放大一定倍数的参考电压均由同一个REF模块中产生。
在一种实施方式中，所述参考电压VREF经过多路选择器MUX后输入至ADC中。
在一种实施方式中，所述倍数大于1。
在一种实施方式中，所述倍数选择易于实现的取值，为1.125或1.25。
本发明提供的一种用于多增益档位的ADC满量程校准方法，对于集成了多档位增益的ADC电路，使用一种比较简单的电路实现方式，减小了ADC开关部分逻辑设计的复杂性，以及解决了多尺寸电容设计时，工艺或者版图带来的增益误差变大的问题，利用对参考电压VREF的放大来进行信号缩小的思想，避免ADC在模拟部分提前饱和，来实现多档位增益下的满量程校准，提高ADC的精度。
附图说明
图1是目前ADC校准过程的结构示意图。
图2是对于增益档位在ADC电路本身应用的结构示意图。
图3是本发明提供的用于多增益档位的ADC满量程校准结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种用于多增益档位的ADC满量程校准方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提出一种新的用于多增益档位的ADC满量程校准方法，针对增益档位通过切换ADC电容来实现的架构，可以降低校准电路的设计难度，同样达到满量程校准的功能。
如图3所示，REF模块中产生两个输出电压，将原本的ADC REF电压从VREF电压抬升至VREF*M（M略大于1），满量程校准时将VREF作为输入信号。为了整个通路的增益一致性，在数字滤波器（Digital Filter）中需要将增益除M。正常工作时，也采用VREF*M作为基准电压，数字部分同样需要将VREF的放大比例去除来保证输出CODE的正确性。
对于集成了可编程GAIN的ADC电路，增益通过ADC的电容实现，区别于传统的增益架构，电路上设计更简单，并且减小了噪声的贡献来源，增益的漂移更小。但是在进行满量程校准时，不能按照传统的校准方式来进行，对于不同的增益档位，不再选择对每一个增益档位都进行信号的缩小，而是对参考电压VREF进行放大，来达到同样的效果，避免了不同增益档位调整时，需要额外使用各种不同尺寸的电容以及额外增加校准时的开关电路，大大减小了电路设计的复杂性。同时，参考电压VREF的放大对于积分器系统参数的设计更友好，大信号输入时，ADC模拟输出更不容易饱和，可以提高ADC性能。对于数字部分，满量程校准以及正常工作时采用相同的数据通路，并没有增加数字部分的设计难度。在电路实现时，M选择数字易于实现的取值，同时也需要考虑REF电压噪声的放大，因此M通常选择1.125，1.25，数字较容易实现。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (2)
1.一种用于多增益档位的ADC满量程校准方法，其特征在于，包括：
对参考电压VREF进行放大一定倍数M后输入至ADC，使原本的ADC的REF电压从VREF电压抬升至VREF*M，M>1；
并且在数字滤波器中将增益除以相同倍数；
所述ADC满量程校准时，将参考电压VREF作为输入信号；
所述参考电压VREF和放大一定倍数的参考电压均由同一个REF模块中产生；
所述参考电压VREF经过多路选择器MUX后输入至ADC中。
2.如权利要求1所述的用于多增益档位的ADC满量程校准方法，其特征在于，所述倍数选择易于实现的取值，为1.125或1.25。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311642301.XA CN117353739B (zh) | 2023-12-04 | 2023-12-04 | 一种用于多增益档位的adc满量程校准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311642301.XA CN117353739B (zh) | 2023-12-04 | 2023-12-04 | 一种用于多增益档位的adc满量程校准方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117353739A CN117353739A (zh) | 2024-01-05 |
| CN117353739B true CN117353739B (zh) | 2024-03-26 |
Family
ID=89356064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311642301.XA Active CN117353739B (zh) | 2023-12-04 | 2023-12-04 | 一种用于多增益档位的adc满量程校准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117353739B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1583232A2 (en) * | 2004-03-30 | 2005-10-05 | NEC Corporation | Automatic gain control device and method |
| CN101657969A (zh) * | 2007-04-17 | 2010-02-24 | 密克罗奇普技术公司 | 使用内部电压参考的模-数转换器偏移和增益校准 |
| CN110998478A (zh) * | 2017-08-07 | 2020-04-10 | 凌力尔特科技控股有限责任公司 | 应力受损信号校正电路 |
| CN111313904A (zh) * | 2020-03-30 | 2020-06-19 | 苏州芯达微电子科技有限公司 | 一种应用于模拟数字转换器的增益误差校正方法 |
| US10826512B1 (en) * | 2019-08-02 | 2020-11-03 | Cirrus Logic, Inc. | System and method for removing error in a system having an analog-to-digital converter |
| CN113517873A (zh) * | 2021-07-06 | 2021-10-19 | 北京奕斯伟计算技术有限公司 | 信号增益的控制电路、控制方法及存储介质 |
| CN113853747A (zh) * | 2019-05-24 | 2021-12-28 | 微芯片技术股份有限公司 | 用于具有可编程增益放大器输入级的Delta-Sigma ADC的比率增益误差校准方案 |
| CN114124091A (zh) * | 2021-10-25 | 2022-03-01 | 中国航空工业集团公司西安航空计算技术研究所 | 一种高精度多通道模拟量采集接口校准方法 |
| CN116170025A (zh) * | 2022-12-30 | 2023-05-26 | 圣邦微电子（北京）股份有限公司 | Δ-σadc的增益校准方法、装置、芯片及电子设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8416105B2 (en) * | 2011-02-17 | 2013-04-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | ADC calibration apparatus |
| US9281833B2 (en) * | 2012-05-28 | 2016-03-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Analog-to-digital converter with power supply-based reference |
-
2023
- 2023-12-04 CN CN202311642301.XA patent/CN117353739B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1583232A2 (en) * | 2004-03-30 | 2005-10-05 | NEC Corporation | Automatic gain control device and method |
| CN101657969A (zh) * | 2007-04-17 | 2010-02-24 | 密克罗奇普技术公司 | 使用内部电压参考的模-数转换器偏移和增益校准 |
| CN110998478A (zh) * | 2017-08-07 | 2020-04-10 | 凌力尔特科技控股有限责任公司 | 应力受损信号校正电路 |
| CN113853747A (zh) * | 2019-05-24 | 2021-12-28 | 微芯片技术股份有限公司 | 用于具有可编程增益放大器输入级的Delta-Sigma ADC的比率增益误差校准方案 |
| US10826512B1 (en) * | 2019-08-02 | 2020-11-03 | Cirrus Logic, Inc. | System and method for removing error in a system having an analog-to-digital converter |
| CN111313904A (zh) * | 2020-03-30 | 2020-06-19 | 苏州芯达微电子科技有限公司 | 一种应用于模拟数字转换器的增益误差校正方法 |
| CN113517873A (zh) * | 2021-07-06 | 2021-10-19 | 北京奕斯伟计算技术有限公司 | 信号增益的控制电路、控制方法及存储介质 |
| CN114124091A (zh) * | 2021-10-25 | 2022-03-01 | 中国航空工业集团公司西安航空计算技术研究所 | 一种高精度多通道模拟量采集接口校准方法 |
| CN116170025A (zh) * | 2022-12-30 | 2023-05-26 | 圣邦微电子（北京）股份有限公司 | Δ-σadc的增益校准方法、装置、芯片及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117353739A (zh) | 2024-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kwak et al. | A 15-b, 5-Msample/s low-spurious CMOS ADC | |
| Ahmed et al. | A 50-MS/s (35 mW) to 1-kS/s (15/spl mu/W) power scaleable 10-bit pipelined ADC using rapid power-on opamps and minimal bias current variation | |
| Shu et al. | A 13-b 10-Msample/s ADC digitally calibrated with oversampling delta-sigma converter | |
| CN107359878B (zh) | 一种基于最小量化误差的流水线adc的前端校准方法 | |
| Lee et al. | A 12b 50 MS/s 21.6 mW 0.18$\mu $ m CMOS ADC Maximally Sharing Capacitors and Op-Amps | |
| KR20150009185A (ko) | 커패시터-저항 하이브리드 dac를 이용한 sar adc | |
| CN107453756B (zh) | 一种用于流水线adc的前端校准方法 | |
| CN107579740B (zh) | 提高流水线模数转换器输出精度的方法及模数转换器 | |
| CN111999565B (zh) | 一种电容测量电路 | |
| CN117353739B (zh) | 一种用于多增益档位的adc满量程校准方法 | |
| WO2007008044A1 (en) | Series sampling capacitor and analog-to-digital converter using the same | |
| CN109084931B (zh) | 一种传感器失调校准方法 | |
| Hu et al. | A non-pipelined ADC with a GM-R amplifier | |
| KR101246548B1 (ko) | 커패시터 및 증폭기를 공유하는 ａｄｃ | |
| Fujimoto et al. | A switched-capacitor variable gain amplifier for CCD image sensor interface system | |
| CN114499529A (zh) | 模拟数字转换器电路、模拟数字转换器及电子设备 | |
| Huang et al. | A time-interleaved pipelined ADC chip design for 4-G application | |
| Zhang et al. | A low-power pipelined-SAR ADC using boosted bucket-brigade device for residue charge processing | |
| Ramamurthy et al. | A deterministic digital calibration technique for pipelined ADCs using a non-nested algorithm | |
| Long et al. | A 1.8-V 3.1 mW successive approximation ADC in system-on-chip | |
| CN219181502U (zh) | 流水线型模数转换器 | |
| De Brito et al. | A Calibration Scheme for a Sigma-Delta Modulator Using Passive Integrators | |
| CN112737584B (zh) | 一种片内全集成电容失配校准电路 | |
| CN217363058U (zh) | 模拟数字转换器电路、模拟数字转换器及电子设备 | |
| Ke et al. | A 14-bit 100 MS/s SHA-less pipelined ADC with 89 dB SFDR and 74.5 dB SNR |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |