CN113644901B

CN113644901B - 一种高速比较器电路

Info

Publication number: CN113644901B
Application number: CN202111195285.5A
Authority: CN
Inventors: 王荣; 许正杰; 聂建波; 王阿明
Original assignee: Nanjing Mold Gravel Semiconductor Co ltd
Current assignee: Nanjing Mold Gravel Semiconductor Co ltd
Priority date: 2021-10-14
Filing date: 2021-10-14
Publication date: 2022-01-18
Anticipated expiration: 2041-10-14
Also published as: CN113644901A

Abstract

本发明公开了一种高速比较器电路，包括：输入级电路，用于连接差分电压信号输入，并将所述差分电压信号转换为差分电流信号；电压保持电路，用于将第一节点的电压保持在低于电源电压的范围；电源，与所述输入级电路、电压保持电路连接，并给输入级电路和电压保持电路提供电压；输出级电路，用于根据所述输入级电路输出的信号得到输出信号并反馈信号给电压保持电路；正反馈电路，所述正反馈电路用于在输入级电路的输入电压在比较器翻转点附近时，对所述比较器电路进行加速。本发明利用电压保持电路将第一节点的电压保持在低于电源电压的范围，加快比较器电路的翻转速度，提高电路性能，实现起来简单、可靠性好。

Description

一种高速比较器电路

技术领域

本发明属于集成电路设计领域，更具体地说，涉及一种高速比较器电路。

背景技术

比较器是集成电路设计中的基本模块，广泛应用于各类芯片设计中，而在某些应用场合中，例如：过流保护、过压保护等，需要比较器的速度足够快，一般来说，高速比较器的处理速度需达到纳秒级，否则芯片会出现失效、烧毁等严重问题。因此，高速比较器在集成电路设计中有至关重要的作用。

传统的高速比较器一般采用多级级联的方式，包括多个预放大级和锁存比较级。级数根据要求的翻转速度决定，一般大于二级。预放大级由输入对管和无源电阻组成，主要要求高带宽，尽量减小信号的延迟。锁存比较级将前级放大的信号进行比较锁存输出，主要要求高摆率，这样才能使输出电容电压变化速度足够快，提高比较器的翻转速度。但现有技术中，传统的高速比较器采用多级级联的方式，多级级联导致电路节点增多，寄生电容增大，降低了比较器的工作速度，前后仿真翻转速度差距较大，实际流片测试的翻转速度较前仿真差距较大，并且由于电路级数的增多，也增加了整体功耗。

申请公布日为2020年10月30日，申请公布号为CN111865274A，专利名称为比较器电路的中国专利公开了一种技术方案，包括比较器，耦接于电源电压与接地电压之间，用来依据一组输入信号进行比较以产生比较信号；电流源；以及正反馈电路。比较器包含一组输入端子以及分别耦接于电源电压与节点或接地电压之间的多组晶体管。正反馈电路对节点进行正反馈操作以于节点产生多个瞬间电流，以使比较器响应所述组输入信号的切换实时切换比较信号。任一正反馈电路包含：第一开关，用来响应比较信号的切换启用或禁用所述任一正反馈电路，启用时，第一电流通过第一开关；以及一组晶体管，用来产生对应于第一电流的第二电流，多个瞬间电流中的一瞬间电流对应于第二电流。该发明的比较器电路能打破速度和功率之间权衡。

申请公布日为2019年10月15日，申请公布号为CN110336546A，专利名称为一种低功耗高速度电流比较器电路的中国专利公开了一种技术电路，采用两个阈值电压不同的NMOS管即第一低阈值NMOS管和第一NMOS管作为比较器的输入对管，输入电流流进第一低阈值NMOS的源极电阻，当输入电流达到门限值时，使第一NMOS管MN1打开从而将第一NMOS管MN1的漏极拉低，比较器产生的比较信号VOUT1翻转，其中输入电流的门限值通过输入对管的阈值电压之差和修调电阻确定；该发明将输入电流的电压转换、参考电平的产生和信号比较在一个组合结构中实现，从而节省了功耗，并且实现了随温度零漂移。另外为了进一步提高速度，还设置了辅助钳位模块，利用钳位效应将比较器的输出电压钳位在一个比电源低的电压使得比较器的翻转速度加快。

上述专利在降低电路复杂度以及提高比较器的翻转速度方面有所改进，不同于上述专利，本发明提出了一种新的技术方案，在提升比较器的翻转速度及降低电路复杂度方面有很好的效果。

发明内容

1. 要解决的问题

针对现有技术中比较器电路复杂度较大以及翻转速度慢的问题，本发明提供一种高速比较器电路。

2. 技术方案

为了解决上述问题，本发明所采用的技术方案如下：一种高速比较器电路，包括：

输入级电路，用于连接差分电压信号输入，并将所述差分电压信号转换为差分电流信号；

电压保持电路，用于将第一节点的电压保持在低于电源电压的范围；

电源，与所述输入级电路、电压保持电路连接，并给输入级电路和电压保持电路提供电压；

输出级电路，用于根据所述输入级电路输出的信号得到输出信号并反馈信号给电压保持电路；

正反馈电路，所述正反馈电路用于在输入级电路的输入电压在比较器翻转点附近时，对所述高速比较器电路进行加速。本发明利用电压保持电路将第一节点的电压保持在低于电源电压的范围，加快比较器电路的翻转速度，提高电路性能，实现起来简单、可靠性好；而且正反馈电路可进一步提高翻转速度，提高电路性能。

进一步地，所述正反馈电路包括第四PMOS管、第五PMOS管、第六PMOS管和第七PMOS管，其中，第四PMOS管、第五PMOS管、第六PMOS管和第七PMOS管的源极均连接电源和电压保持电路的输出端、输出级电路的输入端，第四PMOS管的栅极和漏极相连后连接第五PMOS管的栅极、第六PMOS管的漏极和输入级电路的第一输出端，第五PMOS管的漏极连接第一节点，第六PMOS管的栅极连接第七PMOS管的栅极和漏极以及第一节点。

进一步地，所述电压保持电路包括：第一电流源、第一PMOS管、第二PMOS管、第三PMOS管，其中，第一PMOS管的栅极和漏极相连后连接第二PMOS管的源极，第二PMOS管的栅极和漏极相连后连接第三PMOS管的栅极、第一电流源的正极，第一电流源的负极和第三PMOS管的漏极接地，第三PMOS管的源极连接第一节点。

进一步地，所述电压保持电路包括：放大器和第九PMOS管，其中，放大器的输入端的正极连接基准电压，输入端的负极和第九PMOS管的源极连接第一节点，第九PMOS管的栅极连接放大器的输出端，漏极接地。

进一步地，所述电压保持电路包括：第一电阻、第十PMOS管和第四电流源，其中，第一电阻的一端连接电源，另一端连接第二节点和第四电流源的正极，第十PMOS管的栅极连接第二节点，源极连接第一节点，漏极和第四电流源的负极接地。

进一步地，所述输入级电路包括第一NMOS管和第二NMOS管，其中，第一NMOS管的栅极连接第一输入端，源极和第二NMOS管的源极连接，漏极连接正反馈电路的输入端，第二NMOS管的栅极连接第二输入端，漏极连接第一节点。

进一步地，所述输出级电路包括第八PMOS管，其中，第八PMOS管的源极连接电源，栅极连接第一节点，漏极输出。

3. 有益效果

相比于现有技术，本发明的有益效果为：

（1）本发明采用锁存比较级和电压保持电路相结合的方式，通过电压保持电路控制MOS管的工作区来提高翻转速度，无需预放大级，减少了电路级数，降低了电路复杂度，减少了电路节点数，解决了现有技术中多级级联功耗大、实际测试翻转速度较仿真慢的问题；

（2）本发明采用了较少的元器件，有利于节省成本；

（3）本发明结构简单，设计合理，易于制造。

附图说明

图1为本发明的实施例一的电路图；

图2为本发明的实施例二中的电压保持电路的电路图；

图3为本发明的实施例三中的电压保持电路的电路图；

图中：MP1：第一PMOS管；MP2：第二PMOS管；MP3：第三PMOS管；MP4：第四PMOS管；MP5：第五PMOS管；MP6：第六PMOS管；MP7：第七PMOS管；MP8：第八PMOS管；MP9：第九PMOS管；MP10：第十PMOS管；MN1：第一NMOS管；MN2：第二NMOS管；MN3：第三NMOS管；IBIAS1：第一电流源，IBIAS2：第二电流源；IBIAS3：第三电流源；IBIAS4：第四电流源；VDD：电源；GND：地；VINN：（比较器电路的）第一输入端；VINP：（比较器电路的）第二输入端；VOUT：（比较器电路的）输出端；INV1：反相器；R1：第一电阻。

具体实施方式

下面结合具体实施例对本发明进一步进行描述。

实施例1

如图1所示，本发明的实施例1包括输入级电路、电源、电压保持电路、正反馈电路和输出级电路，其中，输入级电路用于连接差分电压信号输入，并将所述差分电压信号转换为差分电流信号，具体包括第一NMOS管MN1和第二NMOS管MN2；电源VDD与输入级电路、电压保持电路连接，并给输入级电路和电压保持电路提供电压；电压保持电路，用于将第一节点的电压保持在低于电源电压的范围，具体包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3和第一电流源IBIAS1，其中，第一PMOS管MP1的源极连接电源VDD和输出级电路的输入端，具体来说输出级电路的输入端是第八PMOS管MP8的源极，第一PMOS管MP1的栅极和漏极相连后连接第二PMOS管MP2的源极，第二PMOS管MP2的栅极和漏极相连后连接第三PMOS管MP3的栅极、第一电流源IBIAS1的正极，第一电流源IBIAS1的负极和第三PMOS管MP3的漏极接地，第三PMOS管MP3的源极连接第一节点。具体实施时，为了进一步地降低整个电路的功耗，在电压保持电路和输出级电路的输出端之间还连接有降耗电路，该降耗电路包括反相器INV1和第三NMOS管MN3，第二PMOS管MP2的栅极、漏极相连后连接第三NMOS管MN3的漏极，第三NMOS管MN3的栅极连接反相器INV1的输入端，源极连接第一电流源IBIAS1的正极，第一电流源IBIAS1的负极接地。

输出级电路，用于根据所述输入级电路输出的信号得到输出信号并反馈信号给电压保持电路，具体包括第八PMOS管MP8，其中，第八PMOS管MP8的源极连接电源VDD，栅极连接第一节点n1，栅极连接第三电流源IBIAS3的正极，漏极输出。

为了进一步提高比较器的翻转速度，具体实施时，本发明还包括正反馈电路，所述正反馈电路用于在输入级电路的输入电压在比较器翻转点附近时，对所述比较器电路进行加速，具体包括第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7，其中，第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7的源极连接电源VDD，第四PMOS管MP4的栅极和漏极相连后与第五PMOS管MP5的栅极相连，同时，第四PMOS管MP4的漏极连接输入级电路中第一NMOS管MN1的漏极，第五PMOS管MP5的漏极连接第一节点n1，第六PMOS管MP6的栅极和第七PMOS管MP7的栅极和漏极相连后连接第一节点n1，同时，第七PMOS管MP7的漏极还连接输入级电路中第二NMOS管MN2的栅极。正反馈电路的输入端连接第一节点n1，输出端连接第一NMOS管NM1的源极。

下面结合图1详细介绍一下本发明的电路的具体连接情况，本发明包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一电流源IBIAS1、第二电流源IBIAS2、第三电流源IBIAS3，其中第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3和第一电流源IBIAS1构成电压保持电路。第一PMOS管MP1、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8的源极分别连接电源VDD，第一PMOS管MP1的栅极和漏极相连之后与第二PMOS管MP2的源极相连，第二PMOS管MP2的栅极和漏极相连之后连接第三PMOS管MP3的栅极，第三PMOS管MP3的漏极连接第一电流源IBIAS1的负极（同时也接地），第三PMOS管MP3的源极连接第一节点n1和第二NMOS管MN2的漏极，第二NMOS管MN2的漏极连接第五PMOS管MP5的漏极、第七PMOS管MP7的漏极、第八PMOS管MP8的栅极和第一节点n1，第四PMOS管MP4的栅极和漏极相连后与第五PMOS管MP5的栅极相连，第六PMOS管MP6的漏极连接第四PMOS管MP4的漏极和第一NMOS管MN1的漏极，第六PMOS管MP6的栅极连接第七PMOS管MP7的栅极和漏极，第七PMOS管MP7的栅极和漏极相连后与第八PMOS管MP8的栅极和第一节点n1相连，第八PMOS管MP8的漏极为本发明的输出端VOUT。

第一NMOS管MN1的漏极连接第四PMOS管MP4的漏极，第一NMOS管MN1的栅极连接第一输入端VINN，第一NMOS管MN1的源极与第二NMOS管MN2的源极相连后与第二电流源IBIAS2的正极连接，第二NMOS管MN2的栅极连接第二输入端VINP，第二NMOS管MN2的漏极连接第七PMOS管MP7的漏极，第七PMOS管MP7的漏极连接第八PMOS管MP8的栅极，第八PMOS管MP8的漏极为本发明的输出端VOUT，同时，第八PMOS管MP8的漏极还连接反相器INV1的输入端和第三电流源IBIAS3的正极，第三NMOS管MN3的漏极连接第二PMOS管MP2的漏极，第三NMOS管MN3的源极连接第一电流源IBIAS1的正极，第三NMOS管MN3的栅极连接反相器INV1的输出端，第一电流源IBIAS1、第二电流源IBIAS2、第三电流源IBIAS3的负极分别接地GND。

本发明中输入级电路包括第一输入端VINN和第二输入端VINP，在第一输入端VINN的电压大于第二输入端VINP的电压时，输出端VOUT的电压为低的情况下，电压保持电路对图1中所示的第一节点n1的电压进行保持，使第一节点n1的电压比电源VDD的电压稍低，进而使第五PMOS管MP5处于饱和区，同时第八PMOS管MP8不导通。第五PMOS管MP5处于饱和区，而不是线性区，与处于线性区相比，第五PMOS管MP5的漏极等效的电容很小，因而在下次对第一节点n1放电时速度更快。而且对于第八PMOS管MP8来说，其栅极和源极之间的电压Vgs仅比开启电压Vth小一点，处于关断状态，待下次高速比较器翻转时，避免了该节点电压从0到Vth的过渡时间，在比较器翻转时，电压保持电路加快了比较器的翻转速度。具体实施时，第二PMOS管MP2和第三PMOS管MP3应高度匹配，即第二PMOS管MP2和第三PMOS管MP3应选择相同类型的P管，且具有相同的宽长比。同时，通过设置第一PMOS管MP1和第八PMOS管MP8的宽长比比例，具体来说，设置第一PMOS管MP1的宽长比大于第八PMOS管MP8的宽长比，第一电流源IBIAS1的电流小于第三电流源IBIAS3的电流，保证处于电压保持状态时第八PMOS管MP8不导通，其栅极和源极之间的电压Vgs略小于开启电压Vth，同时第五PMOS管MP5处于饱和状态。

第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第二电流源IBIAS2和第三电流源IBIAS3构成了本发明的比较器的主体，具体实施时，第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7组成正反馈模块，进一步对比较器速度进行加快；第五PMOS管MP5的宽长比等于第四PMOS管MP4的宽长比，第六PMOS管MP6的宽长比等于第七PMOS管MP7的宽长比，同时通过正反馈加快了比较器的翻转速度。第一NMOS管MN1、第二NMOS管MN2、第八PMOS管MP8、第二电流源IBIAS2、第三电流源IBIAS3组成基本的比较器电路。反相器INV1和第三NMOS管MN3组成降低功耗电路（也可成为降耗电路），当比较器在需要的翻转方向快速比较后，关断第三NMOS管MN3，去掉第一电流源IBIAS1的电流，以进一步降低功耗。

本发明通过电压保持电路减小了第一节点n1的电容值，并且缩短了第八PMOS管MP8的启动时间，同时通过正反馈加快了比较器的翻转速度。解决了现有技术中高速比较器级数多，寄生电容节点多，功耗大的问题。

下面对本发明的工作原理进行详细的说明。

当第一输入端VINN的电压大于第二输入端VINP的电压时，第一NMOS管MN1、第三NMOS管MN3导通，第二NMOS管MN2关断，第二电流源IBIAS2的电流全部流过第一NMOS管MN1和第四PMOS管MP4。因此，根据第四PMOS管MP4和第五PMOS管MP5的电流镜像关系，第五PMOS管MP5能够提供的最大电流为第二电流源IBIAS2的电流。此时，由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3构成的电压保持电路将n1节点电压保持在VDD-Vsg1-Vsg2+Vsg3的电压上，其中，Vsg1为第一PMOS管MP1的栅源电压，Vsg2为第二PMOS管MP2的栅源电压，Vsg3为第三PMOS管MP3的栅源电压，由于第二PMOS管MP2和第三PMOS管MP3的宽长比相同且采用相同类型的P管，因此，第一节点n1的电压约等于VDD-Vsg1，第八PMOS管MP8的Vsg8电压约等于Vsg1，而由于第一PMOS管MP1的宽长比远大于第八PMOS管MP8的宽长比，具体实施时，第一PMOS管MP1的宽长比可为第八PMOS管MP8的宽长比的两倍及以上，且第一电流源IBIAS1小于第三电流源IBIAS3，因此第八PMOS管MP8不导通，处于关断状态，比较器输出为低。此时，第五PMOS管MP5的电流流过第三PMOS管MP3，该电流约等于第一电流源IBIAS1的电流，要保证第一电流源IBIAS1的电流小于第二电流源IBIAS2的电流。由于第一节点n1电压为VDD-Vgs1，因此，第五PMOS管MP5的漏源电压Vsd5约等于第一PMOS管的栅源电压Vgs1，因此，第五PMOS管MP5处于饱和区，此时第五PMOS管MP5具有较小的漏极等效电容，在下次第一输入端VINN的电压小于第二输入端VINP的电压时，第一NMOS管MN1关断，第二NMOS管MN2导通，第二电流源IBIAS2电流全部流过第二NMOS管MN2，由于第一节点n1等效电容较少，第二电流源IBIAS2很快将第一节点n1拉低，此时，第七PMOS管MP7、第六PMOS管MP6、第四PMOS管MP4、第五PMOS管MP5组成的正反馈电路也可以对放电过程进行加速，最终第八PMOS管MP8的漏极电压被拉高，比较器翻转。翻转后，反相器INV1输出变低，关断第三NMOS管MN3，去掉第一电流源IBIAS1，进一步减小功耗。

实施例2

本实施例的其他部分电路与实施例1相同，区别之处仅在于本实施中的电压保持电路于实施例1中的电压保持电路不同，即实施例1中的第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一电流源IBIAS1构成的电压保持电路可以由图2所示的电压保持电路代替。本实施例中的电压保持电路包括第九PMOS管MP9、放大器EA，其中，放大器EA的输入端的正极连接基准电压VDD-Vth，负极连接第一节点n1，第九PMOS管MP9的源极连接第一节点n1，栅极连接放大器EA的输出端，漏极接地。当第一节点n1节点的电压比基准电压VDD-Vth高时，该电压保持电路会将第一节点n1的电压保持在VDD-Vth。

实施例3

本实施例的其他部分电路与实施例1相同，区别之处仅在于本实施中的电压保持电路于实施例1中的电压保持电路不同，即实施例1中的第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一电流源IBIAS1构成的电压保持电路可以由图3所示的电压保持电路代替，本实施例中的电压保持电路包括第一电阻R1、第十PMOS管MP10，第四电流源IBIAS4，其中，第一电阻R1的一端连接电源VDD，另一端连接第二节点n2和第四电流源IBIAS4的正极，第四电流源IBIAS4的负极接地，第十PMOS管MP10的栅极连接第二节点n2，第十PMOS管MP10的源极连接第一节点n1，第十PMOS管MP10的漏极接地。当第二节点n2的电压等于VDD-IBIAS*R1，且第一节点n1的电压比第二节点n2节点的电压高Vth时，第十PMOS管MP10会导通，可以将第一节点n1的电压保持在VDD-IR1+Vth的范围。

本发明通过Candence仿真验证，对一个宽长比为10um/10um的PMOS管（即本申请中的第五PMOS管MP5）进行DC（直流电源）仿真，当该PMOS管处于线性区时，Cdd电容为273.696f。而当该PMOS管处于饱和区时，Cdd电容为1.1356f。饱和区节点电容远远小于线性区节点电容，因此，可以大大减少节点电容值，提高比较器翻转速度。

Claims

1.一种高速比较器电路，其特征在于：包括：

电压保持电路，用于将第一节点的电压保持在低于电源电压的范围；所述第一节点为输入级电路的输出节点；所述电压保持电路包括：第一电流源、第一PMOS管、第二PMOS管、第三PMOS管，其中，第一PMOS管的栅极和漏极相连后连接第二PMOS管的源极，第二PMOS管的栅极和漏极相连后连接第三PMOS管的栅极、第一电流源的正极，第一电流源的负极和第三PMOS管的漏极接地，第三PMOS管的源极连接第一节点；

输出级电路，用于根据所述输入级电路输出的信号得到输出信号；

正反馈电路，所述正反馈电路用于在输入级电路的输入电压在比较器翻转点附近时，对所述高速比较器电路进行加速；所述正反馈电路包括第四PMOS管、第五PMOS管、第六PMOS管和第七PMOS管，其中，第四PMOS管、第五PMOS管、第六PMOS管和第七PMOS管的源极均连接电源和电压保持电路的输出端、输出级电路的输入端，第四PMOS管的栅极和漏极相连后连接第五PMOS管的栅极、第六PMOS管的漏极和输入级电路的第一输出端，第五PMOS管的漏极连接第一节点，第六PMOS管的栅极连接第七PMOS管的栅极和漏极以及第一节点。

2.根据权利要求1所述的高速比较器电路，其特征在于：所述输入级电路包括第一NMOS管和第二NMOS管，其中，第一NMOS管的栅极连接第一输入端，源极和第二NMOS管的源极连接，漏极连接正反馈电路的输入端，第二NMOS管的栅极连接第二输入端，漏极连接第一节点。

3.根据权利要求1或2所述的高速比较器电路，其特征在于：所述输出级电路包括第八PMOS管，其中，第八PMOS管的源极连接电源，栅极连接第一节点，漏极输出。

4.根据权利要求1或2所述的高速比较器电路，其特征在于：还包括降耗电路，所述降耗电路包括第三NMOS管MN3和反相器INV1，所述输出级电路将输出的信号经过反相器INV1反相输出后连接至第三NMOS管MN3的栅极，所述第三NMOS管MN3的漏极连接电压保持电路中的第二PMOS管MP2的漏极，第三NMOS管MN3的源极连接第一电流源IBIAS1的正极。