CN109586694A - 一种高速低功耗的比较器电路 - Google Patents

一种高速低功耗的比较器电路 Download PDF

Info

Publication number
CN109586694A
CN109586694A CN201811353719.8A CN201811353719A CN109586694A CN 109586694 A CN109586694 A CN 109586694A CN 201811353719 A CN201811353719 A CN 201811353719A CN 109586694 A CN109586694 A CN 109586694A
Authority
CN
China
Prior art keywords
nmos tube
comparator
tube
phase inverter
pmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811353719.8A
Other languages
English (en)
Other versions
CN109586694B (zh
Inventor
袁军
唐晓斌
周怡
刘东旭
张涛
吕韦喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Yunling (Chongqing) Electronic Technology Co.,Ltd.
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN201811353719.8A priority Critical patent/CN109586694B/zh
Publication of CN109586694A publication Critical patent/CN109586694A/zh
Application granted granted Critical
Publication of CN109586694B publication Critical patent/CN109586694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明请求保护一种高速低功耗的比较器电路，包括输入管、偏置管(2)、动态锁存电路、重置管、反相器。本发明目的在于提高比较器的速度和降低功耗。创新在于使用NMOS管(M1,M2)作为输入将两个比较电压转化为电流并直接输入锁存电路以降低比较器延时，将电流输入级与动态锁存器输出级分离以降低功耗，采用互补反相器(M5,M6,M7,M8)作为动态锁存器，将电流差值进一步放大形成互补电流，M3,M4提供稳定的偏置电路，并将电流转化为电压，通过反相器输出，从而实现一种高速低功耗的比较器电路。

Description

一种高速低功耗的比较器电路
技术领域
本发明属于微电子技术领域，具体涉及一种高速低功耗的比较器电路。
背景技术
比较器电路是集成电路系统的重要模块，比较器电路主要实现电压的比较功能，广泛应用于振荡器，时钟缓冲电路以及ADC电路等。
图1为一种传统的CMOS比较器结构，其基本思路是在比较阶段利用NMOS管M1与NMOS管M2作为输入管，将比较器输入电压转化为电流，送入动态锁存电路，最后经过反相器输出比较结果。但是该电路的输入级NMOS管M1与NMOS管M2与动态锁存电路的输出相连，使得在比较完成之后，电路形成一个稳定的电流通路，所以功耗较大。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种低延迟、低功耗的高速低功耗的比较器电路。本发明的技术方案如下：
一种高速低功耗的比较器电路，其包括：输入管(1)、偏置管(2)、动态锁存电路(3)、重置管(4)及反相器(5)，所述反相器(5)包括反相器I1以及反相器I2，其中，所述输入管(1)的信号输出端连接于偏置管(2)以及动态锁存器电路(3)之间，所述动态锁存器电路(3)的输出端连接所述反相器I1以及反相器I2的输入端，最后在所述反相器I1以及反相器I2的输出端产生比较器的输出结果；
所述输入管(1)在比较器比较阶段，将输入电压信号转换为电流信号，所述偏置管(2)在比较器比较阶段生成稳定的电流偏置，所述动态锁存电路(3)在比较器比较阶段将输入电流信号的差值扩大并转化为电压信号，所述重置管(4)在比较器重置状态将比较器输出电压置低位，所述反相器(5)将动态锁电路的电压信号取反输出并提供一个大负载能力。
进一步的，所述输入管(1)包括NMOS管M1及NMOS管M2，所述偏置管(2)包括NMOS管M3及NMOS管M4，所述动态锁存电路(3)包括NMOS管M5、NMOS管M6、PMOS管M7及PMOS管M8，所述重置管(4)包括PMOS管M9及PMOS管M10，所述反相器(5)包括反相器I1以及反相器I2，其中NMOS管M1的源极与外部地线GND相连，NMOS管M1的漏极分别与NMOS管M3的漏极以及NMOS管M5的源极相连，NMOS管M1的栅极与比较器的输入端(IN+)相连，NMOS管M2的源极与外部地线GND相连，NMOS管M2的漏极分别与NMOS管M4的漏极以及NMOS管M6的源极相连，NMOS管M2的栅极与比较器的输入端(IN-)相连，NMOS管M3的源极与外部地线GND相连，NMOS管M3的栅极分别与NMOS管M4的栅极、PMOS管M9的栅极、PMOS管M10的栅极以及外部控制信号CLK相连，NMOS管M4的源极与外部地线GND相连,NMOS管M5的漏极分别与PMOS管M7的漏极、PMOS管M9的漏极、PMOS管M8的栅极、NMOS管M6的栅极以及反相器I1的输入端相连，NMOS管M5的栅极分别与NMOS管M6的漏极、PMOS管M8的漏极、PMOS管M10的漏极、PMOS管M7的栅极以及反相器I2的输入端相连，PMOS管M7的源极分别与PMOS管M8的源极、PMOS管M9的源极、PMOS管M10的源极、PMOS管M7的衬底(PMOS管衬底都接VDD，避免衬底偏置效应)、PMOS管M8的衬底、PMOS管M9的衬底、PMOS管M10的衬底以及外部电源VDD相连，NMOS管M1的衬底分别与NMOS管M2的衬底(NMOS管的衬底都接GND，避免衬底偏置效应)、NMOS管M3的衬底、NMOS管M4的衬底、NMOS管M5的衬底、NMOS管M6的衬底以及外部地线GND相连，反相器I1的输出端与比较器的输出端(OUT+)相连，反相器I2的输出端与比较器的输出端(OUT-)相连。
进一步的，当CLK为低电位时，PMOS管M9与PMOS管M10导通，NMOS管M3与NMOS管M4截止，比较器两端均输出低电位，实现重置功能；当CLK为高电位时，PMOS管M9与PMOS管M10截止，NMOS管M3与NMOS管M4导通并提供一个较大的直流偏置，此时比较器两端输入(IN+,IN-)不等的电压，分别通过NMOS管M1以及NMOS管M2，将电压放大并转换为电流，电流通过NMOS管M5、NMOS管M6、PMOS管M7以及PMOS管M8，再次扩大差值，并转换为电压，最后通过反向器I1以及反相器I2输出一个互补的电压信号，实现电压比较。
进一步的，当CLK为为低电位时，比较器两端输出低电位；当CLK为高电位时，当比较器输入端IN+的电位高于IN-时，比较器输出端OUT+输出高电位，输出端OUT-输出低电位，当比较器输入端IN-的电位高于IN+时，比较器输出端OUT-输出高电位，输出端OUT+输出低电位。
进一步的，该比较器电路具有锁存功能，当比较器输出互补信号之后，在CLK的电位保持高电位不变的情况下，改变比较器输入端的信号，不会改变比较器的输出信号。
本发明的优点及有益效果如下：
本发明通过提供一种高速低功耗的比较器电路，对比传统比较器电路(图1)，将NMOS管M1与NMOS管M2的输出分别接到NMOS管M3与NMOS管M5和NMOS管M5与NMOS管M6之间，实现输入级(NMOS管M1与NMOS管M2)与动态锁存(NMOS管M5、NMOS管M6、PMOS管M7以及PMOS管M8)输出级分离，并且去掉了传统比较器(图1)中的NMOS管M10以及反相器I3，降低了电路的复杂度，并且减少了NMOS管M10提供的偏置之后，有效的降低了功耗。从而实现一种高速低功耗的比较器电路。
附图说明
图1是传统的比较器电路原理图；
图2为本发明提供优选实施例的一种高速低功耗的比较器电路原理图；
图3为本发明提供优选实施例的一种高速低功耗的比较器的延时仿真图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
本申请实施例中通过NMOS管将输入电压转化为电流，通过NMOS管M3、NMOS管M4、NMOS管M5以及NMOS管M6，将输入电流输入动态锁存电路，并转化为电流，期间实现，输入级与动态锁存输出级的分离，实现高速低功耗的比较器。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式，对上述技术方案进行详细说明。
实施例
一种高阶温度补偿的带隙基准电路，如图2所示，包括输入管(1)、偏置管(2)、动态锁存电路(3)、重置管(4)、反相器(5)；
其中，所述比较器电路，所述输入管的信号输出端接所述偏置管以及所述动态锁存器电路之间，所述动态锁存器电路的输出端接所述反相器的输入端，最后在所述反相器的输出端产生比较器的输出结果
作为一种优选的技术方案，如图2所示，所述比较器电路包括：NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、反相器I1以及反相器I2，其中NMOS管M1的源极与外部地线GND相连，NMOS管M1的漏极分别与NMOS管M3的漏极以及NMOS管M5的源极相连，NMOS管M1的栅极与比较器的输入端(IN+)相连，NMOS管M2的源极与外部地线GND相连，NMOS管M2的漏极分别与NMOS管M4的漏极以及NMOS管M6的源极相连，NMOS管M2的栅极与比较器的输入端(IN-)相连，NMOS管M3的源极与外部地线GND相连，NMOS管M3的栅极分别与NMOS管M4的栅极、PMOS管M9的栅极、PMOS管M10的栅极以及外部控制信号CLK相连，NMOS管M4的源极与外部地线GND相连,NMOS管M5的漏极分别与PMOS管M7的漏极、PMOS管M9的漏极、PMOS管M8的栅极、NMOS管M6的栅极以及反相器I1的输入端相连，NMOS管M5的栅极分别与NMOS管M6的漏极、PMOS管M8的漏极、PMOS管M10的漏极、PMOS管M7的栅极以及反相器I2的输入端相连，PMOS管M7的源极分别与PMOS管M8的源极、PMOS管M9的源极、PMOS管M10的源极、PMOS管M7的衬底、PMOS管M8的衬底、PMOS管M9的衬底、PMOS管M10的衬底以及外部电源VDD相连，NMOS管M1的衬底分别与NMOS管M2的衬底、NMOS管M3的衬底、NMOS管M4的衬底、NMOS管M5的衬底、NMOS管M6的衬底以及外部地线GND相连，反相器I1的输出端与比较器的输出端(OUT+)相连，反相器I2的输出端与比较器的输出端(OUT-)相连。
所述比较器电路中反相器I1以及反相器I2是现有技术。
进一步的，所述比较器电路中，当CLK为为低电位时，比较器两端输出低电位；当CLK为高电位时，当比较器输入端IN+的电位高于IN-时，比较器输出端OUT+输出高电位，输出端OUT-输出低电位，当比较器输入端IN-的电位高于IN+时，比较器输出端OUT-输出高电位，输出端OUT+输出低电位。该比较器电路具有锁存功能，当比较器输出互补信号之后，在CLK的电位保持高电位不变的情况下，改变比较器输入端的信号，不会改变比较器的输出信号。
图3为本发明的高速低功耗比较器的延时特性仿真曲线，其中横坐标为时间T，纵坐标为电压V。仿真结果显示，在输入IN+为912.5mV，IN-为887.5mV的情况下，以高电位达到VDD/2为标准，时间仅需37.6pS,功耗为223.8uW。
本申请的上述实施例中，一种高速低功耗的比较器电路，包括输入管、偏置管、动态锁存电路、重置管、反相器。本申请实施例利用NMOS管将电压转化为电流，并直接将电流输入动态锁存器，从而降低延迟，将输入级与动态锁存输出级分离，从而降低功耗，动态锁存器输出端接反相器增加负载能力，实现CLK高电位时比较功能，利用PMOS管M9以及PMOS管M10在CLK低电位时，实现比较器复位功能。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (5)

1.一种高速低功耗的比较器电路，其特征在于，包括：输入管(1)、偏置管(2)、动态锁存电路(3)、重置管(4)及反相器(5)，所述反相器(5)包括反相器I1以及反相器I2，其中，所述输入管(1)的信号输出端连接于偏置管(2)以及动态锁存器电路(3)之间，所述动态锁存器电路(3)的输出端连接所述反相器I1以及反相器I2的输入端，最后在所述反相器I1以及反相器I2的输出端产生比较器的输出结果；
所述输入管(1)在比较器比较阶段，将输入电压信号转换为电流信号，所述偏置管(2)在比较器比较阶段生成稳定的电流偏置，所述动态锁存电路(3)在比较器比较阶段将输入电流信号的差值扩大并转化为电压信号，所述重置管(4)在比较器重置状态将比较器输出电压置低位，所述反相器I1以及反相器I2将动态锁电路的电压信号取反输出并提供一个较大的驱动能力。
2.根据权利要求1所述的一种高速低功耗的比较器电路，其特征在于，所述输入管(1)包括NMOS管M1及NMOS管M2，所述偏置管(2)包括NMOS管M3及NMOS管M4，所述动态锁存电路(3)包括NMOS管M5、NMOS管M6、PMOS管M7及PMOS管M8，所述重置管(4)包括PMOS管M9及PMOS管M10，所述反相器(5)包括反相器I1以及反相器I2，其中NMOS管M1的源极与外部地线GND相连，NMOS管M1的漏极分别与NMOS管M3的漏极以及NMOS管M5的源极相连，NMOS管M1的栅极与比较器的输入端(IN+)相连，NMOS管M2的源极与外部地线GND相连，NMOS管M2的漏极分别与NMOS管M4的漏极以及NMOS管M6的源极相连，NMOS管M2的栅极与比较器的输入端(IN-)相连，NMOS管M3的源极与外部地线GND相连，NMOS管M3的栅极分别与NMOS管M4的栅极、PMOS管M9的栅极、PMOS管M10的栅极以及外部控制信号CLK相连，NMOS管M4的源极与外部地线GND相连,NMOS管M5的漏极分别与PMOS管M7的漏极、PMOS管M9的漏极、PMOS管M8的栅极、NMOS管M6的栅极以及反相器I1的输入端相连，NMOS管M5的栅极分别与NMOS管M6的漏极、PMOS管M8的漏极、PMOS管M10的漏极、PMOS管M7的栅极以及反相器I2的输入端相连，PMOS管M7的源极分别与PMOS管M8的源极、PMOS管M9的源极、PMOS管M10的源极、PMOS管M7的衬底，、PMOS管M8的衬底、PMOS管M9的衬底、PMOS管M10的衬底以及外部电源VDD相连，PMOS管衬底都接VDD，避免衬底偏置效应，NMOS管M1的衬底分别与NMOS管M2的衬底、NMOS管M3的衬底、NMOS管M4的衬底、NMOS管M5的衬底、NMOS管M6的衬底以及外部地线GND相连，NMOS管的衬底都接GND，避免衬底偏置效应，反相器I1的输出端与比较器的输出端(OUT+)相连，反相器I2的输出端与比较器的输出端(OUT-)相连。
3.根据权利要求2所述的一种高速低功耗的比较器电路，其特征在于，当CLK为低电位时，PMOS管M9与PMOS管M10导通，NMOS管M3与NMOS管M4截止，比较器两端均输出低电位，实现重置功能；当CLK为高电位时，PMOS管M9与PMOS管M10截止，NMOS管M3与NMOS管M4导通并提供一个较大的直流偏置，此时比较器两端输入(IN+,IN-)不等的电压，分别通过NMOS管M1以及NMOS管M2，将电压放大并转换为电流，电流通过NMOS管M5、NMOS管M6、PMOS管M7以及PMOS管M8，再次扩大差值，并转换为电压，最后通过反向器I1以及反相器I2输出一个互补的电压信号，实现电压比较。
4.根据权利要求3所述的一种高速低功耗的比较器电路，其特征在于，当CLK为为低电位时，比较器两端输出低电位；当CLK为高电位时，当比较器输入端IN+的电位高于IN-时，比较器输出端OUT+输出高电位，输出端OUT-输出低电位，当比较器输入端IN-的电位高于IN+时，比较器输出端OUT-输出高电位，输出端OUT+输出低电位。
5.根据权利要求3所述的一种高速低功耗的比较器电路，其特征在于，该比较器电路具有锁存功能，当比较器输出互补信号之后，在CLK的电位保持高电位不变的情况下，改变比较器输入端的信号，不会改变比较器的输出信号。
CN201811353719.8A 2018-11-14 2018-11-14 一种高速低功耗的比较器电路 Active CN109586694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811353719.8A CN109586694B (zh) 2018-11-14 2018-11-14 一种高速低功耗的比较器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811353719.8A CN109586694B (zh) 2018-11-14 2018-11-14 一种高速低功耗的比较器电路

Publications (2)

Publication Number Publication Date
CN109586694A true CN109586694A (zh) 2019-04-05
CN109586694B CN109586694B (zh) 2023-03-31

Family

ID=65922341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811353719.8A Active CN109586694B (zh) 2018-11-14 2018-11-14 一种高速低功耗的比较器电路

Country Status (1)

Country Link
CN (1) CN109586694B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112835403A (zh) * 2019-11-22 2021-05-25 圣邦微电子（北京）股份有限公司 一种能够减小微功耗比较器输出级瞬态电流的控制电路
CN113437963A (zh) * 2021-07-09 2021-09-24 上海芯问科技有限公司 比较器、模数转换电路及传感器接口

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101282117A (zh) * 2007-04-05 2008-10-08 中国科学院微电子研究所 一种动态比较器
US20140132437A1 (en) * 2012-11-12 2014-05-15 Fujitsu Limited Comparator and a/d converter
CN105162441A (zh) * 2015-09-25 2015-12-16 中国电子科技集团公司第二十四研究所 一种高速低功耗动态比较器
CN108494388A (zh) * 2018-03-22 2018-09-04 中国电子科技集团公司第二十四研究所 一种高速低噪声动态比较器
US20180262203A1 (en) * 2017-03-09 2018-09-13 Semiconductor Manufacturing International (Shanghai) Corporation Comparator and successive approximation analog-to-digital converter thereof
CN108540130A (zh) * 2018-04-10 2018-09-14 中国科学院微电子研究所 一种动态比较器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101282117A (zh) * 2007-04-05 2008-10-08 中国科学院微电子研究所 一种动态比较器
US20140132437A1 (en) * 2012-11-12 2014-05-15 Fujitsu Limited Comparator and a/d converter
CN105162441A (zh) * 2015-09-25 2015-12-16 中国电子科技集团公司第二十四研究所 一种高速低功耗动态比较器
US20180262203A1 (en) * 2017-03-09 2018-09-13 Semiconductor Manufacturing International (Shanghai) Corporation Comparator and successive approximation analog-to-digital converter thereof
CN108494388A (zh) * 2018-03-22 2018-09-04 中国电子科技集团公司第二十四研究所 一种高速低噪声动态比较器
CN108540130A (zh) * 2018-04-10 2018-09-14 中国科学院微电子研究所 一种动态比较器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112835403A (zh) * 2019-11-22 2021-05-25 圣邦微电子（北京）股份有限公司 一种能够减小微功耗比较器输出级瞬态电流的控制电路
CN112835403B (zh) * 2019-11-22 2022-02-18 圣邦微电子（北京）股份有限公司 一种能够减小微功耗比较器输出级瞬态电流的控制电路
CN113437963A (zh) * 2021-07-09 2021-09-24 上海芯问科技有限公司 比较器、模数转换电路及传感器接口
CN113437963B (zh) * 2021-07-09 2022-07-08 上海芯问科技有限公司 比较器、模数转换电路及传感器接口

Also Published As

Publication number Publication date
CN109586694B (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
WO2017049989A1 (zh) 一种高速低功耗动态比较器
CN108574489B (zh) 一种比较器及逐次逼近式模拟数字转换器
CN108832916A (zh) 一种低动态失调的高速低功耗比较器电路
CN1758540B (zh) 具有输出偏移校正的比较器与金属氧化物半导体逻辑电路
CN103973274B (zh) 锁存比较器
CN108494388B (zh) 一种高速低噪声动态比较器
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
Kim et al. Comparative study and optimization of synchronous and asynchronous comparators at near-threshold voltages
CN109586694A (zh) 一种高速低功耗的比较器电路
TW200423535A (en) Differential amplifier and comparator using the same
CN102045044B (zh) 一种比较器和模数转换器
CN109586695B (zh) 一种高速动态比较器的电路
CN106612119A (zh) 一种比较器及模数转化器
CN106339025A (zh) 一种应用于物联网节点的低电压高精度带隙基准电路
Shubhanand et al. Design and simulation of a high speed CMOS comparator
CN109861672B (zh) 动态比较器及电子设备
CN114337617A (zh) 一种低功耗快速动态比较器
CN112532246A (zh) 低压低功耗共模电压变化不敏感的二级全动态比较器
CN102710242B (zh) 一种应用于高频pll的片内上电复位检测电路
CN106292817B (zh) 快速提升输出电流的电压缓冲电路及系统
Zhang et al. A Low Power Dynamic Comparator with Floating Inverter Amplifier for Column-Parallel ADC
CN217307656U (zh) 一种适用于单片微机系统的上电复位电路及单片微机系统
CN113437963B (zh) 比较器、模数转换电路及传感器接口
CN113472327B (zh) 一种高速低功耗的双尾电流动态比较器电路
CN112003594A (zh) 一种低功耗的动态比较器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231101

Address after: Room 003, 8th Floor, No. 142 Yunhan Avenue, Beibei District, Chongqing, 400799

Patentee after: Core Yunling (Chongqing) Electronic Technology Co.,Ltd.

Address before: 400065 Chongwen Road, Nanshan Street, Nanan District, Chongqing

Patentee before: CHONGQING University OF POSTS AND TELECOMMUNICATIONS