CN112003594A - 一种低功耗的动态比较器电路 - Google Patents

一种低功耗的动态比较器电路 Download PDF

Info

Publication number
CN112003594A
CN112003594A CN202010868040.3A CN202010868040A CN112003594A CN 112003594 A CN112003594 A CN 112003594A CN 202010868040 A CN202010868040 A CN 202010868040A CN 112003594 A CN112003594 A CN 112003594A
Authority
CN
China
Prior art keywords
tube
pmos
nmos
comparator circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010868040.3A
Other languages
English (en)
Inventor
李靖
尧博文
田明
于奇
宁宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Shanghai Huali Microelectronics Corp
Original Assignee
University of Electronic Science and Technology of China
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Shanghai Huali Microelectronics Corp filed Critical University of Electronic Science and Technology of China
Priority to CN202010868040.3A priority Critical patent/CN112003594A/zh
Publication of CN112003594A publication Critical patent/CN112003594A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种低功耗的动态比较器电路，其中第一NMOS管栅极作为动态比较器电路正向输入端，其漏极连接第一PMOS管漏极、第二PMOS管栅极、第三PMOS管和第三NMOS管的源极并作为动态比较器电路负向输出端，其源极连接第二NMOS管源极和偏置模块提供的直流偏置；第二NMOS管栅极作为动态比较器电路负向输入端，其漏极连接第二PMOS管漏极、第一PMOS管栅极、第三PMOS管和第三NMOS管的漏极并作为动态比较器电路正向输出端；第三PMOS管和第三NMOS管的栅极分别连接时钟信号和其反相信号；第四PMOS管栅漏短接并连接第一PMOS管源极，第五PMOS管栅漏短接并连接第二PMOS管源极，第四PMOS管和第五PMOS管的源极连接电源电压。本发明通过将降低比较器输出复位电平实现降低动态功耗，同时堆叠管还降低了漏电流功耗。

Description

一种低功耗的动态比较器电路
技术领域
本发明属于模拟电路信号处理技术领域，具体涉及到一种低功耗的动态比较器电路。
背景技术
比较器是现代集成电路系统中的重要模拟电路模块之一，在AD/DA转换系统、汽车电子、生物医疗等领域都有着广泛地使用。随着集成电路行业的不断发展，对单一模块的功耗要求尤为突出。比较器作为其中常见且重要的模块之一，其功耗的降低大有裨益。
图1为传统的动态比较器电路，其基本的工作原理是通过在比较器比较阶段利用输入对管(即NMOS管MN2、MN3)的输入电压具有差值，从而产生两个具有差值的电流送入交叉耦合管(即PMOS管MP3、MP4)中，实现电流对电压的放大转换，得到输入对管输入电压的比较结果。在比较器复位阶段，是通过时钟信号CLK对输出进行复位，由电源电压VDD对输出端充电至VDD，所消耗功耗为0.5CVDD2，其中C为比较器输出端的等效电容值。在比较器的比较与复位阶段，电容充放电的电压都是电源电压VDD，而功耗与电源电压VDD的平方成正比，这就使得比较器的功耗比较大。
发明内容
针对上述传统动态比较器存在的功耗大的问题，本发明提出了一种低功耗的动态比较器电路，将第三NMOS管M4和第三PMOS管M5连接到动态比较器的差分输出端之间用于复位，并在交叉耦合管即第一PMOS管M6和第二PMOS管M7与电源电压VDD之间设置了堆叠管205第四PMOS管M8和第五PMOS管M9，使得动态比较器电路的充放电电压相比传统动态比较器的充放电电压(即电源电压VDD)而言降低了两个PMOS管的阈值电压，从而降低了电路的动态功耗；同时也利用堆叠管205增加了比较器电路的通路电阻，从而降低漏电流功耗。
本发明的技术方案如下：
一种低功耗的动态比较器电路，包括偏置模块、第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管，第一NMOS管的栅极作为所述动态比较器电路的正向输入端，其漏极连接第一PMOS管的漏极和第二PMOS管的栅极并作为所述动态比较器电路的负向输出端，其源极连接第二NMOS管的源极和所述偏置模块提供的直流偏置；第二NMOS管的栅极作为所述动态比较器电路的负向输入端，其漏极连接第二PMOS管的漏极和第一PMOS管的栅极并作为所述动态比较器电路的正向输出端；
所述动态比较器电路还包括第三NMOS管、第三PMOS管、第四PMOS管和第五PMOS管，第三PMOS管的栅极连接时钟信号，其源极连接第三NMOS管的源极和所述动态比较器电路的负向输入端，其漏极连接第三NMOS管的漏极和所述动态比较器电路的正向输入端；第三NMOS管的栅极连接所述时钟信号的反相信号；第四PMOS管的栅漏短接并连接第一PMOS管的源极，第五PMOS管的栅漏短接并连接第二PMOS管的源极，第四PMOS管和第五PMOS管的源极连接电源电压。
具体的，所述偏置模块包括第四NMOS管，第四NMOS管的栅极连接所述时钟信号，其源极接地，其漏极连接第一NMOS管和第二NMOS管的源极。
具体的，第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管的衬底均接地，第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管的衬底均连接电源电压。
具体的，所述动态比较器电路还包括接在第一PMOS管漏极和源极之间的第一开关、以及接在第二PMOS管漏极和源极之间的第二开关，当所述时钟信号为低电平时控制第一开关和第二开关闭合。
本发明的有益结果为：本发明将复位管203分别接到比较器的两个输出端，将堆叠管205连接到交叉耦合管204与电源之间，并且省去了传统动态比较器中的PMOS管MP1与PMOS管MP2，在不增加电路复杂度的同时使得电路的充放电电压从VDD降低了两个PMOS管的阈值电压，从而降低了电路的动态功耗；同时堆叠管205的存在也降低了整体电路的漏电流功耗和比较完成后的通路功耗，进一步实现了低功耗。
附图说明
图1为传统的动态比较器电路的结构示意图。
图2为本发明提出的一种低功耗的动态比较器电路在实施例中的具体电路实现图。
具体实施方式
下面结合附图和实施例，详述本发明的技术方案。
本发明提出一种低功耗的动态比较器电路，如图2所示，包括如用于提供直流偏置的偏置模块，本实施例中偏置模块采用偏置管201，偏置管201即第四NMOS管M1，第四NMOS管M1的栅极连接时钟信号CLK，其源极接地，其漏极作为偏置模块的输出端。第一NMOS管M2和第二NMOS管M3是输入管202，第一PMOS管M6和第二PMOS管M7是交叉耦合管204，第一NMOS管M2的栅极作为动态比较器电路的正向输入端连接正向输入信号Vip，其漏极连接第一PMOS管M6的漏极和第二PMOS管M7的栅极并作为动态比较器电路的负向输出端，其源极连接第二NMOS管M3的源极和偏置模块提供的直流偏置，即第四NMOS管M1的漏极连接第一NMOS管M2和第二NMOS管M3的源极；第二NMOS管M3的栅极作为动态比较器电路的负向输入端连接负向输入信号Vin，其漏极连接第二PMOS管M7的漏极和第一PMOS管M6的栅极并作为动态比较器电路的正向输出端。
本发明将复位管203接在动态比较器电路的差分输出端之间，如图2所示，复位管203包括第三NMOS管M4和第三PMOS管M5，第三PMOS管M5的栅极连接时钟信号CLK，其源极连接第三NMOS管M4的源极和动态比较器电路的负向输入端，其漏极连接第三NMOS管M4的漏极和动态比较器电路的正向输入端；第三NMOS管M4的栅极连接时钟信号CLK的反相信号CLKN。
另外，本发明还在交叉耦合管204与电源电压VDD之间设置了堆叠管205，如图2所示，堆叠管205包括二极管连接方式的第四PMOS管M8和第五PMOS管M9，第四PMOS管M8的栅漏短接并连接第一PMOS管M6的源极，第五PMOS管M9的栅漏短接并连接第二PMOS管M7的源极，第四PMOS管M8和第五PMOS管M9的源极连接电源电压VDD。
为了避免衬底偏置效应，还可以将所有NMOS管的衬底都接地GND，将所有PMOS管的衬底都连接电源电压VDD，即第一NMOS管M2、第二NMOS管M3、第三NMOS管M4和第四NMOS管M1的衬底均接地，第一PMOS管M6、第二PMOS管M7、第三PMOS管M5、第四PMOS管M8和第五PMOS管M9的衬底均连接电源电压VDD。
下面详细分析本发明的工作过程和工作原理。
当比较器处于比较阶段，即当时钟信号CLK为高电平，时钟信号的反相信号CLKN为低电平时，复位管203第三NMOS管M4和第三PMOS管M5截止；偏置管201第四NMOS管M1导通，提供一个直流偏置，此时的差分输入信号Vip和Vin为不相等的电压，因此输入管202第一NMOS管M2和第二NMOS管M3的开启状态并不相同，实现把两个不相等的电压放大为两个不相等的电流，这两个不相等的电流通过交叉耦合管204第一PMOS管M6的漏极和第二PMOS管M7以及堆叠管205第四PMOS管M8和第五PMOS管M9形成正反馈，用于扩大差值并将电流转化为电压产生差分输出信号Vop和Von，使得差分输入信号Vip和Vin的比较结果体现在比较器输出的差分输出信号Von和Vop上。
当比较器处于复位阶段，即当时钟信号CLK为低电平，处于时钟信号的反相信号CLKN为高电平时，偏置管201第四NMOS管M1截止；复位管203第三NMOS管M4和第三PMOS管M5导通；当输出信号Von为低电位，输出信号Vop为高电位时，电源电压VDD通过导通的第五PMOS管M9、导通的第二PMOS管M7以及导通的复位管203对输出信号Von进行充电，使得Vop和Von均充电至高电位，使得在比较器进行每次比较前的初始状态都一致。但因为堆叠管205及交叉耦合管204的存在，输出信号Vop和Von并不会直接充电至电源电压VDD，而是充电至比电源电压VDD要小两个PMOS管阈值电压的大小，以此达到降低功耗的目的。
在比较阶段，假设输入信号Vip的输入电平高于输入信号Vin的输入电平，二者的电压差将会体现在第一NMOS管M2的开启状态与第二NMOS管M3的开启状态上，通过第一NMOS管M2的电流将大于流过第二NMOS管M3的电流，动态放大器两个输出节点Von和Vop的电容放电速度因此也有差别，具体体现在Von节点的电容放电速度大于Vop节点的电容放电速度，使得Von的电压下降的比Vop快，因此第二PMOS管M7比第一PMOS管M6先一步开启，而第五PMOS管M9和第二PMOS管M7的导通使得Vop的电压迅速拉高，从而关断第一PMOS管M6，如此形成正反馈，Von的电压最终拉低至地电平GND，Vop的电压最终拉高至VDD-VTH。其中VTH为比较器电路中PMOS管的阈值电压。
在复位阶段，若上述比较器比较阶段时的假设条件成立，即上一次比较器的比较结果为Von电位为地电位GND，Vop电位为VDD-2VTH。则偏置管201第四NMOS管M1截止，复位管203第三NMOS管M4和第三PMOS管M5导通，使得比较器输出端Von和Vop连接到一起，使得Von处的电容逐渐充电至与Vop相等的电压，而因为交叉耦合管204第一PMOS管M6和第二PMOS管M7以及堆叠管205第四PMOS管M8和第五PMOS管M9的存在，使得Von和Vop的电压最终稳定在VDD-2VTH。
可见，本发明利用二极管连接方式的PMOS管构成堆叠管5，并结合复位管203共同作用，使得比较器处于复位阶段时能够降低比较器输出电平Von和Vop的充电电压，达到降低动态功耗的目的；同时也通过增加整条路径的电阻值来达到降低漏电流功耗的目的。而且，在比较器的比较阶段，比较完成之后能够形成一个稳定的通路，因此利用堆叠管5降低了电流，从而降低了功耗。
在上述实例中，利用本发明提出的动态比较器能有效地将其在比较和复位阶段时的充放电电压由VDD降低至VDD-2VTH，功耗降低至0.5C(VDD-2VTH)2，相比传统比较器充放电的功耗0.5VDD2，可以看出本发明较为显著地降低了整体比较器的功耗。
一些实施例中为了适应电源电压比较低的情况，还可以在第一PMOS管M6漏极和源极之间设置第一开关，在第二PMOS管M7漏极和源极之间设置第二开关，当时钟信号CLK为低电平时控制第一开关和第二开关闭合，使得输出信号Vop和Von充电至比电源电压VDD要小一个PMOS管阈值电压的大小，即本实施例中能够将动态比较器在比较和复位阶段时的充放电电压由传统比较器的VDD降低至VDD-VTH，功耗降低至0.5C(VDD-VTH)2。
综上所述，本发明将输入管202的信号输出端连接于交叉耦合管204的输出端，复位管203连接于输入管201的输出端与交叉耦合管204的输出端之间，输入管201的信号输出端、复位管203的两端以及交叉耦合管204的输出端连接处即为本发明提出的动态比较器的输出端，产生输入电压的比较结果。同时，本发明增加的堆叠管205不仅降低了动态比较器在比较和复位阶段时的充放电电压，也增加了比较器电路的通路电阻，从而降低了比较器在比较完成后(仍在比较阶段，具体为比较阶段的后一段时间状态)的通路功耗。另外，本发明相对于传统比较器电路并没有增加过多的晶体管，一定程度上并未增加比较器电路的复杂度。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明的其他各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (4)

1.一种低功耗的动态比较器电路，包括偏置模块、第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管，第一NMOS管的栅极作为所述动态比较器电路的正向输入端，其漏极连接第一PMOS管的漏极和第二PMOS管的栅极并作为所述动态比较器电路的负向输出端，其源极连接第二NMOS管的源极和所述偏置模块提供的直流偏置；第二NMOS管的栅极作为所述动态比较器电路的负向输入端，其漏极连接第二PMOS管的漏极和第一PMOS管的栅极并作为所述动态比较器电路的正向输出端；
其特征在于，所述动态比较器电路还包括第三NMOS管、第三PMOS管、第四PMOS管和第五PMOS管，第三PMOS管的栅极连接时钟信号，其源极连接第三NMOS管的源极和所述动态比较器电路的负向输入端，其漏极连接第三NMOS管的漏极和所述动态比较器电路的正向输入端；第三NMOS管的栅极连接所述时钟信号的反相信号；第四PMOS管的栅漏短接并连接第一PMOS管的源极，第五PMOS管的栅漏短接并连接第二PMOS管的源极，第四PMOS管和第五PMOS管的源极连接电源电压。
2.根据权利要求1所述的低功耗的动态比较器电路，其特征在于，所述偏置模块包括第四NMOS管，第四NMOS管的栅极连接所述时钟信号，其源极接地，其漏极连接第一NMOS管和第二NMOS管的源极。
3.根据权利要求2所述的低功耗的动态比较器电路，其特征在于，第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管的衬底均接地，第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管的衬底均连接电源电压。
4.根据权利要求1-3任一项所述的低功耗的动态比较器电路，其特征在于，所述动态比较器电路还包括接在第一PMOS管漏极和源极之间的第一开关、以及接在第二PMOS管漏极和源极之间的第二开关，当所述时钟信号为低电平时控制第一开关和第二开关闭合。
CN202010868040.3A 2020-08-26 2020-08-26 一种低功耗的动态比较器电路 Pending CN112003594A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010868040.3A CN112003594A (zh) 2020-08-26 2020-08-26 一种低功耗的动态比较器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010868040.3A CN112003594A (zh) 2020-08-26 2020-08-26 一种低功耗的动态比较器电路

Publications (1)

Publication Number Publication Date
CN112003594A true CN112003594A (zh) 2020-11-27

Family

ID=73471833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010868040.3A Pending CN112003594A (zh) 2020-08-26 2020-08-26 一种低功耗的动态比较器电路

Country Status (1)

Country Link
CN (1) CN112003594A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098563A (ja) * 2008-10-17 2010-04-30 Renesas Technology Corp コンパレータ
CN101800534A (zh) * 2009-02-10 2010-08-11 奇景光电股份有限公司 电平偏移电路
KR20100120749A (ko) * 2009-05-07 2010-11-17 포항공과대학교 산학협력단 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로
CN202652172U (zh) * 2011-12-13 2013-01-02 无锡华润矽科微电子有限公司 模拟开关电路结构
CN102957405A (zh) * 2011-08-30 2013-03-06 安凯(广州)微电子技术有限公司 一种动态锁存比较器
CN106470036A (zh) * 2015-08-17 2017-03-01 鲁占朝 一种低功耗rssi数字adc电路设计

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098563A (ja) * 2008-10-17 2010-04-30 Renesas Technology Corp コンパレータ
CN101800534A (zh) * 2009-02-10 2010-08-11 奇景光电股份有限公司 电平偏移电路
KR20100120749A (ko) * 2009-05-07 2010-11-17 포항공과대학교 산학협력단 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로
CN102957405A (zh) * 2011-08-30 2013-03-06 安凯(广州)微电子技术有限公司 一种动态锁存比较器
CN202652172U (zh) * 2011-12-13 2013-01-02 无锡华润矽科微电子有限公司 模拟开关电路结构
CN106470036A (zh) * 2015-08-17 2017-03-01 鲁占朝 一种低功耗rssi数字adc电路设计

Similar Documents

Publication Publication Date Title
CN108574489B (zh) 一种比较器及逐次逼近式模拟数字转换器
CN108390556B (zh) 一种电荷泵电路
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
CN107888171A (zh) 一种高速低回踢噪声动态比较器及电路
US8786324B1 (en) Mixed voltage driving circuit
US20190115903A1 (en) High-speed low-power-consumption trigger
CN111245413B (zh) 一种高速高线性度的栅压自举开关电路
CN111934657B (zh) 一种低功耗上电复位和掉电复位电路
CN108282083B (zh) 一种混合结构电荷泵电路
CN112636729B (zh) 一种超低功耗的电源动态比较器电路
CN112910452A (zh) 一种低失调低功耗高速动态比较器及其应用
JP2011223130A (ja) 比較回路
CN112332819A (zh) 一种两阶段低功耗高速比较器
CN109586694B (zh) 一种高速低功耗的比较器电路
CN109861673B (zh) 一种电流比较器
CN109586695B (zh) 一种高速动态比较器的电路
CN113644901B (zh) 一种高速比较器电路
CN215682235U (zh) 电路和比较器
CN108880233B (zh) 一种电荷泵电路
JP4757104B2 (ja) 半導体集積回路
CN112003594A (zh) 一种低功耗的动态比较器电路
CN115412077A (zh) 一种高速低功耗的前置锁存比较器
CN114337617A (zh) 一种低功耗快速动态比较器
CN111162786B (zh) 一种消除回踢噪声的比较器
WO2018203149A1 (en) Strongarm latch comparator and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201127

WD01 Invention patent application deemed withdrawn after publication