CN114268316B - 具有预充电和提前复位输出级的比较器电路 - Google Patents
具有预充电和提前复位输出级的比较器电路 Download PDFInfo
- Publication number
- CN114268316B CN114268316B CN202010974632.3A CN202010974632A CN114268316B CN 114268316 B CN114268316 B CN 114268316B CN 202010974632 A CN202010974632 A CN 202010974632A CN 114268316 B CN114268316 B CN 114268316B
- Authority
- CN
- China
- Prior art keywords
- transistor
- nmos transistor
- output stage
- reset
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007599 discharging Methods 0.000 claims description 21
- 230000003321 amplification Effects 0.000 abstract description 15
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 15
- 230000008929 regeneration Effects 0.000 abstract description 14
- 238000011069 regeneration method Methods 0.000 abstract description 14
- 238000000034 method Methods 0.000 description 11
- 230000009471 action Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000003446 memory effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- QNXAVFXEJCPCJO-UHFFFAOYSA-N Diclosulam Chemical compound N=1N2C(OCC)=NC(F)=CC2=NC=1S(=O)(=O)NC1=C(Cl)C=CC=C1Cl QNXAVFXEJCPCJO-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
Abstract
本申请公开了一种具有预充电和提前复位输出级的比较器电路，包括：第一预充电晶体管和第二预充电晶体管，第一预充电晶体管的栅极连接预充电信号，第二预充电晶体管的栅极连接主时钟信号，预充电信号早于主时钟信号使能。在预充电阶段，电流很小，比较器会缓慢放大输入小信号从而减小噪声。经过一定时间延迟后，加大电流，使比较器在预充电基础上快速完成预放大阶段进入再生阶段。由于有大电流，可以以较快的速度完成再生阶段。由于预充电时间已经有了一定的信号放大，之后阶段的噪声等效到输入就减小了。本发明可以同时满足高速，低功耗，低噪声。本发明前馈提前复位输出级，在不增加复位时间和不太多增加内部电容时使滞回降到了指标以内。
Description
技术领域
本发明一般涉及集成电路技术领域，特别涉及一种具有预充电和提前复位输出级的比较器电路。
背景技术
随着工艺节点以及大数据量的通信要求，模数转换器的要求也越来越高，需要在更短的时间内比较出很小的模拟信号并转化成数字1和0，与此同时对于很多种应用，不能牺牲滞回、噪声和功耗性能。几乎所有的有时钟比较器都会有以下几个阶段：预放大阶段、再生阶段和复位阶段。预放大阶段作用是放大极小的输入信号；再生阶段的作用是把预放大阶段的信号再生成1或者0变成数字信号；复位阶段的作用是把比较器清零，准备下一次比较。
StrongArm型比较器有功耗优势和电路复杂度的优势，但是缺点就是为了速度，必须要加大电流，而且是预放大和再生阶段都会同时加大电流，这样会造成预放大阶段的时间减小，噪声增加。相反，如果要减小噪声，需要比较小的电流和速度来实现，这样再生阶段的速度就白白浪费了。因此速度和噪声在这边有一个权衡。
比较器的复位阶段是对上一次比较的清零，一般需要极其快速从而节省整体比较器周期，同时不能牺牲重要的滞回性能。复位时间长，所有比较器内部节点都复位到零，这样上一次比较的记忆会被清零，就没有滞回效应，相反，复位时间太短会造成来不及清零。因此这也是一部分权衡。另外，一般如果需要实现快速清零，需要比较大的MOS管来拉到地，造成更大的寄生电容以及更大的初始噪声。
发明内容
本发明的目的在于提供一种具有预充电和提前复位输出级的比较器电路，满足高速、低功耗、低噪声。
本申请的一实施例中提供一种具有预充电和提前复位输出级的比较器电路，包括：
第一预充电晶体管和第二预充电晶体管，所述第一预充电晶体管的栅极连接预充电信号，所述第二预充电晶体管的栅极连接主时钟信号，其中，所述预充电信号早于所述主时钟信号使能；
第一输入晶体管和第二输入晶体管，所述第一输入晶体管的栅极连接第一输入信号，所述第二输入晶体管的栅极连接第二输入信号，所述第一输入晶体管的源极、所述第二输入晶体管的源极、所述第一预充电晶体管的漏极和所述第二预充电晶体管的漏极相连；
驱动单元，所述驱动单元分别连接所述第一输入晶体管和所述第二输入晶体管的漏极并用于放大所述第一输入信号和所述第二输入信号的差值；
输出级，所述输出级与所述驱动单元分别连接于第一节点和第二节点并用于将所述放大的信号输出；
第一短接单元，所述第一短接单元连接所述驱动单元并根据所述预充电信号将所述驱动单元短接；
第二短接单元，所述第二短接单元连接所述输出级并用根据所述主时钟信号将所述输出级短接；
第一反相器，所述第一反相器的输入端连接所述第一节点；
第二反相器，所述第二反相器的输入端连接所述第二节点；
第一复位单元，所述第一复位单元连接所述第一反相器的输出端并连接反相的主时钟信号，用于上拉所述第一反相器的输出端；
第二复位单元，所述第二复位单元连接所述第二反相器的输出端并连接反相的主时钟信号，用于上拉所述第二反相器的输出端。
在一优选例中，所述驱动单元包括：第一驱动PMOS晶体管和第二驱动PMOS晶体管，所述第一驱动PMOS晶体管的源极连接所述第一输入晶体管的漏极，所述第二驱动PMOS晶体管的源极连接所述第二输入晶体管的漏极。
在一优选例中，所述第一短接单元包括：第一短接NMOS晶体管，所述第一短接NMOS晶体管的源极连接所述第一驱动PMOS晶体管的源极，漏极连接所述第二驱动PMOS晶体管的源极，栅极连接所述预充电信号。
在一优选例中，还包括：第一放电NMOS晶体管和第二放电NMOS晶体管，所述第一放电NMOS晶体管的栅极连接所述预充电信号，源极接地，漏极与所述第一短接NMOS晶体管的源极、所述第一驱动PMOS晶体管的源极相连；所述第二放电NMOS晶体管的栅极连接所述预充电信号，源极接地，漏极与所述第一短接NMOS晶体管的漏极、所述第一驱动PMOS晶体管的漏极相连。
在一优选例中，所述输出级包括：第一输出级NMOS晶体管和第二输出级NMOS晶体管，所述第一输出级NMOS晶体管的漏极、所述第一驱动PMOS晶体管的漏极、所述第二驱动PMOS晶体管的栅极和所述第二输出级NMOS晶体管的栅极相连于所述第一节点，所述第二输出级NMOS晶体管的漏极、所述第二驱动PMOS晶体管的漏极、所述第一驱动PMOS晶体管的栅极和所述第一输出级NMOS晶体管的栅极相连于所述第二节点。
在一优选例中，所述第二短接单元包括：第二短接NMOS晶体管，所述第二短接NMOS晶体管的源极连接所述第一输出级NMOS晶体管的漏极，漏极连接所述第二输出级NMOS晶体管的漏极，栅极连接所述主时钟信号。
在一优选例中，还包括：第三放电NMOS晶体管和第四放电NMOS晶体管，所述第三放电NMOS晶体管的栅极连接所述主时钟信号，源极接地，漏极与所述第二短接NMOS晶体管的源极、所述第一输出级NMOS晶体管的漏极相连；所述第四放电NMOS晶体管的栅极连接所述主时钟信号，源极接地，漏极与所述第二短接NMOS晶体管的漏极、所述第二输出级NMOS晶体管的漏极相连。
在一优选例中，所述第一复位单元包括：第一复位晶体管，所述第一复位晶体管的漏极连接所述第一反相器的输出端，栅极连接反相的主时钟信号。
在一优选例中，所述第二复位单元包括：第二复位晶体管，所述第二复位晶体管的漏极连接所述第一反相器的输出端，栅极连接反相的主时钟信号。
在一优选例中，所述第一预充电晶体管和所述第二预充电晶体管是PMOS晶体管。
相对于现有技术，本发明具有以下有益效果：
本发明的技术方案在预充电阶段，电流很小，比较器的会缓慢放大输入小信号从而减小噪声，并且，没有造成额外的速度延迟。等经过一定量的时间延迟后，加大电流，使得比较器会在预充电的基础上快速完成预放大阶段进入再生阶段。由于有大电流，可以以较快的速度完成再生阶段。由于预充电时间已经有了一定的信号放大，之后阶段的噪声等效到输入就减小了。所以本发明的比较器电路可以同时满足高速，低功耗，低噪声。
此外，本发明的技术方案可以前馈提前复位输出级，这些措施在不增加复位时间和不太多增加内部电容的时候使滞回降到了指标以内。
本说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本说明书上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。
附图说明
参考以下附图描述本申请的非限制性和非穷举性实施例，其中除非另有说明，否则相同的附图标记在各个附图中指代相同的部分。
图1示出了本发明一实施例中具有预充电和提前复位输出级的比较器电路的示意图。
图2示出了本发明一实施例中具有预充电和提前复位输出级的比较器电路工作的时序图。
具体实施方式
现在将描述本申请的各个方面和示例。以下描述提供了用于彻底理解和实现这些示例的描述的具体细节。然而，本领域技术人员将理解，可以在没有许多这些细节的情况下实践本申请。
另外，可能未详细示出或描述一些众所周知的结构或功能，以便简明扼要并避免不必要地模糊相关描述。
在下面给出的描述中使用的术语旨在以其最广泛的合理方式解释，即使它与本申请的某些特定示例的详细描述一起使用。以下甚至可以强调某些术语，然而，任何旨在以任何受限制的方式解释的术语将在本详细描述部分中明确且具体地定义。
本发明的部分创新在于：
本发明的解决方案是使用两个相位的使能时钟信号，一个时钟信号先打开一个很小的电流预充电，在预充电阶段，电流很小，比较器的会缓慢放大输入小信号从而减小噪声。由于这段时间是低噪声比较器不可避免的，所以并没有额外造成速度延迟。等经过一定量的时间延迟后，主时钟打开加大电流，这时候比较器会在预充电的基础上快速完成预放大阶段进入再生阶段。再生阶段由于有大电流，可以以较快的速度完成再生阶段。由于预充电时间已经有了一定的信号放大，之后阶段的噪声等效到输入就减小了。所以这个架构可以同时满足高速，低功耗，低噪声。
本发明的解决方案是复位信号复位比较器时候也前馈提前复位输出级。从实际效果看，这些措施在不增加复位时间和不太多增加内部电容的时候使滞回降到了指标以内。
本申请的一实施例中提供一种具有预充电和提前复位输出级的比较器电路，图1示出了具有预充电和提前复位输出级的比较器电路的示意图，该比较器电路包括：第一预充电晶体管MP0、第二预充电晶体管MP1、第一输入晶体管MIP、第二输入晶体管MIN、驱动单元10、输出级20、第一短接单元50、第二短接单元60、第一反相器30、第二反相器40、第一复位单元70、第二复位单元80。
其中，所述第一预充电晶体管MP0的栅极连接预充电信号ENBP，所述第二预充电晶体管MP1的栅极连接主时钟信号ENB，其中，所述预充电信号ENBP早于所述主时钟信号ENB使能。在一实施例中，所述第一预充电晶体管MP0和所述第二预充电晶体管MP1是PMOS晶体管。
所述第一输入晶体管MIP的栅极连接第一输入信号(图中未示出)，所述第二输入晶体管MIN的栅极连接第二输入信号(图中未示出)，所述第一输入晶体管MIP的源极、所述第二输入晶体管MIN的源极、所述第一预充电晶体管MP0的漏极和所述第二预充电晶体管MP1的漏极相连。在一实施例中，所述第一输入晶体管MIP和所述第二输入晶体管MIN是PMOS晶体管。
所述驱动单元10分别连接所述第一输入晶体管MIP的漏极和所述第二输入晶体管MIN的漏极并用于放大所述第一输入信号和所述第二输入信号的差值。所述输出级20与所述驱动单元10分别连接于第一节点S1和第二节点S2并用于将所述放大的信号输出.
所述第一短接单元50连接所述驱动单元10并根据所述预充电信号ENBP将所述驱动单元10短接，所述第二短接单元60连接所述输出级20并用根据所述主时钟信号ENB将所述输出级20短接。
所述第一反相器30的输入端连接所述第一节点S1，所述第二反相器40的输入端连接所述第二节点S2。所述第一复位单元70包括：第一复位晶体管，所述第一复位晶体管MP4的漏极连接所述第一反相器30的输出端，栅极连接反相的主时钟信号EN。所述第二复位单元80包括：第二复位晶体管MP5，所述第二复位晶体管80的漏极连接所述第二反相器40的输出端，栅极连接所述反相的主时钟信号EN。在一实施例中，所述第一复位晶体管70和所述第二复位晶体管80是PMOS晶体管。
本实施例中复位单元采用PMOS晶体管，但是本领域技术人员应当理解，在本发明的其他实施例中，复位单元还可以采用其他的结构，只要可以上拉所述反相器的输出端，此亦在本发明保护的思想范围之内。
在一实施例中，所述驱动单元10包括：第一驱动PMOS晶体管MP2和第二驱动PMOS晶体管MP3，所述第一驱动PMOS晶体管MP2的源极连接所述第一输入晶体管MIP的漏极，所述第二驱动PMOS晶体管MP3的源极连接所述第二输入晶体管MIN漏极。
在一实施例中，所述第一短接单元50包括：第一短接NMOS晶体管MN2，所述第一短接NMOS晶体管MN2的源极连接所述第一驱动PMOS晶体管MP2的源极，漏极连接所述第二驱动PMOS晶体管MP3的源极，栅极连接所述预充电信号ENBP。
本实施例中短接元采用NMOS晶体管，但是本领域技术人员应当理解，在本发明的其他实施例中，短接单元还可以采用其他的结构，只要可以将驱动晶体管的源极短路即可，此亦在本发明保护的思想范围之内。
在一实施例中，所述比较器电路还包括：第一放电NMOS晶体管MN4和第二放电NMOS晶体管MN5，所述第一放电NMOS晶体管MN4的栅极连接所述预充电信号ENBP，源极接地，漏极与所述第一短接NMOS晶体管MN2的源极、所述第一驱动PMOS晶体管MP2的源极相连；所述第二放电NMOS晶体管MN5的栅极连接所述预充电信号ENBP，源极接地，漏极与所述第一短接NMOS晶体管MN2的漏极、所述第一驱动PMOS晶体管MP2的漏极相连。
在一实施例中，所述输出级20包括：第一输出级NMOS晶体管MN0和第二输出级NMOS晶体管MN1，所述第一输出级NMOS晶体管MN0的漏极、所述第一驱动PMOS晶体管MP2的漏极、所述第二驱动PMOS晶体管MP3的栅极和所述第二输出级NMOS晶体管MN1的栅极相连于第一节点S1，所述第二输出级NMOS晶体管MN1的漏极、所述第二驱动PMOS晶体管MP3的漏极、所述第一驱动PMOS晶体管MP2的栅极和所述第一输出级NMOS晶体管MN0的栅极相连于所述第二节点S2。
在一实施例中，所述第二短接单元60包括：第二短接NMOS晶体管MN3，所述第二短接NMOS晶体管MN3的源极连接所述第一输出级NMOS晶体管MN0的源极，漏极连接所述第二输出级NMOS晶体管MN1的漏极，栅极连接所述主时钟信号ENB。
在一实施例中，所述比较器电路还包括：第三放电NMOS晶体管MN6和第四放电NMOS晶体管MN7，所述第三放电NMOS晶体管MN6的栅极连接所述主时钟信号ENB，源极接地，漏极与所述第二短接NMOS晶体管MN3的源极、所述第一输出级NMOS晶体管MN0的漏极相连；所述第四放电NMOS晶体管MN7的栅极连接所述主时钟信号ENB，源极接地，漏极与所述第二短接NMOS晶体管MN3的漏极、所述第二输出级NMOS晶体管MN1的漏极相连。
在一实施例中，第一反相器30包括PMOS晶体管MP6和NMOS晶体管MN8。在一实施例中，所述比较器电路还包括第三反相器，所述第三反相器的输入端连接第一反相器30的输出端，输出端构成所述比较器的正向输出端，第三反相器包括PMOS晶体管MP8和NMOS晶体管MN10。
在一实施例中，第二反相器40包括PMOS晶体管MP7和NMOS晶体管MN10。在一实施例中，所述比较器电路还包括第四反相器，所述第四反相器的输入端连接第二反相器40输出端，输出端构成所述比较器的负向输出端，第四反相器包括PMOS晶体管MP9和NMOS晶体管MN11。
如图1所示的是比较器的架构中，MP0和MP1分别被预充电信号和主时钟信号来控制。MN2和MN3是短路MOS晶体管，用来减少滞回和记忆效应。MP4和MP5用来实现前馈提前复位，以减小输出耦合到内部的记忆效应。
图2中示出了预充电信号ENBP和主时钟信号ENB的时序图，反相的主时钟信号EN与主时钟信号ENB是一对反相的时钟信号，图中未示出。本发明中，预充电信号ENBP早于主时钟信号ENB达到低电平，使得预充电晶体管MP0早于MP1导通，使得比较器以很小的电流进行预充电。本发明的技术方案在预充电阶段，电流很小，比较器的会缓慢放大输入小信号从而减小噪声，并且，没有造成额外的速度延迟。
等经过一定量的时间延迟后，时钟信号ENB达到低电平，使得晶体管MP1导通，从而加大电流，使得比较器会在预充电的基础上快速完成预放大阶段进入再生阶段。由于有大电流，驱动晶体管MP2、MP3可以以较快的速度完成再生阶段。由于预充电时间已经有了一定的信号放大，之后阶段的噪声等效到输入就减小了。所以本发明的比较器电路可以同时满足高速，低功耗，低噪声。
等经过一定量的时间后，预充电信号ENBP达到高电平，此时比较器完成比较、放大、再生，需要将驱动晶体管复位清零。此时，短接晶体管MN2导通，放电晶体管MN4、MN5导通，短接晶体管MN2使得驱动晶体管MP2、MP3的源极短接，从而使得驱动晶体管快速清零。
等经过一定量的时间后，主时钟信号ENB达到高电平，此时，输出级已经放大后的结果，需要将输出级复位清零，此时，短接晶体管MN3导通，放电晶体管MN6、MN7导通，短接晶体管MN3使得输出级晶体管MN0、MN1的漏极短接，从而使得输出级晶体管快速清零。此外，反相的主时钟信号EN达到低电平，使得复位晶体管MP4、MP5导通，从而将第一反相器30和第二反相器40的输出端拉到高电平，本发明的技术方案可以前馈提前复位输出级，这些措施在不增加复位时间和不太多增加内部电容的时候使滞回降到了指标以内。
需要说明的是，本发明的比较器电路可以采用半导体CMOS工艺制成，电路中的PMOS晶体管或NMOS晶体管的电流的大小与晶体管的尺寸、电路电压等因素有关。例如，在预充电阶段，需要很小的电路电流，此时，预充电晶体管MP0、MP1应当采用较小的晶体管尺寸，而在信号放大和再生阶段，需要较大的电路电流，此时，输入晶体管MIP、MIN，驱动晶体管MP2、MP3应当采用较大的晶体管尺寸。
需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
在本说明书提及的所有文献都被认为是整体性地包括在本申请的公开内容中，以便在必要时可以作为修改的依据。此外应理解，以上所述仅为本说明书的较佳实施例而已，并非用于限定本说明书的保护范围。凡在本说明书一个或多个实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例的保护范围之内。
在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
Claims (10)
1.一种具有预充电和提前复位输出级的比较器电路，其特征在于，包括：
第一预充电晶体管和第二预充电晶体管，所述第一预充电晶体管的栅极连接预充电信号，所述第二预充电晶体管的栅极连接主时钟信号，其中，所述预充电信号早于所述主时钟信号使能；
第一输入晶体管和第二输入晶体管，所述第一输入晶体管的栅极连接第一输入信号，所述第二输入晶体管的栅极连接第二输入信号，所述第一输入晶体管的源极、所述第二输入晶体管的源极、所述第一预充电晶体管的漏极和所述第二预充电晶体管的漏极相连；
驱动单元，所述驱动单元分别连接所述第一输入晶体管和所述第二输入晶体管的漏极并用于放大所述第一输入信号和所述第二输入信号的差值；
输出级，所述输出级与所述驱动单元分别连接于第一节点和第二节点并用于将放大的信号输出；
第一短接单元，所述第一短接单元连接所述驱动单元并根据所述预充电信号将所述驱动单元短接；
第二短接单元，所述第二短接单元连接所述输出级并用根据所述主时钟信号将所述输出级短接；
第一反相器，所述第一反相器的输入端连接所述第一节点；
第二反相器，所述第二反相器的输入端连接所述第二节点；
第一复位单元，所述第一复位单元连接所述第一反相器的输出端并连接反相的主时钟信号，用于上拉所述第一反相器的输出端；
第二复位单元，所述第二复位单元连接所述第二反相器的输出端并连接反相的主时钟信号，用于上拉所述第二反相器的输出端。
2.根据权利要求1所述的具有预充电和提前复位输出级的比较器电路，其特征在于，所述驱动单元包括：第一驱动PMOS晶体管和第二驱动PMOS晶体管，所述第一驱动PMOS晶体管的源极连接所述第一输入晶体管的漏极，所述第二驱动PMOS晶体管的源极连接所述第二输入晶体管的漏极。
3.根据权利要求2所述的具有预充电和提前复位输出级的比较器电路，其特征在于，所述第一短接单元包括：第一短接NMOS晶体管，所述第一短接NMOS晶体管的源极连接所述第一驱动PMOS晶体管的源极，所述第一短接NMOS晶体管的漏极连接所述第二驱动PMOS晶体管的源极，所述第一短接NMOS晶体管的栅极连接所述预充电信号。
4.根据权利要求3所述的具有预充电和提前复位输出级的比较器电路，其特征在于，还包括：第一放电NMOS晶体管和第二放电NMOS晶体管，所述第一放电NMOS晶体管的栅极连接所述预充电信号，所述第一放电NMOS晶体管的源极接地，所述第一放电NMOS晶体管的漏极与所述第一短接NMOS晶体管的源极、所述第一驱动PMOS晶体管的源极相连；所述第二放电NMOS晶体管的栅极连接所述预充电信号，所述第二放电NMOS晶体管的源极接地，所述第二放电NMOS晶体管的漏极与所述第一短接NMOS晶体管的漏极、所述第一驱动PMOS晶体管的漏极相连。
5.根据权利要求2所述的具有预充电和提前复位输出级的比较器电路，其特征在于，所述输出级包括：第一输出级NMOS晶体管和第二输出级NMOS晶体管，所述第一输出级NMOS晶体管的漏极、所述第一驱动PMOS晶体管的漏极、所述第二驱动PMOS晶体管的栅极和所述第二输出级NMOS晶体管的栅极相连于所述第一节点，所述第二输出级NMOS晶体管的漏极、所述第二驱动PMOS晶体管的漏极、所述第一驱动PMOS晶体管的栅极和所述第一输出级NMOS晶体管的栅极相连于所述第二节点。
6.根据权利要求5所述的具有预充电和提前复位输出级的比较器电路，其特征在于，所述第二短接单元包括：第二短接NMOS晶体管，所述第二短接NMOS晶体管的源极连接所述第一输出级NMOS晶体管的漏极，所述第二短接NMOS晶体管的漏极连接所述第二输出级NMOS晶体管的漏极，所述第二短接NMOS晶体管的栅极连接所述主时钟信号。
7.根据权利要求6所述的具有预充电和提前复位输出级的比较器电路，其特征在于，还包括：第三放电NMOS晶体管和第四放电NMOS晶体管，所述第三放电NMOS晶体管的栅极连接所述主时钟信号，所述第三放电NMOS晶体管的源极接地，所述第三放电NMOS晶体管的漏极与所述第二短接NMOS晶体管的源极、所述第一输出级NMOS晶体管的漏极相连；所述第四放电NMOS晶体管的栅极连接所述主时钟信号，所述第四放电NMOS晶体管的源极接地，所述第四放电NMOS晶体管的漏极与所述第二短接NMOS晶体管的漏极、所述第二输出级NMOS晶体管的漏极相连。
8.根据权利要求1所述的具有预充电和提前复位输出级的比较器电路，其特征在于，所述第一复位单元包括：第一复位晶体管，所述第一复位晶体管的漏极连接所述第一反相器的输出端，所述第一复位晶体管的栅极连接反相的主时钟信号。
9.根据权利要求1所述的具有预充电和提前复位输出级的比较器电路，其特征在于，所述第二复位单元包括：第二复位晶体管，所述第二复位晶体管的漏极连接所述第二反相器的输出端，所述第二复位晶体管的栅极连接反相的主时钟信号。
10.根据权利要求1所述的具有预充电和提前复位输出级的比较器电路，其特征在于，所述第一预充电晶体管和所述第二预充电晶体管是PMOS晶体管。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010974632.3A CN114268316B (zh) | 2020-09-16 | 2020-09-16 | 具有预充电和提前复位输出级的比较器电路 |
| PCT/CN2021/111549 WO2022057513A1 (zh) | 2020-09-16 | 2021-08-09 | 具有预充电和提前复位输出级的比较器电路 |
| US18/245,497 US11811414B1 (en) | 2020-09-16 | 2021-08-09 | Comparator circuit having pre-charging and early reset output stage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010974632.3A CN114268316B (zh) | 2020-09-16 | 2020-09-16 | 具有预充电和提前复位输出级的比较器电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114268316A CN114268316A (zh) | 2022-04-01 |
| CN114268316B true CN114268316B (zh) | 2022-09-23 |
Family
ID=80777494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010974632.3A Active CN114268316B (zh) | 2020-09-16 | 2020-09-16 | 具有预充电和提前复位输出级的比较器电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11811414B1 (zh) |
| CN (1) | CN114268316B (zh) |
| WO (1) | WO2022057513A1 (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102571093A (zh) * | 2010-12-23 | 2012-07-11 | 无锡华润上华半导体有限公司 | 比较器及a/d转换器 |
| CN108832916A (zh) * | 2018-06-22 | 2018-11-16 | 安徽传矽微电子有限公司 | 一种低动态失调的高速低功耗比较器电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5942798B2 (ja) * | 2012-11-12 | 2016-06-29 | 富士通株式会社 | 比較回路およびａ／ｄ変換回路 |
| KR102037686B1 (ko) | 2013-04-17 | 2019-10-31 | 에스케이하이닉스 주식회사 | 차동 증폭기 회로 |
| CN105680834B (zh) * | 2016-01-11 | 2018-10-12 | 中国科学技术大学先进技术研究院 | 一种高速低功耗的动态比较器 |
| CN105763192B (zh) | 2016-02-01 | 2019-06-25 | 东南大学 | 一种适用于高速模数转换器的低延时比较器 |
| CN107888171A (zh) | 2017-11-16 | 2018-04-06 | 上海北京大学微电子研究院 | 一种高速低回踢噪声动态比较器及电路 |
| US10823765B2 (en) * | 2018-03-08 | 2020-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low power comparator and self-regulated device |
| KR20200046345A (ko) | 2018-10-24 | 2020-05-07 | 에스케이하이닉스 주식회사 | 감지 증폭기와 래치를 구비한 반도체 집적 회로 |
| EP3672077B1 (en) * | 2018-12-19 | 2022-07-27 | Socionext Inc. | Comparator circuitry |
| US20200244256A1 (en) * | 2019-01-29 | 2020-07-30 | Julian Jenkins | Low-Power Sense Amplifier |
| US11777482B2 (en) * | 2021-05-24 | 2023-10-03 | Mediatek Inc. | Gain-boosted comparator |
-
2020
- 2020-09-16 CN CN202010974632.3A patent/CN114268316B/zh active Active
-
2021
- 2021-08-09 US US18/245,497 patent/US11811414B1/en active Active
- 2021-08-09 WO PCT/CN2021/111549 patent/WO2022057513A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102571093A (zh) * | 2010-12-23 | 2012-07-11 | 无锡华润上华半导体有限公司 | 比较器及a/d转换器 |
| CN108832916A (zh) * | 2018-06-22 | 2018-11-16 | 安徽传矽微电子有限公司 | 一种低动态失调的高速低功耗比较器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11811414B1 (en) | 2023-11-07 |
| US20230344420A1 (en) | 2023-10-26 |
| CN114268316A (zh) | 2022-04-01 |
| WO2022057513A1 (zh) | 2022-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107944099B (zh) | 一种高速高精度比较器电路设计 | |
| CN108574489B (zh) | 一种比较器及逐次逼近式模拟数字转换器 | |
| CN102647189B (zh) | 动态比较器 | |
| JP5334366B2 (ja) | 半導体集積回路 | |
| CN108390556B (zh) | 一种电荷泵电路 | |
| CN110622417B (zh) | 比较电路 | |
| CN111200402A (zh) | 一种能够提升增益的高线性度动态残差放大器电路 | |
| CN114520650A (zh) | 适用于sar adc的低噪声二级动态比较器 | |
| CN112653433A (zh) | 一种混合双尾动态锁存比较器 | |
| CN108282083B (zh) | 一种混合结构电荷泵电路 | |
| US20170063361A1 (en) | High-Speed Clocked Comparators | |
| CN114257222A (zh) | 一种单时钟控制高速比较器电路 | |
| JP2007329518A (ja) | チョッパ型コンパレータ | |
| CN114268316B (zh) | 具有预充电和提前复位输出级的比较器电路 | |
| CN113872574A (zh) | 一种应用于高速模数转换器的高速比较器 | |
| CN111313871B (zh) | 动态预放大电路和动态比较器 | |
| Dubey et al. | Design and Performance of High-speed Low-Offset CMOS Double-Tail Dynamic Comparators using Offset Control scheme | |
| CN112187226A (zh) | 一种低压低功耗的动态比较器 | |
| CN110601695B (zh) | 一种高精度动态比较器 | |
| CN115412077A (zh) | 一种高速低功耗的前置锁存比较器 | |
| CN115051694A (zh) | 一种动态比较器及芯片 | |
| US6356148B1 (en) | Systems and methods for enhancing charge transfer amplifier gain | |
| CN103795379B (zh) | 一种基于误差自消除技术的动态比较器 | |
| US20230163777A1 (en) | Comparator and analog to digital converter | |
| CN116418325A (zh) | 高速低功耗比较器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Room 103, No. 6, Lane 60, Naxian Road, China (Shanghai) Pilot Free Trade Zone, Pudong New Area, Shanghai, 201210 Applicant after: Jiyiwei Semiconductor (Shanghai) Co., Ltd. Address before: 310012 block H1, 14 / F, building a, Paradise Software Park, No. 3, xidoumen Road, Xihu District, Hangzhou, Zhejiang Province (self declaration) Applicant before: Hangzhou jiyiwei Semiconductor Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |