CN116781048B - 模拟域自校准高精度比较器及自校准方法 - Google Patents

模拟域自校准高精度比较器及自校准方法 Download PDF

Info

Publication number
CN116781048B
CN116781048B CN202311068914.7A CN202311068914A CN116781048B CN 116781048 B CN116781048 B CN 116781048B CN 202311068914 A CN202311068914 A CN 202311068914A CN 116781048 B CN116781048 B CN 116781048B
Authority
CN
China
Prior art keywords
input
tube
gate
voltage
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311068914.7A
Other languages
English (en)
Other versions
CN116781048A (zh
Inventor
倪静静
庄志伟
张军
费俊驰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Indie Microelectronics Technology Co Ltd
Original Assignee
Wuxi Indie Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Indie Microelectronics Technology Co Ltd filed Critical Wuxi Indie Microelectronics Technology Co Ltd
Priority to CN202311068914.7A priority Critical patent/CN116781048B/zh
Publication of CN116781048A publication Critical patent/CN116781048A/zh
Application granted granted Critical
Publication of CN116781048B publication Critical patent/CN116781048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及一种模拟域自校准高精度比较器及自校准方法，其包括：比较器本体，包括动态锁存比较器，其中，动态锁存比较器的第一级结构包括差分输入对管，通过动态锁存比较器的第二级结构至少得到比较输出值Voutp；失调电压校准电路，用于对比较器本体内的动态锁存比较器进行失调电压校准，其中，在失调电压校准时，依照所述衬底电压变化趋势持续调控输入管M2的衬底电压，直至使得所述比较输出值Voutp的电压状态翻转。本发明可对动态锁存比较器实现高精度的实时校准，降低校准的复杂性。

Description

模拟域自校准高精度比较器及自校准方法
技术领域
本发明涉及一种比较器及校准方法，尤其是一种模拟域自校准高精度比较器及自校准方法。
背景技术
比较器广泛地应用于许多系统电路中，比如模数转换器。应用领域的拓展也对比较器的性能提出了较高的要求，比如逐次逼近模数转换器（successive approximationanalog-to-digital converter，SAR ADC）中需要高速、低噪声的高精度比较器。
对作为高精度比较器的动态锁存比较器，一般包含两级结构，其中，第一级结构中至少包括差分输入对管，差分输入对管包括两个输入管，一个输入管的栅极端作为负输入端，另一个输入管的栅极端作为正输入端。
动态锁存比较器的工作过程可分为两个阶段：复位阶段和比较阶段，动态锁存比较器的优点是速度快，而且功耗低，但是动态锁存比较器中晶体管的失配会导致失调电压的产生，从而影响动态锁存比较器整体的性能，因此，需要对动态锁存比较器的失调电压进行校准。
目前，对动态锁存比较器进行失调电压校准时，校准方式可包括前台校准以及后台校准，其中，
前台校准，具体是指在动态锁存比较器实际应用前，先假定工作条件对失调电压进行校准，将得到的结果作为实际工作时校准失调的参考，也即在动态锁存比较器应用于工作电路中前，在预设温度和预设电压下进行失调电压的校准，并将所得的数据存储在芯片内，以便动态锁存比较器实际应用时可以调取已知校准数据控制输入管的工作状态，以此对动态锁存比较器的失调电压进行校准。
但动态锁存比较器实际应用时，动态锁存比较器的工作温度与工作电压可能会发生变化，会导致前台校准的数据不再适用。此外，但是前台校准时还有其他的局限性：首先由于需要数字信号的控制，会引入额外的数字电路部分，因此，增加整体电路的复杂性；其次改变输入管的工作状态时，如改变输入管的并联个数，则会改变输入管的尺寸，进一步会导致输入管的寄生参数发生改变。
后台校准时，不需要引入额外的数字电路，但目前的后台校准方式会导致动态锁存比较器的速度下降，还会有增加输入噪声等不好的影响，难以满足目前对高精度比较器的需求。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种模拟域自校准高精度比较器及自校准方法，其可对动态锁存比较器实现高精度的实时校准，降低校准的复杂性。
按照本发明提供的技术方案，一种模拟域自校准高精度比较器，所述比较器包括：
比较器本体，用于对输入信号Vn以及输入信号Vp比较，包括动态锁存比较器，其中，动态锁存比较器的第一级结构包括用于与输入信号Vn、输入信号Vp对应的差分输入对管，差分输入对管包括输入管M1以及输入管M2，通过动态锁存比较器的第二级结构至少得到比较输出值Voutp；
失调电压校准电路，用于对比较器本体内的动态锁存比较器进行失调电压校准，其中，
在失调电压校准时，失调电压校准电路基于比较输出值Voutp调控输入管M2的衬底电压，以使得所述输入管M2的衬底电压变化趋势与所述比较输出值Voutp的电压状态适配；
依照所述衬底电压变化趋势持续调控输入管M2的衬底电压，直至使得所述比较输出值Voutp的电压状态翻转。
还包括用于控制动态锁存比较器工作状态的时钟信号CLK以及用于配置失调电压校准电路工作状态的校准信号，其中，
时钟信号CLK处于低电平状态时，动态锁存比较器处于复位阶段；
时钟信号CLK处于高电平状态时，动态锁存比较器处于比较阶段；
校准信号处于有效状态时，失调电压校准电路对动态锁存比较器进行失调电压校准；
对动态锁存比较器进行失调电压校准时，输入管M1的栅极端与输入管M2的栅极端处于等电位状态。
所述比较器本体用于ADC电路中时，所述校准信号为ADC电路的采样信号SMP_ADC，且所述采样信号SMP_ADC为高电平有效；
所述失调电压校准电路包括开关电容电压积分器，所述开关电容电压积分器的输出端与输入管M2的衬底连接，开关电容电压积分器的输入端分别与偏置电压Vb以及比较输出值Voutp对应，其中，
输入管M1的衬底电压配置为偏置电压Vb；
失调电压校准时，输入管M2的衬底电压初始为偏置电压Vb，在采样信号SMP_ADC的有效期间，经若干时钟信号CLK的周期，失调电压校准电路调控输入管M2的衬底电压，直至比较输出值Voutp的电压状态翻转。
所述开关电容电压积分器包括运算放大器OP，其中，
所述运算放大器OP的同相端接偏置电压Vb；
运算放大器OP的反相端与开关S2的一端、开关S3的一端以及电容C2的一端连接，开关S3的另一端以及电容C2的另一端以及运算放大器OP的输出端与输入管M2的衬底连接；
开关S2的另一端与电容C1的一端以及开关S1的一端连接，开关S1的另一端接比较输出值Voutp，电容C1的另一端接地；
开关S1受时钟信号CLK1控制，开关S2受时钟信号CLK2控制，时钟信号CLK1与时钟信号CLK2为两相不交叠的时钟信号。
时钟信号CLK1以及时钟信号CLK2基于同一时钟电路生成，其中，
所述时钟电路包括用于接收时钟信号CLK的传输门A1以及第一反相器B1，其中，传输门A1的输出端接第一与非门A2的一输入端，第一反相器B1的输出端接第二与非门B2的一输入端；
第一与非门A2的输出端以及第二与非门B2的输出端与延迟电路连接，其中，所述延迟电路包括第四反相器A3、第五反相器A4、第二反相器B3以及第三反相器B4，第一与非门A2的输出端与第四反相器A3的输入端连接，第四反相器A3的输入端与第五反相器A4的输入端连接，第五反相器A4的输出端接第二与非门B2的另一输入端以及第七反相器A5的输入端连接，第二与非门B2的输出端与第二反相器B3的输入端连接，第二反相器B3的输出端与第三反相器B4的输入端连接，第三反相器B4的输出端接第一与非门A2的另一输入端以及第六反相器B5的输入端连接；
第七反相器A5的输出端接第一与门G1的一输入端，第一与门G1的另一端接采样信号SMP_ADC，第一与门G1的输出端输出时钟信号CLK1；
第六反相器B5的输出端接第二与门G2的一输入端，第二与门G2的另一端接采样信号SMP_ADC，第二与门G2的输出端输出时钟信号CLK2。
还包括用于抑制比较器本体产生回踢噪声的预放大电路，其中，
预放大电路与比较器本体的第一级结构适配连接，通过预放大电路对输入信号Vn、输入信号Vp预放大，并将输入信号Vp预放大后形成的信号Vinn加载至输入管M1的栅极端，将输入信号Vn预放大后形成的信号Vinp加载至输入管M2的栅极端。
所述预放大电路包括用于接收输入信号Vn的第七PMOS管M14以及用于接收输入信号Vp的第六PMOS管M13，其中，
输入信号Vn加载至第七PMOS管M14的栅极端，输入信号Vp加载至第六PMOS管M13的栅极端；
第六PMOS管M13的源极端、第七PMOS管M14的源极端连接至第八PMOS管M15的漏极端，第八PMOS管M15的源极端接电源VDD，第八PMOS管M15的栅极端接偏置电压VB；
第六PMOS管M13的漏极端接电阻R2的一端、电容C4的一端，电阻R2的另一端接地，电容C4的另一端与开关S5的一端以及输入管M1的栅极端连接；
第七PMOS管M14的漏极端与电阻R1的一端以及电容C3的另一端连接，电阻R1的另一端接地，电容C3的另一端接开关S4的一端以及输入管M2的栅极端连接；
开关S4的另一端以及开关S5的另一端均接共模电压Vcm，且开关S4、开关S5均受采样信号SMP_ADC控制。
输入管M1以及输入管M2均采用NMOS管；
动态锁存比较器的第一级结构还包括第一NMOS管M5、第一PMOS管M3以及第二PMOS管M4，其中，
输入管M1的源极端、输入管M2的源极端均与第一NMOS管M5的漏极端连接，第一NMOS管M5的源极端接地；
输入管M1的漏极端与第一PMOS管M3的漏极端连接，输入管M2的漏极端与第二PMOS管M4的漏极端连接，第一PMOS管M3的源极端以及第二PMOS管M4的源极端均接电源VDD；
第一PMOS管M3的栅极端、第二PMOS管M4的栅极端以及第一NMOS管M5的栅极端均接时钟信号CLK。
动态锁存比较器的第二级结构包括第四NMOS管M8以及第五NMOS管M9，其中，
第四NMOS管M8的栅极端与输入管M1的漏极端以及第一PMOS管M3的漏极端连接，第四NMOS管M8的漏极端与第二NMOS管M6的漏极端、第三PMOS管M10的漏极端、第三NMOS管M7的栅极端以及第四PMOS管M11的栅极端连接；
第五NMOS管M9的栅极端与输入管M2的漏电极以及第二PMOS管M4的漏极端连接，第五NMOS管M9的漏极端与第三NMOS管M7的漏极端、第四PMOS管M11的漏极端、第二NMOS管M6的栅极端以及第三PMOS管M10的栅极端连接；
第二NMOS管M6的源极端、第三NMOS管M7的源极端、第四NMOS管M8的源极端以及第五NMOS管M9的源极端均接地；
第三PMOS管M10的源极端、第四PMOS管M11的源极端均与第五PMOS管M12的漏极端连接，第五PMOS管M12的源极端接电源VDD，第五PMOS管M12的栅极端接反相时钟信号CLKB；
第五NMOS管M9的漏极端、第三NMOS管M7的漏极端、第四PMOS管M11的漏极端、第三PMOS管M10的栅极端以及第二NMOS管M6的栅极端相互连接，以形成动态锁存比较器的一输出端Voutp，通过输出端Voutp得到比较输出值Voutp；
第四NMOS管M8的漏极端、第二NMOS管M6的漏极端、第三PMOS管M10的漏极端、第三NMOS管M7的栅极端以及第四PMOS管M11的栅极端相互连接，以形成动态锁存器的另一输出端Voutn，通过输出端Voutn得到比较输出值Voutn，其中，比较输出值Voutn与比较输出值Voutp互为反相。
一种模拟域自校准高精度比较器的自校准方法，对上述的比较器进行失调电压自校准，其中，
失调电压自校准时，基于比较输出值Voutp调控输入管M2的衬底电压，以使得所述输入管M2的衬底电压变化趋势与所述比较输出值Voutp的电压状态适配；
依照所述衬底电压变化趋势持续调控输入管M2的衬底电压，直至使得所述比较输出值Voutp的电压状态翻转。
本发明的优点：失调电压校准电路以及预放大电路均采用模拟电路，即可实现对比较器本体实现模拟域的失调电压校准，无需引入额外的数字电路，从而降低了电路的复杂性。
对比较器本体的失调电压校准，属于后台校准，只要当采样SMP_ADC为高电平时，即进入失调电压校准模式，这也就意味着比较器可以在实际工作过程中根据实际工作条件对失调电压进行实时校准，校准结果更精确，提高了比较器的性能。
对比较器本体进行失调电压校准时，不需要增加对输入管M1以及输入管M2外围补偿器件，只改变输入管M2的衬底电压，这样可以在不影响电路性能的前提下，校准失调电压，避免现有技术中采用后台校准时会导致比较器本体的速度下降，还会有增加输入噪声等不好的影响。
附图说明
图1为本发明比较器的一种实施例电路原理图。
图2为本发明时钟电路的一种实施例电路原理图。
图3为本发明比较器的一种实施例工作时序图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为了可对动态锁存比较器实现高精度的实时校准，降低校准的复杂性，对模拟域自校准高精度比较器，本发明的一种实施例中，所述比较器包括：
比较器本体，用于对输入信号Vn以及输入信号Vp比较，包括动态锁存比较器，其中，动态锁存比较器的第一级结构包括用于与输入信号Vn、输入信号Vp对应的差分输入对管，差分输入对管包括输入管M1以及输入管M2，通过动态锁存比较器的第二级结构至少得到比较输出值Voutp；
失调电压校准电路，用于对比较器本体内的动态锁存比较器进行失调电压校准，其中，
在失调电压校准时，失调电压校准电路基于比较输出值Voutp调控输入管M2的衬底电压，以使得所述输入管M2的衬底电压变化趋势与所述比较输出值Voutp的电压状态适配；
依照所述衬底电压变化趋势持续调控输入管M2的衬底电压，直至使得所述比较输出值Voutp的电压状态翻转。
具体地，比较器本体用于对输入信号Vn以及输入信号Vp比较，输入信号Vn、输入信号Vp一般可为电压信号。为了能实现高精度的比较，本发明的一种实施例中，比较器本体基于动态锁存比较器，也即利用动态锁存比较器作为比较器本体，以提供信号比较的能力。
由上述说明可知，动态锁存比较器包括两级结构，第一级结构内包括差分输入对管，第二级结构实现锁存，其中，利用差分输入对管于输入信号Vn以及输入信号Vp对应，差分输入对管一般可包括输入管M1以及输入管M2，下面会对输入管M1、输入管M2与输入信号Vn、输入信号Vp的对应状态进行详细说明。
动态锁存比较器的第二级结构作为比较器的输出级，通过动态锁存比较器的第二级结构可得到比较输出值Voutp，通过比较输出值Voutp可表征输入信号Vn与输入信号Vp间的比较结果。由上述说明可知，动态锁存比较器在工作时会存在失调电压。
本发明的一种实施例中，通过失调电压校准电路与动态锁存比较器配合，以实现对动态锁存比较器的失调电压校准，其中，失调电压校准电路基于比较输出值Voutp调控输入管M2的衬底电压，调控输入管M2的衬底电压，具体是指基于输入管M2的衬底电压调控所述输入管M2的阈值电压，主要使得所述输入管M2的衬底电压变化趋势与所述比较输出值Voutp电压状态适配；失调电压校准过程中，依照所述衬底电压变化趋势持续调控输入管M2的衬底电压，直至使得所述比较输出值Voutp的电压状态翻转，其中，当比较输出值Voutp的电压状态翻转后即完成对动态锁存比较器的校准。
比较输出值Voutp可为高电压状态或低电压状态，具体实施时，当比较输出值Voutp为高电压状态时，调控输入管M2的衬底电压时，使得所述输入管M2的衬底电压逐渐降低，输入管M2的阈值电压随所述输入管M2的衬底电压的减小而变大，此时，输入管M2的阈值电压变化趋势呈逐渐变大趋势，在失调电压校准时，随着不断调控输入管M2的衬底电压，使得输入管M2的电流减小，经输入管M2的漏极放电变慢，随着输入管M2的衬底电压降低到一电压值后，可使得比较输出值Voutp的电压状态翻转处于低电压状态，比较器输出值Voutp为高电压状态一般可认为处于电源VDD的状态，低电压状态一般可认为处于接地状态。
当比较输出值Voutp为低电压状态时，调控输入管M2的衬底电压时，使得所述输入管M2的衬底电压逐渐升高，此时，输入管M2的阈值电压变化呈逐渐变小趋势，在失调电压校准时，随着不断调控输入管M2的衬底电压，当输入管M2的衬底电压调整到某一值时，可使得比较输出值Voutp的电压状态翻转，此时，比较输出值Voutp的电压状态翻转处于高电压状态。
本发明的一种实施例中，还包括用于控制动态锁存比较器工作状态的时钟信号CLK以及用于配置失调电压校准电路工作状态的校准信号，其中，
时钟信号CLK处于低电平状态时，动态锁存比较器处于复位阶段；
时钟信号CLK处于高电平状态时，动态锁存比较器处于比较阶段；
校准信号处于有效状态时，失调电压校准电路对动态锁存比较器进行失调电压校准；
对动态锁存比较器进行失调电压校准时，输入管M1的栅极端与输入管M2的栅极端处于等电位状态。
由上述说明可知，动态锁存比较器具有两个工作阶段：复位阶段以及比较阶段，在复位阶段，动态锁存比较器不工作，在比较阶段可实现对输入信号Vn与输入信号Vp的比较。本发明的一种实施例中，通过时钟信号CLK配置动态锁存比较器的工作状态，图3中示出了时钟信号CLK的一种实施例，时钟信号CLK的具体情况可根据需要选择，以能满足配置动态锁存比较器的工作状态为准。比较输出值Voutp翻转处于低电压状态，具体是指时钟信号CLK处于高电平状态时，比较输出值Voutp翻转并保持低电压状态。图3中，比较输出值Voutp保持低电压状态，具体是指比较输出值Vout处于0电位或在0电位附近，具体以能满足比较器所用环境中的低电压状态为准。
具体地，对依照所述衬底电压变化趋势持续调控输入管M2的衬底电压，具体是指在校准信号处于有效状态下，时钟信号CLK依次翻转处于高电平状态，也即通过时钟信号CLK不断处于高电平状态，失调电压校准电路持续调控输入管M2的衬底电压。
此外，通过校准信号控制失调电压校准电路对动态锁存比较器的失调电压校准，也即当校准信号处于有效状态时，则对动态锁存比较器进行失调电压校准，否则，不会对动态锁存比较器进行失调电压校准。
具体实施时，在失调电压校准时，则需要避免差模信号的输入，此时，可将输入管M1的栅极端与输入管M2的栅极端配置处于等电位状态，也即将输入管M1的栅极端、输入管M2的栅极端连接至同一电位，具体实施时，可通过开关组等方式实现配置输入管M1的栅极端与输入管M2的栅极端处于等电位状态。
本发明的一种实施例中，所述比较器本体用于ADC电路中时，所述校准信号为ADC电路的采样信号SMP_ADC，且所述采样信号SMP_ADC为高电平有效；
所述失调电压校准电路包括开关电容电压积分器，所述开关电容电压积分器的输出端与输入管M2的衬底连接，开关电容电压积分器的输入端分别与偏置电压Vb以及比较输出值Voutp对应，其中，
输入管M1的衬底电压配置为偏置电压Vb；
失调电压校准时，输入管M2的衬底电压初始为偏置电压Vb，在采样信号SMP_ADC的有效期间，经若干时钟信号CLK的周期，失调电压校准电路调控输入管M2的衬底电压，直至比较输出值Voutp的电压状态翻转。
由上述说明可知，比较器本体可应用于ADC电路中，具体应用于ADC电路中以及与ADC电路的连接配合可与现有相一致，此处不再赘述。当应用于ADC电路中时，采样信号SMP_ADC为高电平时，ADC电路处于采样阶段，此时，比较器本体不参与工作，可以对比较器本体内动态锁存比较器进行失调电压的校准，也即基于采样信号SMP_ADC对动态锁存比较器进行失调电压校准时，不会影响ADC电路以及动态锁存比较器的正常工作。
图1中示出了开关电容电压积分器的一种实施例，图中，所述开关电容电压积分器包括运算放大器OP，其中，
所述运算放大器OP的同相端接偏置电压Vb；
运算放大器OP的反相端与开关S2的一端、开关S3的一端以及电容C2的一端连接，开关S3的另一端以及电容C2的另一端以及运算放大器OP的输出端与输入管M2的衬底连接；
开关S2的另一端与电容C1的一端以及开关S1的一端连接，开关S1的另一端接比较输出值Voutp，电容C1的另一端接地；
开关S1受时钟信号CLK1控制，开关S2受时钟信号CLK2控制，时钟信号CLK1与时钟信号CLK2为两相不交叠的时钟信号。
具体地，偏置电压Vb一般为固定电压，此时，即将输入管M1的衬底电压固定为偏置电压Vb，偏置电压Vb一般可为1/2VDD。输入管M2的衬底与开关电容电压积分器的输出端连接。由上述说明可知，当ADC电路的采样信号SMP_ADC为高电平时，进入校准模式，失调电压校准过程中的信号时序如图3所示，图3中，Voffset即为失调电压。
具体地，假设此时失调电压为正值，由于失调电压的存在，虽然输入管M1栅极端的电压与输入管M2栅极端的电压处于等电位，但动态锁存比较器的第二级结构在时钟信号CLK为高电平时，仍然会输出不为零的比较输出值Voutp。图3中，开关S3在一个小脉冲的控制下闭合导通，运算放大器OP连接成单位增益负反馈的形式，将输入管M2的衬底电压Vc初始化为Vb后，开关S3断开。具体实施时，可根据时钟信号CLK产生控制开关S3闭合导通的小脉冲，具体生成小脉冲的方式以及过程可根据需要选择，以能控制开关S3的闭合与关断，且实现将输入管M2的衬底电压初始化为准。
本发明的一种实施例中，两相不交叠时钟中的时钟信号CLK1先为高电平，同时，时钟信号CLK2为低电平，此时，在时钟信号CLK1和时钟信号CLK2的控制下，开关S1闭合导通，开关S2关断，利用电容C1对动态锁存比较器的比较输出值Voutp进行采样。在此期间，电容C1上储存的电荷量Q1为：Q1=Voutp*C1。
当时钟信号CLK1为低电平，且时钟信号CLK2为高电平时，开关S1处于关断状态，开关S2处于闭合导通状态，电容C1以及电容C2上的电荷总量Q2可以表示为：
Q2=Vinz*C1+(Vinz-VOUT)*C2
式中，Vinz是运算放大器OP反相端的电压，VOUT是运算放大器OP的输出端电压，即输入管M2的衬底电压Vc。
由于Q1=Q2，Vinz=Vb，可以得到运算放大器OP输出电压的表达式为：
VOUT=Vb-(Voutp- Vb)*C1/C2；
由于VOUT=Vc，因此，第一个时钟周期结束后，输入管M2的衬底电压可以表示为：Vc1=Vb-(Voutp -Vb)*C1/C2，其中，Vb=Vc0，Vc0为输入管M2的衬底电压的初始值。
为了校准的精度，需要将C1/C2设置为较小的值。由于此时比较输出值Voutp大于偏置电压Vb，输入管M2的衬底电压Vc会减小一个很小的值。然后在下一个时钟周期重复上述的过程，第二个时钟周期后，输入管M2的衬底电压为：
Vc2=Vc1-(Voutp -Vb)*C1/C2；
式中，Vc2为第二个时钟周期后输入管M2的衬底电压，Vc1为第一个时钟周期后输入管M2的衬底电压。
以此类推，具体地，经过k个时钟周期后，输入管M2的衬底电压Vc的值可以表示为：
Vck=Vc(k-1)-( Voutp -Vb)*C1/C2；
式中，Vck为第k个时钟周期后输入管M2的衬底电压，Vc(k-1)为第（k-1）个时钟周期后输入管M2的衬底电压。
以比较输出值Voutp为高电压状态为例，如图3所示，经过多个时钟周期，输入管M2的衬底电压Vc呈阶梯状逐渐减小。
根据体效应的原理，MOS管的阈值电压会随着衬底电压的改变而改变，考虑体效应的阈值电压VTH的表达式为：
VTH=VTH0+γ((|2ФF+VSB|)1/2-(|2ФF|)1/2)
式中，VTH0 为衬底电压与源极电压相同时的阈值，γ为体效应系数，ФF 为衬底费米势，VSB 为源衬电压差。
从公式中可以得知，MOS管的衬底电压减小会导致所述MOS管阈值电压增大，因此，可以通过控制输入管M2的衬底电压来控制输入管M2的阈值。
MOS管处于饱和区时，漏极电流ID的表达式如下所示：
ID=1/2*μCOXW/L*(VGS-VTH)2
式中，μ为载流子迁移率，COX 为单位面积栅氧化层电容，W/L为导电沟道的宽长比，VGS为MOS管的栅源电压。
从公式可知，漏极电流ID会随阈值电压的增大而减小，因此，可以通过控制输入管M2的阈值来控制输入管M2的电流，即控制输入管M2漏极放电的速度。失调电压校准电路使输入管M2的衬底电压逐渐减小时，输入管M2的阈值电压随衬底电压的减小而变大，这使得输入管M2的电流减小，漏极放电变慢。如图3所示，当输入管M2的衬底电压Vc下降到某一值时，动态锁存比较器的比较输出值Voutp翻转为低电压，此时，对动态锁存比较器的失调电压的校准完成。具体实施时，输入管M2的衬底电压Vc下降后的电压值，可由上述提到的时钟周期确定。
具体实施时，当比较输出值Voutp为低电压状态，具体调控输入管M2的衬底电压Vc，直至比较输出值Voutp翻转的具体过程可参考上述比较输出值Voutp为高电压状态的过程说明，此处不再赘述。
本发明的一种实施例中，时钟信号CLK1以及时钟信号CLK2基于同一时钟电路生成，其中，
所述时钟电路包括用于接收时钟信号CLK的传输门A1以及第一反相器B1，其中，传输门A1的输出端接第一与非门A2的一输入端，第一反相器B1的输出端接第二与非门B2的一输入端；
第一与非门A2的输出端以及第二与非门B2的输出端与延迟电路连接，其中，所述延迟电路包括第四反相器A3、第五反相器A4、第二反相器B3以及第三反相器B4，第一与非门A2的输出端与第四反相器A3的输入端连接，第四反相器A3的输入端与第五反相器A4的输入端连接，第五反相器A4的输出端接第二与非门B2的另一输入端以及第七反相器A5的输入端连接，第二与非门B2的输出端与第二反相器B3的输入端连接，第二反相器B3的输出端与第三反相器B4的输入端连接，第三反相器B4的输出端接第一与非门A2的另一输入端以及第六反相器B5的输入端连接；
第七反相器A5的输出端接第一与门G1的一输入端，第一与门G1的另一端接采样信号SMP_ADC，第一与门G1的输出端输出时钟信号CLK1；
第六反相器B5的输出端接第二与门G2的一输入端，第二与门G2的另一端接采样信号SMP_ADC，第二与门G2的输出端输出时钟信号CLK2。
图2中示出了时钟电路的一种实施例中，当然，时钟电路还可以采用其他的实施形式，具体以能满足生成两相不交叠的时钟信号CLK1以及时钟信号CLK2为准。
本发明的一种实施例中，还包括用于抑制比较器本体产生回踢噪声的预放大电路，其中，
预放大电路与比较器本体的第一级结构适配连接，通过预放大电路对输入信号Vn、输入信号Vp预放大，并将输入信号Vp预放大后形成的信号Vinn加载至输入管M1的栅极端，将输入信号Vn预放大后形成的信号Vinp加载至输入管M2的栅极端。
图1中示出了预放大电路的一种实施例，图1中的Pre_amp即为预放大电路，图中，所述预放大电路包括用于接收输入信号Vn的第七PMOS管M14以及用于接收输入信号Vp的第六PMOS管M13，其中，
输入信号Vn加载至第七PMOS管M14的栅极端，输入信号Vp加载至第六PMOS管M13的栅极端；
第六PMOS管M13的源极端、第七PMOS管M14的源极端连接至第八PMOS管M15的漏极端，第八PMOS管M15的源极端接电源VDD，第八PMOS管M15的栅极端接偏置电压VB；
第六PMOS管M13的漏极端接电阻R2的一端、电容C4的一端，电阻R2的另一端接地，电容C4的另一端与开关S5的一端以及输入管M1的栅极端连接；
第七PMOS管M14的漏极端与电阻R1的一端以及电容C3的另一端连接，电阻R1的另一端接地，电容C3的另一端接开关S4的一端以及输入管M2的栅极端连接；
开关S4的另一端以及开关S5的另一端均接共模电压Vcm，且开关S4、开关S5均受采样信号SMP_ADC控制。
图1中，输入信号Vn加载到第七PMOS管M14的栅极端，并经预放大后形成信号Vinp，同时，输入信号Vp加载到第六PMOS管M13的栅极端，比经放大后形成信号Vinn，信号Vinn加载到输入管M1的栅极端，信号Vinp加载到输入管M2的栅极端。
上述说明中，差分输入对管与输入信号Vn、输入信号Vp对应，具体地，在设置预放大电路时，差分输入对管于输入信号Vn以及输入信号Vp对应，具体是指信号Vinn加载到输入管M1的栅极端，信号Vinp加载到输入管M2的栅极端。
此外，当输入信号Vn、输入信号Vp不经过预放大电路进行预放大时，则输入信号Vn、输入信号Vp会直接加载到差分输入对管，此时，差分输入对管与输入信号Vn、输入信号Vp对应，具体是指输入信号Vn加载到输入管M1的栅极端，输入信号Vp加载到输入管M2的栅极端。
由此，差分输入对管与输入信号Vn、输入信号Vp对应的具体情况，可根据实际的电路情况确定，具体可参考上述说明。
由于在ADC电路的采样阶段，动态锁存比较器与ADC电路内的电容阵列相连，为了减小此时动态锁存比较器产生的kickback noise（回踢噪声）对电容阵列采样结果的影响，预放大电路与比较器本体的第一级结构适配连接。图1中，预放大电路输出的电压作为动态锁存比较器的输入电压信号，但是在校准动态锁存比较器的失调电压时，无需考虑预放大电路的失调电压的影响，下面进行具体的说明。
开关S4和开关S5受ADC电路的采样信号SMP_ADC控制，SMP_ADC为高电平时，开关S4以及开关S5均闭合导通，采样信号SMP_ADC为低电平，开关S4以及开关S5均关断。在ADC电路采样阶段，即对动态锁存比较器进行失调电压校准的阶段，开关S4和开关S5闭合导通，使电容C3、电容C4一端的电位变为共模电平VCM，其中，共模电平VCM可为VDD/2。利用偏置电压VB可配置第八PMOS管M15作为电流源，偏置电压VB的大小可根据需要选择，以能满足第八PMOS管M15导通为准。
假设此时第六PMOS管M13和第七PMOS管M14的输入信号分别为Vf和Vg，则电容C3和电荷C4上的电荷Q10和电荷Q20的表达式分别为：
Q10=(VCM-Vg*gmR)*C3；
Q20=(VCM-Vf*gmR)*C4；
式中，gm为第六PMOS管M13和第七PMOS管M14的跨导，R为电阻R1以及电阻R2的阻值，此时，电阻R1的阻值与电阻R2的阻值相等，第六PMOS管M13的跨导和第七PMOS管M14的跨导相等。
当ADC电路的采样信号SMP_ADC为低电平，ADC电路进入转换阶段，开关S3和开关S4处于关断状态，假设此时第六PMOS管M13和第七PMOS管M14的输入信号分别为Vp和Vn，则电容C3和电容C4上的电荷Q30和电荷Q40的表达式分别为：
Q30=(Vinp-Vn*gmR)*C3；
Q40=(Vinn-Vp*gmR)*C4；
由于电荷不能突变，可以得到以下表达式：
Q10=(VCM-Vg*gmR)*C3=(Vinp-Vn*gmR)*C3=Q30；
Q20=(VCM-Vf*gmR)*C4=(Vinn-Vp*gmR)*C4=Q40；
由于预放大电路存在失调电压VOS，那么
Vf=Vg+VOS；
Vp=Vn+VOS；
由此，可以得到预放大电路给动态锁存比较器第一级结构的差分信号的表达式为：Vinp-Vinn=-gmR*(Vp-Vn-VOS)。
从上述公式可以知道，预放大电路输出至动态锁存比较器的差分信号中不包含预放大电路的失调电压VOS，因此，增加的预放大电路不影响对动态锁存比较器失调电压的校准。此外，预放大电路只是将输入信号Vn、输入信号Vp放大之后传输给动态锁存比较器第一级结构内的差分输入对管，因此，不会影响动态锁存比较器对Vn、输入信号Vp的比较结果，也即不会影响动态锁存比较器正常工作状态。
本发明的一种实施例中，输入管M1以及输入管M2均采用NMOS管；
动态锁存比较器的第一级结构还包括第一NMOS管M5、第一PMOS管M3以及第二PMOS管M4，其中，
输入管M1的源极端、输入管M2的源极端均与第一NMOS管M5的漏极端连接，第一NMOS管M5的源极端接地；
输入管M1的漏极端与第一PMOS管M3的漏极端连接，输入管M2的漏极端与第二PMOS管M4的漏极端连接，第一PMOS管M3的源极端以及第二PMOS管M4的源极端均接电源VDD；
第一PMOS管M3的栅极端、第二PMOS管M4的栅极端以及第一NMOS管M5的栅极端均接时钟信号CLK。
进一步地，动态锁存比较器的第二级结构包括第四NMOS管M8以及第五NMOS管M9，其中，
第四NMOS管M8的栅极端与输入管M1的漏极端以及第一PMOS管M3的漏极端连接，第四NMOS管M8的漏极端与第二NMOS管M6的漏极端、第三PMOS管M10的漏极端、第三NMOS管M7的栅极端以及第四PMOS管M11的栅极端连接；
第五NMOS管M9的栅极端与输入管M2的漏电极以及第二PMOS管M4的漏极端连接，第五NMOS管M9的漏极端与第三NMOS管M7的漏极端、第四PMOS管M11的漏极端、第二NMOS管M6的栅极端以及第三PMOS管M10的栅极端连接；
第二NMOS管M6的源极端、第三NMOS管M7的源极端、第四NMOS管M8的源极端以及第五NMOS管M9的源极端均接地；
第三PMOS管M10的源极端、第四PMOS管M11的源极端均与第五PMOS管M12的漏极端连接，第五PMOS管M12的源极端接电源VDD，第五PMOS管M12的栅极端接反相时钟信号CLKB。
图1中示出了动态锁存比较器的一种实施例中，图1中，第五NMOS管M9的漏极端、第三NMOS管M7的漏极端、第四PMOS管M11的漏极端、第三PMOS管M10的栅极端以及第二NMOS管M6的栅极端相互连接，以形成动态锁存比较器的一输出端Voutp，通过输出端Voutp可得到比较输出值Voutp。同理，第四NMOS管M8的漏极端、第二NMOS管M6的漏极端、第三PMOS管M10的漏极端、第三NMOS管M7的栅极端以及第四PMOS管M11的栅极端相互连接，以形成动态锁存器的另一输出端Voutn，通过输出端Voutn可得到比较输出值Voutn，比较输出值Voutn与比较输出值Voutp互为反相。
由上述说明可知，动锁存比较器的工作状态包括复位阶段以及比较阶段，下面结合图1中动态锁存比较器对复位阶段、比较阶段的具体情况进行解释说明。
复位阶段：当时钟信号CLK为低电平时，第一NMOS管M5和第五PMOS管M12处于关断状态，第一PMOS管M3、第二PMOS管M4均处于导通状态，并分别为输入管M1的漏极、输入管M2的漏极充电至电源VDD，此时，第四NMOS管M8的栅极端和第五NMOS管M9栅极端的电压也被拉升至电源VDD，从而使第四NMOS管M8、第五NMOS管M9均导通，此时，将比较输出值Voutp、比较输出值Voutn均拉至地电位，此时，整个动态锁存比较器处于复位阶段，不进行电压比较。
比较阶段：当时钟CLK为高电平时，第一PMOS管M3和第二PMOS管M4均处于关断状态，第一NMOS管M5和第五PMOS管M12均导通，此时，输入对管M1的源极和输入管M2的源极电压被拉低，使输入管M1和输入管M2均导通，从而对输入管M1、输入管M2的漏极进行放电，也即对NMOIS管M8的栅极和第五NMOS管M9的栅极进行放电，放电速度与信号Vinn、信号Vinp的大小有关，信号Vinn、信号Vinp中电压大的以便放电速度较快，则根据比较输出值Voutp、比较输出值Voutn可确定信号Vinn、信号Vinp的大小，也即实现对输入信号Vn与输入信号Vp比较。
具体地，假设信号Vinp大于信号Vinn，则输入管M2的漏极和第五NMOS管M9的栅极放电速度快，即电压下降更快，这使得第五NMOS管M9比管M8率先关断，第三NMOS管M7的漏极和第四PMOS管M11的漏极电压Voutp被拉高，而第二NMOS管M6的漏极和第三PMOS管M10的漏极电压Voutn依旧为低电平。同时，由于第二NMOS管M6、第三NMOS管M7、第三PMOS管M10和第四PMOS管M11组成的两个背靠背反相器会形成正反馈，扩大两个输出端的压差，因此，会迅速将电压Voutp拉至VDD，并且将电压Voutn拉至地电位。
由上，可得到模拟域自校准高精度比较器的自校准方法，本发明的一种实施例中，对上述的比较器进行失调电压自校准，其中，
失调电压自校准时，基于比较输出值Voutp调控输入管M2的衬底电压，以使得所述输入管M2的衬底电压变化趋势与所述比较输出值Voutp的电压状态适配；
依照所述衬底电压变化趋势持续调控输入管M2的衬底电压，直至使得所述比较输出值Voutp的电压状态翻转。
具体地，比较器的具体情况以及实现自校准的过程可参考上述说明，此处不再赘述。
由上述说明可知，失调电压校准电路以及预放大电路均采用模拟电路，即可实现对比较器本体实现模拟域的失调电压校准，无需引入额外的数字电路，从而降低了电路的复杂性。
对比较器本体的失调电压校准，属于后台校准，只要当采样SMP_ADC为高电平时，即进入失调电压校准模式，这也就意味着该比较器可以在实际工作过程中根据实际工作条件对失调电压进行实时校准，校准结果更精确，提高了比较器的性能。
对比较器本体进行失调电压校准时，不需要增加对输入管M1以及输入管M2外围补偿器件，只改变输入管M2的衬底电压，这样可以在不影响电路性能的前提下，校准失调电压，避免现有技术中采用后台校准时会导致比较器本体的速度下降，还会有增加输入噪声等不好的影响。

Claims (8)

1.一种模拟域自校准高精度比较器，其特征是，所述比较器包括：
比较器本体，用于对输入信号Vn以及输入信号Vp比较，包括动态锁存比较器，其中，动态锁存比较器的第一级结构包括用于与输入信号Vn、输入信号Vp对应的差分输入对管，差分输入对管包括输入管M1以及输入管M2，通过动态锁存比较器的第二级结构至少得到比较输出值Voutp；
失调电压校准电路，用于对比较器本体内的动态锁存比较器进行失调电压校准，其中，
在失调电压校准时，失调电压校准电路基于比较输出值Voutp调控输入管M2的衬底电压，以使得所述输入管M2的衬底电压变化趋势与所述比较输出值Voutp的电压状态适配；
依照所述衬底电压变化趋势持续调控输入管M2的衬底电压，直至使得所述比较输出值Voutp的电压状态翻转；
还包括用于控制动态锁存比较器工作状态的时钟信号CLK以及用于配置失调电压校准电路工作状态的校准信号，其中，
时钟信号CLK处于低电平状态时，动态锁存比较器处于复位阶段；
时钟信号CLK处于高电平状态时，动态锁存比较器处于比较阶段；
校准信号处于有效状态时，失调电压校准电路对动态锁存比较器进行失调电压校准；
对动态锁存比较器进行失调电压校准时，输入管M1的栅极端与输入管M2的栅极端处于等电位状态；
所述比较器本体用于ADC电路中时，所述校准信号为ADC电路的采样信号SMP_ADC，且所述采样信号SMP_ADC为高电平有效；
所述失调电压校准电路包括开关电容电压积分器，所述开关电容电压积分器的输出端与输入管M2的衬底连接，开关电容电压积分器的输入端分别与偏置电压Vb以及比较输出值Voutp对应，其中，
输入管M1的衬底电压配置为偏置电压Vb；
失调电压校准时，输入管M2的衬底电压初始为偏置电压Vb，在采样信号SMP_ADC的有效期间，经若干时钟信号CLK的周期，失调电压校准电路调控输入管M2的衬底电压，直至比较输出值Voutp的电压状态翻转。
2.根据权利要求1所述的模拟域自校准高精度比较器，其特征是：所述开关电容电压积分器包括运算放大器OP，其中，
所述运算放大器OP的同相端接偏置电压Vb；
运算放大器OP的反相端与开关S2的一端、开关S3的一端以及电容C2的一端连接，开关S3的另一端以及电容C2的另一端以及运算放大器OP的输出端与输入管M2的衬底连接；
开关S2的另一端与电容C1的一端以及开关S1的一端连接，开关S1的另一端接比较输出值Voutp，电容C1的另一端接地；
开关S1受时钟信号CLK1控制，开关S2受时钟信号CLK2控制，时钟信号CLK1与时钟信号CLK2为两相不交叠的时钟信号。
3.根据权利要求2所述的模拟域自校准高精度比较器，其特征是：时钟信号CLK1以及时钟信号CLK2基于同一时钟电路生成，其中，
所述时钟电路包括用于接收时钟信号CLK的传输门A1以及第一反相器B1，其中，传输门A1的输出端接第一与非门A2的一输入端，第一反相器B1的输出端接第二与非门B2的一输入端；
第一与非门A2的输出端以及第二与非门B2的输出端与延迟电路连接，其中，所述延迟电路包括第四反相器A3、第五反相器A4、第二反相器B3以及第三反相器B4，第一与非门A2的输出端与第四反相器A3的输入端连接，第四反相器A3的输入端与第五反相器A4的输入端连接，第五反相器A4的输出端接第二与非门B2的另一输入端以及第七反相器A5的输入端连接，第二与非门B2的输出端与第二反相器B3的输入端连接，第二反相器B3的输出端与第三反相器B4的输入端连接，第三反相器B4的输出端接第一与非门A2的另一输入端以及第六反相器B5的输入端连接；
第七反相器A5的输出端接第一与门G1的一输入端，第一与门G1的另一端接采样信号SMP_ADC，第一与门G1的输出端输出时钟信号CLK1；
第六反相器B5的输出端接第二与门G2的一输入端，第二与门G2的另一端接采样信号SMP_ADC，第二与门G2的输出端输出时钟信号CLK2。
4.根据权利要求1至3任一项所述的模拟域自校准高精度比较器，其特征是：还包括用于抑制比较器本体产生回踢噪声的预放大电路，其中，
预放大电路与比较器本体的第一级结构适配连接，通过预放大电路对输入信号Vn、输入信号Vp预放大，并将输入信号Vp预放大后形成的信号Vinn加载至输入管M1的栅极端，将输入信号Vn预放大后形成的信号Vinp加载至输入管M2的栅极端。
5.根据权利要求4所述的模拟域自校准高精度比较器，其特征是：所述预放大电路包括用于接收输入信号Vn的第七PMOS管M14以及用于接收输入信号Vp的第六PMOS管M13，其中，
输入信号Vn加载至第七PMOS管M14的栅极端，输入信号Vp加载至第六PMOS管M13的栅极端；
第六PMOS管M13的源极端、第七PMOS管M14的源极端连接至第八PMOS管M15的漏极端，第八PMOS管M15的源极端接电源VDD，第八PMOS管M15的栅极端接偏置电压VB；
第六PMOS管M13的漏极端接电阻R2的一端、电容C4的一端，电阻R2的另一端接地，电容C4的另一端与开关S5的一端以及输入管M1的栅极端连接；
第七PMOS管M14的漏极端与电阻R1的一端以及电容C3的另一端连接，电阻R1的另一端接地，电容C3的另一端接开关S4的一端以及输入管M2的栅极端连接；
开关S4的另一端以及开关S5的另一端均接共模电压Vcm，且开关S4、开关S5均受采样信号SMP_ADC控制。
6.根据权利要求1至3任一项所述的模拟域自校准高精度比较器，其特征是：输入管M1以及输入管M2均采用NMOS管；
动态锁存比较器的第一级结构还包括第一NMOS管M5、第一PMOS管M3以及第二PMOS管M4，其中，
输入管M1的源极端、输入管M2的源极端均与第一NMOS管M5的漏极端连接，第一NMOS管M5的源极端接地；
输入管M1的漏极端与第一PMOS管M3的漏极端连接，输入管M2的漏极端与第二PMOS管M4的漏极端连接，第一PMOS管M3的源极端以及第二PMOS管M4的源极端均接电源VDD；
第一PMOS管M3的栅极端、第二PMOS管M4的栅极端以及第一NMOS管M5的栅极端均接时钟信号CLK。
7.根据权利要求6所述的模拟域自校准高精度比较器，其特征是：动态锁存比较器的第二级结构包括第四NMOS管M8以及第五NMOS管M9，其中，
第四NMOS管M8的栅极端与输入管M1的漏极端以及第一PMOS管M3的漏极端连接，第四NMOS管M8的漏极端与第二NMOS管M6的漏极端、第三PMOS管M10的漏极端、第三NMOS管M7的栅极端以及第四PMOS管M11的栅极端连接；
第五NMOS管M9的栅极端与输入管M2的漏电极以及第二PMOS管M4的漏极端连接，第五NMOS管M9的漏极端与第三NMOS管M7的漏极端、第四PMOS管M11的漏极端、第二NMOS管M6的栅极端以及第三PMOS管M10的栅极端连接；
第二NMOS管M6的源极端、第三NMOS管M7的源极端、第四NMOS管M8的源极端以及第五NMOS管M9的源极端均接地；
第三PMOS管M10的源极端、第四PMOS管M11的源极端均与第五PMOS管M12的漏极端连接，第五PMOS管M12的源极端接电源VDD，第五PMOS管M12的栅极端接反相时钟信号CLKB；
第五NMOS管M9的漏极端、第三NMOS管M7的漏极端、第四PMOS管M11的漏极端、第三PMOS管M10的栅极端以及第二NMOS管M6的栅极端相互连接，以形成动态锁存比较器的一输出端Voutp，通过输出端Voutp得到比较输出值Voutp；
第四NMOS管M8的漏极端、第二NMOS管M6的漏极端、第三PMOS管M10的漏极端、第三NMOS管M7的栅极端以及第四PMOS管M11的栅极端相互连接，以形成动态锁存器的另一输出端Voutn，通过输出端Voutn得到比较输出值Voutn，其中，比较输出值Voutn与比较输出值Voutp互为反相。
8.一种模拟域自校准高精度比较器的自校准方法，其特征是，对上述权利要求1～权利要求7中任一项的比较器进行失调电压自校准，其中，
失调电压自校准时，基于比较输出值Voutp调控输入管M2的衬底电压，以使得所述输入管M2的衬底电压变化趋势与所述比较输出值Voutp的电压状态适配；
依照所述衬底电压变化趋势持续调控输入管M2的衬底电压，直至使得所述比较输出值Voutp的电压状态翻转。
CN202311068914.7A 2023-08-24 2023-08-24 模拟域自校准高精度比较器及自校准方法 Active CN116781048B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311068914.7A CN116781048B (zh) 2023-08-24 2023-08-24 模拟域自校准高精度比较器及自校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311068914.7A CN116781048B (zh) 2023-08-24 2023-08-24 模拟域自校准高精度比较器及自校准方法

Publications (2)

Publication Number Publication Date
CN116781048A CN116781048A (zh) 2023-09-19
CN116781048B true CN116781048B (zh) 2023-11-03

Family

ID=87989915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311068914.7A Active CN116781048B (zh) 2023-08-24 2023-08-24 模拟域自校准高精度比较器及自校准方法

Country Status (1)

Country Link
CN (1) CN116781048B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652463A (zh) * 2005-03-29 2005-08-10 清华大学 低时钟信号摆幅条件预充cmos触发器
CN102006070A (zh) * 2010-12-22 2011-04-06 复旦大学 一种采用失调校准技术的时间域比较器
CN103023437A (zh) * 2012-12-17 2013-04-03 清华大学深圳研究生院 一种新型校正失调电压的动态比较器
CN103036538A (zh) * 2012-12-06 2013-04-10 国民技术股份有限公司 校准比较器失调电压的电路及其方法
CN104135149A (zh) * 2014-08-14 2014-11-05 西安电子科技大学 一种可选择的误差放大器和电压比较器复用电路
CN204967797U (zh) * 2015-08-28 2016-01-13 西安启微迭仪半导体科技有限公司 一种模数转换器中开关电容比较器电路
WO2017219377A1 (zh) * 2016-06-20 2017-12-28 中国电子科技集团公司第二十四研究所 一种比较器失调电压自校正电路
CN107623498A (zh) * 2017-10-18 2018-01-23 上海芯北电子科技有限公司 一种运算放大器校准方法及电路
CN107888171A (zh) * 2017-11-16 2018-04-06 上海北京大学微电子研究院 一种高速低回踢噪声动态比较器及电路
CN108832916A (zh) * 2018-06-22 2018-11-16 安徽传矽微电子有限公司 一种低动态失调的高速低功耗比较器电路
CN110460335A (zh) * 2019-07-08 2019-11-15 北京大学 一种基于可调电荷泵的动态比较器失调校准电路
CN111697934A (zh) * 2020-06-18 2020-09-22 北京时代民芯科技有限公司 一种具有低失调特点的抗辐照加固比较器电路
CN115694491A (zh) * 2022-10-25 2023-02-03 江南大学 阵列级动态比较器的全局失调校准方法及电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154294B2 (en) * 2005-02-23 2006-12-26 Via Technologies Inc. Comparators capable of output offset calibration
TWI405415B (zh) * 2009-11-09 2013-08-11 Ind Tech Res Inst 具有背景式誤差修正功能的動態比較器
US8350738B2 (en) * 2011-01-20 2013-01-08 International Business Machines Corporation Track and hold amplifiers and digital calibration for analog-to-digital converters

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652463A (zh) * 2005-03-29 2005-08-10 清华大学 低时钟信号摆幅条件预充cmos触发器
CN102006070A (zh) * 2010-12-22 2011-04-06 复旦大学 一种采用失调校准技术的时间域比较器
CN103036538A (zh) * 2012-12-06 2013-04-10 国民技术股份有限公司 校准比较器失调电压的电路及其方法
CN103023437A (zh) * 2012-12-17 2013-04-03 清华大学深圳研究生院 一种新型校正失调电压的动态比较器
CN104135149A (zh) * 2014-08-14 2014-11-05 西安电子科技大学 一种可选择的误差放大器和电压比较器复用电路
CN204967797U (zh) * 2015-08-28 2016-01-13 西安启微迭仪半导体科技有限公司 一种模数转换器中开关电容比较器电路
WO2017219377A1 (zh) * 2016-06-20 2017-12-28 中国电子科技集团公司第二十四研究所 一种比较器失调电压自校正电路
CN107623498A (zh) * 2017-10-18 2018-01-23 上海芯北电子科技有限公司 一种运算放大器校准方法及电路
CN107888171A (zh) * 2017-11-16 2018-04-06 上海北京大学微电子研究院 一种高速低回踢噪声动态比较器及电路
CN108832916A (zh) * 2018-06-22 2018-11-16 安徽传矽微电子有限公司 一种低动态失调的高速低功耗比较器电路
CN110460335A (zh) * 2019-07-08 2019-11-15 北京大学 一种基于可调电荷泵的动态比较器失调校准电路
CN111697934A (zh) * 2020-06-18 2020-09-22 北京时代民芯科技有限公司 一种具有低失调特点的抗辐照加固比较器电路
CN115694491A (zh) * 2022-10-25 2023-02-03 江南大学 阵列级动态比较器的全局失调校准方法及电路

Also Published As

Publication number Publication date
CN116781048A (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
US5606320A (en) Method and apparatus for micropower analog-to-digital conversion in an implantable medical device
US7199745B2 (en) Successive approximation A/D converter provided with a sample-hold amplifier
Lin et al. A 15.5 dB, wide signal swing, dynamic amplifier using a common-mode voltage detection technique
US5710563A (en) Pipeline analog to digital converter architecture with reduced mismatch error
US7551116B2 (en) Semiconductor integrated circuit performing a voltage comparison and preventing deterioration of a voltage comparison accuracy
WO2010050515A1 (ja) 比較器及びアナログデジタル変換器
US7652600B2 (en) A/D converter comprising a voltage comparator device
US6977607B2 (en) SAR with partial capacitor sampling to reduce parasitic capacitance
JP2006115003A (ja) サンプルホールド回路およびそれを用いたパイプラインａｄ変換器
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
US20140197971A1 (en) Systems and methods for providing a pipelined analog-to-digital converter
Xu et al. Offset-corrected 5GHz CMOS dynamic comparator using bulk voltage trimming: Design and analysis
CN108880543B (zh) 流水线模数转换器及其运放自适应配置电路及方法
CN116781048B (zh) 模拟域自校准高精度比较器及自校准方法
US6950052B2 (en) Noise cancellation in a single ended SAR converter
Pelgrom et al. Nyquist analog-to-digital conversion
US9112523B1 (en) Multiplying digital to analog converter (MDAC) with error compensation and method of operation
CN107800435B (zh) 一种电容阵列寄生效应的补偿电路和抵消方法
US20040246161A1 (en) Open loop common mode driver for switched capacitor input to SAR
Fan et al. A low-power 10-bit 250 MS/s dual-channel pipeline ADC in 0.18 μm CMOS
Loehr et al. Implementation of a high-speed flash ADC for high-performance pipeline ADCs in an 180nm CMOS process
US11646662B2 (en) Reference buffer
US20040246164A1 (en) Common centroid layout for parallel resistors in an amplifier with matched AC performance
US20230046171A1 (en) Comparator offset correction
US11381207B2 (en) Apparatus and method for an analog to digital converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant