CN108880543B - 流水线模数转换器及其运放自适应配置电路及方法 - Google Patents

Abstract

本发明提供一种流水线模数转换器及其运放自适应配置电路及方法。所述运放自适应配置电路包括残差阶跃检测模块，可配置的负阻单元阵列和自适应配置控制模块。所述运放自适应配置电路在上电后，在自适应配置控制模块的控制下，所述残差阶跃检测模块通过检测待校准级电路在零输入时的残差阶跃，自动调整配置负阻单元阵列，以最大化运放的开环增益。所述运放自适应配置电路可与级电路电容失配误差的前台校准电路相互兼容，而且与传统的运放有限增益误差校准电路相比，具有简单高效和面积开销小的优点。

Description

流水线模数转换器及其运放自适应配置电路及方法

技术领域

本发明涉及集成电路设计领域,特别涉及一种用于流水线模数转换器(ADC)的运放自适应配置电路及运放自适应配置方法。

背景技术

本部分旨在为权利要求书中陈述的本发明的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。

流水线ADC由于兼具高速高精度特性，被广泛应用于无线通信、仪器仪表、雷达系统等领域。随着新一代电子系统的发展演进，系统对ADC的速度、精度和功耗提出了更高的要求。对开关电容式ADC而言，要求采用更小的电容来实现宽带和低功耗，但是电容的缩小势必会增大失配误差；另一方面，在深亚微米工艺下，晶体管本征增益降低，电源电压降低，使实现高增益运放变得更加困难。这些非理想因素，主要包括运放有限增益误差和MDAC电容失配误差，限制了流水线ADC的级电路精度。

传统的运放有限增益误差校准电路如图1所示，其原理是利用对闭环接法下运放的输入端和输出端电压分别进行转换得到的数码来迭代估计运放的开环增益，之后在数字域进行增益调整，得到校准后的数字结果。图1中，运放有限增益误差校准电路30包括运放输入采样保持电路3、慢速量化器4、开环增益估计模块5和增益调整模块6。图2给出了控制时序，待校准级电路1在时钟Φ₁为高时采样，在时钟Φ₂为高时转换。运放有限增益误差校准电路的校准过程为：首先，运放输入采样保持电路3在时钟Φ_2e为高时对待校准级电路1中运放的输入端电压进行采样保持，慢速量化器4在时钟Φ_1e为高时对采样保持的结果进行转换，时钟Φ_1e和Φ_2e的周期可以是时钟Φ₁和Φ₂周期的两倍甚至更多；之后，开环增益估计模块5利用慢速量化器4和后端级电路2的数字结果DVo/A和DVo迭代估计运放的开环增益(准确说是开环增益的倒数α≈1/A，A表示开环增益)，迭代公式如下：

α_i+1＝α_i-μ*DVo_i*[α_i*DVo_i-DVo_i/A] (1)

其中μ是迭代步长；最后，增益调整模块6根据开环增益估计模块5和后端级电路2的数字结果α和DVo在数字域进行增益调整得到校准结果DVo_cal，调整公式如下：

DVo_cal＝DVo*(1+α/F) (1)

其中F是反馈系数。

运放有限增益误差校准电路30的数字逻辑部分在开环增益估计模块5和增益调整模块6，其中涉及迭代过程，逻辑复杂，收敛时间长。并且运放有限增益误差校准电路30还引入了一个慢速ADC，即运放输入采样保持电路3和慢速量化器4，大幅增加了电路的面积开销。此外，传统的运放有限增益误差校准采用的是后台校准模式，即校准与流水线ADC级电路的正常工作并行进行，而电容失配误差校准一般采用前台校准模式，即上电后先校准完毕再进行级电路的正常工作。再者传统的运放有限增益误差校准过程中不含有电容失配误差校准所需信息，因此两者间不存在复用。

发明内容

有鉴于此，有必要提供一种简单高效和面积开销小的流水线模数转换器及其运放自适应配置电路及运放自适应配置方法。

本发明的实施例提供一种运放自适应配置电路，与流水线模数转换器待校准级电路及后端级电路连接，包括残差阶跃检测模块、可配置的负阻单元阵列和自适应配置控制模块；所述残差阶跃检测模块通过检测待校准级电路在零输入时的残差阶跃，调整所述自适应配置控制模块输出至所述负阻单元阵列的配置字，以调整配置负阻单元阵列使待校准级电路的运放的输出电阻逼近最大值而最大化运放的开环增益。

作为一种优选方案，所述负阻单元阵列包括若干由配置字配置的交叉耦合负阻单元，所述配置字为二进制字。

作为一种优选方案，所述若干交叉耦合负阻单元并联连接，不同负阻单元之间的尺寸比例符合二进制位权重，并由相应的输入二进制配置字来控制，配置字的各位取值决定对应的交叉耦合负阻单元是否接入到电路中。

作为一种优选方案，所述残差阶跃检测模块利用后端级电路对该待校准级电路在零输入时的输出电压进行转换后得到的不同转换结果求出该待校准级电路在零输入时的残差阶跃。

作为一种优选方案，所述自适应配置控制模块从零开始控制调整负阻单元阵列的配置字，当残差阶跃检测模块求出的残差阶跃当前值大于残差阶跃先前值，在下一次调整时将配置字加一，并且更新寄存的残差阶跃先前值；当残差阶跃检测模块求出的残差阶跃当前值不大于残差阶跃先前值，将配置字减一并结束自适应配置过程。

作为一种优选方案，所述自适应配置电路采用前台校准模式。

本发明的实施例还提供一种流水线模数转换器，包括待校准级电路、后端级电路及如上任一项所述的运放自适应配置电路。

本发明还提供一种流水线模数转换器的运放自适应配置方法，包括步骤：

从零开始调整负阻单元阵列的配置字CF；

更新残差阶跃先前值S1；

求出残差阶跃当前值S2；

判断残差阶跃当前值S2是否大于残差阶跃先前值S1；如果残差阶跃当前值S2大于残差阶跃先前值S1，将配置字CF加一，再返回执行更新残差阶跃先前值S1的步骤，并把残差阶跃当前值S2赋给S1；如果残差阶跃当前值S2不大于残差阶跃先前值S1，将配置字CF减一，并结束自适应配置过程。

作为一种优选方案，利用后端级电路对待校准级电路在零输入时的输出电压进行转换后得到的不同转换结果求出所述待校准级电路在零输入时的残差阶跃。

本发明实施例提出的具有运放自适应配置电路的流水线模数转换器在上电后通过检测待校准级电路在零输入时的残差阶跃，调整配置字来控制运放所接负阻单元个数，以最大化运放的开环增益；并且运放自适应配置电路还可以与MDAC电容失配误差的前台校准电路相互兼容。将它们结合使用，可将影响精度的两种主要误差源，即运放有限增益和电容失配，均进行有效抑制，从而提高ADC转换精度。本发明实施例提出的电路与传统的运放有限增益误差校准电路相比，具有逻辑简单、校准高效和面积开销小的优点。

附图说明

为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为传统的运放有限增益误差校准电路的示意图。

图2为图1所示运放有限增益误差校准电路的控制时序波形图。

图3为本发明实施例流水线模数转换器的待校准级电路的示意图。

图4为考虑运放有限增益误差的级电路残差曲线图。

图5为本发明实施例的运放自适应配置电路的示意图。

图6为本发明实施例的待校准级电路中的运放与负阻单元阵列连接的示意图。

图7为本发明实施例的运放自适应配置方法的流程图。

图8为图6中运放的开环增益随配置字调整而最大化过程的一个实施例的示意图。

主要元件符号说明

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施例对本发明进行详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

本发明实施例提供的运放自适应配置电路，应用于流水线ADC的级电路中。请参考图3，本发明实施例中以3比特冗余1比特结构的级电路为例来进行说明，但是本领域技术人员可以理解，所述流水线ADC的级电路结构并不限于图3所示的形式，还可以为2比特冗余1比特结构或其他形式，本发明的实施例只为例举，不作为限定。

图3所示的所述流水线ADC的级电路结构以差分电路的单端示意为例进行说明。所述级电路用于接收输入电压Vin，输出残差电压Vout，所述待校准级电路包括运放7、电容C1-C7、Cf1、Cf2。所述运放7的反向输入端通过并联连接的电容Cf1、Cf2及时钟Φ₁控制的开关连接输入电压Vin，所述运放7的反向输入端通过并联连接的电容Cf1、Cf2及时钟Φ₂控制的开关连接运放7的输出端，所述运放7的反向输入端还通过时钟Φ₁控制的开关接地。运放7的正向输入端接地。所述运放7的反向输入端还通过电容C1及时钟Φ₁控制的开关连接输入电压Vin，所述运放7的反向输入端还通过电容C1及时钟Φ₂控制的开关连接参考电压Vrp或参考电压Vrn，所述运放7的反向输入端接入参考电压Vrp或参考电压Vrn由子ADC电路8的输出数码D1来控制。类似的，电容C2-C6与运放7反向输入端、输入电压Vin、参考电压Vrp及参考电压Vrn的连接关系与电容C1与运放7反向输入端、输入电压Vin、参考电压Vrp及参考电压Vrn的连接关系类似，区别只是在于运放7的反向输入端通过对应电容C2-C6及时钟Φ₂控制的开关连接参考电压Vrp或参考电压Vrn由子ADC电路8的输出数码D2-D6来分别控制；所述运放7的反向输入端还通过电容C7及时钟Φ₁控制的开关连接偏置电压Vcm，所述运放7的反向输入端还通过电容C7及时钟Φ₂控制的开关连接参考电压Vrp或参考电压Vrn，由子ADC电路8的输出数码D7来控制。在时钟Φ₁为高时，电容C1～C6、Cf1和Cf2、子ADC电路8对输入电压进行采样；在时钟Φ₂为高时，电容Cf1和Cf2为反馈电容，电容C1～C6在子ADC电路8输出数码D1～D7的控制下选择接参考电压Vrp或Vrn，此时运放7为闭环接法，放大残差。电容C1～C7、Cf1和Cf2的大小都等于C。根据电荷守恒原理，可以计算考虑运放有限增益误差的级电路输出电压Vout：

其中A表示开环增益，F是反馈系数，V_ref＝V_rp-V_rn，D_i＝±1。

以一个简单的3比特冗余1比特结构的级电路为例，观察残差电压(级电路输出电压Vout)随输入电压的变化曲线，如图4所示，虚线为理想曲线，实线为实际获得的曲线。从公式(3)可以看出，运放有限增益误差使残差阶跃变小，运放开环增益越大则残差阶跃越大。并且运放有限增益误差对该待校准级电路所有的残差阶跃均具有相同的影响，因此可以仅选取零输入时的残差阶跃加以检测。

当运放增益不足时，一是导致残差误差过大，必须要加以校准，二是残差误差随环境因素变化而变化的幅度也较大，使得实时校准成为必须，增加了校准电路的复杂性；而当运放增益足够时，由运放增益所致的残差误差本身比较小，而且随环境因素变化而变化的幅度也较小，因此简单的前台校准即可满足要求。因此，本发明的实施例提供一种令运放本身增益提高的方法，即可简化流水线ADC的校准电路。

请参考图5，为本发明实施例的运放自适应配置电路20的示意图。所述运放自适应配置电路20与所述待校准级电路1及后端级电路2连接，包括残差阶跃检测模块9，负阻单元阵列10和自适应配置控制模块11。所述运放自适应配置电路20的工作原理是在上电后通过检测待校准级电路1在零输入时的残差阶跃，调整配置字CF来控制运放所接负阻单元阵列10中负阻单元个数，以最大化运放的开环增益。在零输入时，根据图4所示残差曲线，待校准级电路输出电压只会在两个值之间跳变，它们的差值就是残差阶跃，残差阶跃检测模块9利用后端级电路2对待校准级电路1在零输入时的输出电压进行转换后得到的不同转换结果求出残差阶跃S。负阻单元阵列10包括一系列并联连接的交叉耦合负阻单元，负阻单元的尺寸比例符合二进制位权重，本实施方式中以负阻单元阵列10中包括3个负阻单元12为例来进行说明，本领域技术人员可以理解，负阻单元阵列10中还可以包括其他数量的负阻单元，此处只为例举，不作为限定。如图6所示，示出待校准级电路1中的运放与负阻单元阵列10连接的示意图。图示的实施例中运放具有套叠和折叠的混合结构，彼此互为负载,在其他实施方式中，运放还可以为其他形式，如只为套叠的结构等，在此不作限定。图示的实施例中所述运放包括第一支路及第二支路。

所述第一支路接收输入电压Vin和Vip，包括NMOS管M1、NMOS管M2、NMOS管M5、NMOS管M6、NMOS管M11及NMOS管M12。所述NMOS管M1的栅极接收输入电压Vin，源极连接NMOS管M11的漏极，漏极连接NMOS管M5的源极。NMOS管M2的栅极接收输入电压Vip，源极连接于NMOS管M12的漏极，漏极连接于NMOS管M6的源极。NMOS管M11的源极接电源端VSS，栅极接入偏置电压Vbn1。NMOS管M12的源极接电源端VSS，栅极接入偏置电压Vcmfb。

所述第二支路，为套叠式共源共栅结构，接收输入电压Vin和Vip，输出输出信号Von和Vop。所述第二支路包括PMOS管M9、M10、M15、M16，NMOS管M3、M4、M7、M8、M13、M14。PMOS管M15、M16的源极均连接至电源VDD，栅极均接入偏置电压Vbp1，PMOS管M15的漏极连接NMOS管M5的漏极，PMOS管M16的漏极连接NMOS管M6的漏极。PMOS管M9、M10的栅极接入偏置电压Vbp2，PMOS管M9的源极连接PMOS管M15的漏极，漏极连接NMOS管M7的漏极且输出输出信号Vop；PMOS管M10的源极连接PMOS管M16的漏极，漏极连接NMOS管M8的漏极且输出输出信号Von；NMOS管M7的栅极接入偏置电压Vbn2，源极连接于NMOS管M3的漏极；NMOS管M8的栅极接入偏置电压Vbn2，源极连接于NMOS管M4的漏极；NMOS管M3的栅极接收输入电压Vin，源极连接NMOS管M13的漏极；NMOS管M4的栅极接收输入电压Vip，源极连接NMOS管M14的漏极；NMOS管M13的源极接电源端VSS，漏极接NMOS管M3的源极和NMOS管M14的漏极，栅极接入偏置电压Vbn1；NMOS管M14的源极接地，漏极接NMOS管M4的源极和NMOS管M13的漏极，栅极接入偏置电压Vcmfb。

每一负阻单元12包括两个NMOS管M121、M122及开关S11、S12，所述NMOS管M121的栅极连接所述NMOS管M122的漏极，所述NMOS管M121、M122的源极均连接电源VDD，所述NMOS管M122的栅极连接所述NMOS管M121的漏极。所述开关S11的一端连接所述NMOS管M121的漏极，所述开关S12的一端连接所述NMOS管M122的漏极。所有负阻单元12的开关S11的另一端对应相连，并形成负阻单元阵列10的一端，所有负阻单元12的开关S12的另一端对应相连，并形成负阻单元阵列10的另一端。每一负阻单元12中的开关S11及S12的闭合及断开状态由对应的配置字CF[2:0]控制。所述配置字为二进制配置字，配置字CF[2:0]的各位取值决定了对应权重的负阻单元12是否接入到电路中。负阻单元12为交叉耦合负阻单元，需要工作在小信号条件下，因此将负阻单元阵列10接入运放的共源共栅结构的中间节点处。即负阻单元阵列10的一端连接所述NMOS管M5及M15的漏极，负阻单元阵列10的另一端连接所述NMOS管M6及M16的漏极。

图6所示运放的开环增益如下：

|A|≈2G_m1(R_ds3G_m7R_ds7||(-1/G_m||R_ds15)G_m9R_ds9) (3)

其中G_m是接入负阻单元阵列10的等效跨导，设单位负阻单元12的跨导为g_m，则对于图6所示的运放，G_m的变化范围是(0～7)g_m。二进制配置字CF[2:0]是受自适应配置控制模块11根据残差阶跃检测模块9求出的残差阶跃调整，目标是使运放的输出电阻逼近最大值，满足1/G_m≈R_ds15。

请参考图7，图7为本发明实施例的运放自适应配置方法的流程图。所述运放自适应配置方法从零开始调整负阻单元阵列10的配置字，即初始时残差阶跃初始值S1＝0、残差阶跃当前值S2＝0，配置字CF[2:0]＝000，所述方法包括以下步骤：

S101：更新残差阶跃先前值S1；

S102：求出残差阶跃当前值S2；

S103：判断残差阶跃当前值S2是否大于残差阶跃先前值S1，如果残差阶跃当前值S2大于残差阶跃先前值S1，执行步骤S104，否则，执行步骤S105。

S104：将配置字CF[2:0]加一，再返回执行步骤S101，即更新所寄存的残差阶跃先前值S1，把残差阶跃当前值S2赋给S1，继续执行步骤S102。

S105：将配置字CF[2:0]减一，并结束自适应配置过程。此时，由配置字CF[2:0]控制接入电路的负阻单元即为使开环增益达到最大值时的负阻单元阵列的配置。

请参考图8，图8示出图6中运放的开环增益随配置字CF调整而最大化过程的一个实施例的示意图。图8中曲线显示的是由配置字CF[2:0]引起的运放开环增益的最大化轨迹。配置字CF[2:0]从零开始逐渐增大，运放开环增益也随之增大，直至配置字CF[2:0]超过某个值后运放开环增益开始减小，图8所示当配置字CF[2:0]为101时开环增益达到最大值。即负阻单元阵列10中由配置字CF[0]和CF[2]控制的负阻单元接入运放时，开环增益达到最大值。本发明提出的电路及运放自适应配置方法在上电后通过检测待校准级电路在零输入时的残差阶跃，调整配置字来控制运放所接负阻单元12的个数，可以最大化运放的开环增益。

而且，以图3所示3比特冗余1比特结构的级电路为例，考虑MDAC电容失配误差与运放有限增益误差共存情况，可以计算级电路在零输入时的残差阶跃：

该残差阶跃反映了电容C₄的失配信息，可以记为S₄。同理可以计算V_in＝-V_ref/4时的残差阶跃，记为S₃：

于是得到MDAC电容失配误差校准所需信息：

同理可以得到其他失配信息，不再一一列举。

由于残差阶跃既包含运放有限增益误差信息又包含MDAC电容失配误差信息，因此残差阶跃检测模块可以复用，即本发明实施例提出的运放自适应配置电路与MDAC电容失配误差的前台校准电路可以相互兼容。

本发明提出的具有运放自适应配置电路的流水线模数转换器在上电后通过检测级电路在零输入时的残差阶跃，调整配置字来控制运放所接负阻单元个数，以最大化运放的开环增益；并且运放自适应配置电路还可以与MDAC电容失配误差的前台校准电路相互兼容。将它们结合使用，可将影响精度的两种主要误差源，即运放有限增益和电容失配，均进行有效抑制，从而提高流水线模数转换器转换精度。本发明实施例提出的运放自适应配置电路与传统的运放有限增益误差校准电路相比，具有逻辑简单、校准高效和面积开销小的优点。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其他单元或步骤，单数不排除复数。装置权利要求中陈述的多个单元也可以由同一个单元通过软件或者硬件来实现。

最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (9)

1.一种运放自适应配置电路，与流水线模数转换器待校准级电路及后端级电路连接，包括残差阶跃检测模块、可配置的负阻单元阵列和自适应配置控制模块；所述残差阶跃检测模块通过检测待校准级电路在零输入时的残差阶跃，调整所述自适应配置控制模块输出至所述负阻单元阵列的配置字，以调整配置负阻单元阵列使待校准级电路的运放的输出电阻逼近最大值而最大化运放的开环增益；

其中，所述自适应配置控制模块从零开始控制调整负阻单元阵列的配置字，当残差阶跃检测模块求出的残差阶跃当前值大于残差阶跃先前值，在下一次调整时将配置字加一，并且更新寄存的残差阶跃先前值，并继续判断残差阶跃检测模块求出的残差阶跃当前值是否大于残差阶跃先前值；当残差阶跃检测模块求出的残差阶跃当前值不大于残差阶跃先前值，将配置字减一并结束自适应配置过程。

2.如权利要求1所述的运放自适应配置电路，其特征在于，所述负阻单元阵列包括若干由配置字配置的交叉耦合负阻单元，所述配置字为二进制字。

3.如权利要求2所述的运放自适应配置电路，其特征在于，若干交叉耦合负阻单元并联连接，不同负阻单元之间的尺寸比例符合二进制位权重，并由相应的二进制配置字来控制，配置字的各位取值决定对应的交叉耦合负阻单元是否接入到电路中。

4.如权利要求1所述的运放自适应配置电路，其特征在于，所述残差阶跃检测模块利用后端级电路对该待校准级电路在零输入时的输出电压进行转换后得到的不同转换结果求出该待校准级电路在零输入时的残差阶跃。

5.如权利要求1所述的运放自适应配置电路，其特征在于，所述自适应配置电路采用前台校准模式。

6.一种流水线模数转换器，包括待校准级电路、后端级电路及如权利要求1-5中任一项所述的运放自适应配置电路。

7.如权利要求6所述的流水线模数转换器，其特征在于，所述待校准级电路的运放具有套叠和折叠的混合结构，彼此互为负载，所述负阻单元阵列接入运放的共源共栅结构的中间节点处。

8.一种流水线模数转换器的运放自适应配置方法，包括步骤：

从零开始调整负阻单元阵列的配置字CF；

更新残差阶跃先前值S1；

求出残差阶跃当前值S2；

判断残差阶跃当前值S2是否大于残差阶跃先前值S1；如果残差阶跃当前值S2大于残差阶跃先前值S1，将配置字CF加一，再返回执行更新残差阶跃先前值S1的步骤，并把残差阶跃当前值S2赋给S1；如果残差阶跃当前值S2不大于残差阶跃先前值S1，将配置字CF减一，并结束自适应配置过程。

9.如权利要求8所述的运放自适应配置方法，其特征在于，利用后端级电路对待校准级电路在零输入时的输出电压进行转换后得到的不同转换结果求出所述待校准级电路在零输入时的残差阶跃。

Images