CN111130512A - 一种快速比较电路及电子设备 - Google Patents

Abstract

本发明涉及一种快速比较电路及电子设备，快速比较电路包括了比较锁存电路和输出驱动电路，其中输出驱动电路包括了两级输出单元和控制单元，提高比较电路的运行速度；快速比较电路还包括了逻辑判断电路和数模转换电路，对比较电路进行校准补偿，在不影响比较器锁存速度的前提下提高了比较电路的精度。

Description

一种快速比较电路及电子设备

技术领域

本发明属于比较器电路领域，具体涉及一种快速比较电路、电子设备。

背景技术

在模拟到数字转换器中最基本的模块为比较器单元。它的作用是用于比较输入的两端电压的高低，然后输出一个有效信号。比较器的精度、速度以及功耗直接决定模数转换器的性能。随着数字信号处理技术的发展，以及工艺节点的不断推进，SOC倾向于在数字域处理更多算法、时序相关、接口相关的逻辑。但自然界是模拟的，因为在SOC前端需要进行模拟到数字域的转换。比较电路广泛应用于自然界的模拟信号到SOC中数字信号的转换过程，其速度和功耗都会直接影响SOC系统的性能。由于目前SOC系统的发展朝着高速、低功耗、低成本的角度发展，因此比较电路的速度需求也越来越高。

发明内容

针对现有技术中比较电路存在的延迟高的缺陷，本发明的目的在于提出了一种低延时高速的，具有高精度校准功能的比较电路及电子设备。

为达到以上目的，本发明采用的技术方案是：

一种快速比较电路，包括比较锁存电路、输出驱动电路，比较锁存电路用于将模拟输入信号与参考电压进行比较，将比较结果传输至输出驱动电路；输出驱动电路用于接收所述比较锁存电路的比较结果并转换为数字信号，在比较结束后对输出端快速复位，为下一次比较做准备。

进一步的，输出驱动电路包括了输出单元和控制单元，输出单元包括了第一级输出电路和第二级输出电路，第一级输出电路分别连接比较锁存电路的输出端和第二级输出电路的输入端，控制单元连接第二级输出电路的输入端，将所述输出驱动电路的输出端迅速复位。

进一步的，快速比较电路还包括逻辑判断电路和数模转换电路，对电路进行校准补偿。

进一步的，输出单元包括4个PMOS管M16、M18、M20、M22，4个NMOS管M15、M17、M19、M21，所述M16、M18与M15、M17形成第一级输出电路，所述M20、M22与M19、M21形成第二级输出电路，M16、M18、M20、M22的源极接电源电压，M15、M17、M19、M21的源极接地；M16的栅极接M15的栅极，同时通过节点Von1连接比较锁存电路；M18的栅极接M17的栅极，同时通过节点Vop1连接比较锁存电路；M16的漏极接M15的漏极，同时通过节点Von2连接M20和M19的栅极；M18的漏极接M17的漏极，同时通过节点Vop2连接M22和M21的栅极；M20的漏极接M19的漏极，同时连接所述输出节点Von，M22的漏极接M21的漏极，同时连接所述输出节点Vop。

进一步的，控制单元由两个NMOS管组成，两个NMOS管的漏极分别连接第二级输出电路的输入端，栅极分别接时钟信号，源极分别接地。

进一步的，控制单元包括2个NMOS管M23、M24，M23的漏极连接M19和M20的栅极，M24的漏极连接M21和M22的栅极；M23和M24的栅极均连接clkb1；M23和M24的源极均接地。

进一步的，比较锁存电路包括5个PMOS管M6、M7、M8、M9、M10，10个NMOS管M0、M1、M2、M3、M4、M5、M11、M12、M13、M14；M0的源极接地，M0的栅极接clkb，M0的漏极分别连接M1和M2的源极；M1的漏极分别连接M6的漏极及M4的漏极，同时连接M14的栅极；M2的漏极分别连接M7的漏极及M5的漏极，同时连接M11的栅极；M4的栅极连接模拟输入信号Vin，M5的栅极连接参考电压Vip；M6、M7及M8的源极接电源电压，M6的栅极和M7的栅极接时钟信号clkb；M4和M5的源极接M3的漏极；M3的栅极接clkb，M3的源极接地；M8的栅极接clk，M8的漏极分别连接M9和M10的源极；M9的栅极连接M12的栅极同时连接节点Vop1，M9的漏极分别连接M11和M12的漏极，同时连接节点Von1；M10的栅极连接M13的栅极同时连接节点Von1，M10的漏极分别连接M13和M14的漏极，同时连接节点Vop1；M11、M12、M13、M14的源极接地；比较锁存电路通过节点Von1和节点Vop1连接输出驱动电路。

进一步的，逻辑判断电路两端分别连接输出驱动电路的输出节点和数模转换电路的输入端；数模转换电路的输出端Voffsetn连接M1的栅极，输出端Voffsetp连接M2的栅极，M2的栅极设置有补偿开关，开启时，M2的栅极同时连接M4和M5的栅极；关断时，M2的栅极同时断开与M4和M5的连接。

进一步的，时钟信号clkb和clk为一对反向时钟信号，时钟信号clkb1的开启时间晚于clkb的开启时间，所述clkb1的关断时间晚于clkb的关断时间。

本发明还提出一种电子设备，包括上述的快速比较电路。

本发明的效果在于：

1)本发明所述的快速比较电路在比较输出之前增加控制电路，控制比较电路在每次比较结束后快速置位，降低比较电路的延时；

2)本发明所述的快速比较电路，增加了数模转换电路和逻辑判断电路，对快速比较电路中的比较锁存电路进行失调校准，在不影响锁存速度的前提下，提高比较器的精度，降低失调电压。

附图说明

图1是本发明快速比较电路的结构示意图；

图2是本发明快速比较电路的原理图。

图3是本发明快速比较电路的改进示意图；

具体实施方式

下面结合附图和具体实施方式对本发明作进一步描述。

参见图1和图2，本发明的一实施例快速比较电路，包括了比较锁存电路和输出驱动电路，具体的，比较锁存电路用于将模拟信号Vin与参考电压Vip进行比较，将比较结果通过节点Von1和Vop1传输至输出驱动电路；输出驱动电路连接比较锁存电路，用于接收所述比较结果并转换为数字信号，同时在比较结束后对电路快速复位，为下一次比较做准备。

优选的，输出驱动电路包括了输出单元和控制单元，所述输出单元包括了第一级输出电路和第二级输出电路，第一级输出电路分别连接比较锁存电路的输出端和第二级输出电路的输入端，即第一级输出电路通过节点Von1和Vop1连接比较锁存电路，并通过节点Von2和Vop2分别连接第二级输出电路，所述控制单元连接第二级输出电路的输入端，将所述输出驱动电路的输出端电平迅速复位，即控制单元通过节点Von2和Vop2连接第二级输出电路的输入端，将所述输出节点Von和Vop迅速复位。输出节点复位后，等待新一轮比较输出。

具体的，输出单元包括4个PMOS管M16、M18、M20、M22，4个NMOS管M15、M17、M19、M21，所述M16、M18与M15、M17形成第一级输出电路，所述M20、M22与M19、M21形成第二级输出电路，M16、M18、M20、M22的源极接电源电压，M15、M17、M19、M21的源极接地；M16的栅极接M15的栅极，连接点同时为输出驱动电路的输入节点Von1；M18的栅极接M17的栅极，连接点同时为输出驱动电路的输入节点Vop1；M16的漏极接M15的漏极，同时连接M20和M19的栅极，同时接第一级输出电路的节点Von2；M18的漏极接M17的漏极，同时连接M22和M21的栅极，同时接第一级输出电路的节点Vop2；M20的漏极接M19的漏极，同时连接所述输出节点Von，M22的漏极接M21的漏极，同时连接所述输出节点Vop。

优选的，控制单元由两个NMOS管组成，所述两个NMOS管的漏极分别连接第二级输出电路的输入端，即分别通过节点Von2和Vop2连接第二级输出电路，栅极分别连接时钟信号，源极分别接地。

本发明中，通过两个NMOS管形成两个快速下拉电路结构，帮助输出节点迅速复位。

具体的，控制单元包括2个NMOS管M23、M24，M23的漏极连接M19和M20的栅极，M24的漏极连接M21和M22的栅极；M23和M24的栅极均连接clkb1；M23和M24的源极均接地。

本发明中，输出驱动电路中的输出单元由两级输出电路组成，在第二级的输出电路的输出节点加入控制单元，控制单元一端连接第二级输出电路中MOS管的栅极，另一端接地，形成快速下拉通路，让每次比较完成后，当clkb1为高电平时，第二级输出电路的MOS管M19、M20、M21和M22的栅极均快速下拉接地，从而使得输出节点电平可以快速置为高电平，保证电路快速复位。采用两级输出电路的目的是，防止输出驱动电路的控制单元与锁存电路直接连接。若输出驱动电路只采用一级输出电路，则锁存电路通过输出驱动电路的一级输出电路直接连接控制单元，在锁存电路进行电位比较之后，比较结果还未保持或还为通过输出驱动电路输出时，即被控制单元的快速下拉通路将输出节点的电平置位，导致比较结果错误。

本发明中，采用快速下拉通路的电路设计方案，对于22nm工艺，比较器延迟从传统比较器的220ps缩短至140ps。对于一个12bit160M的逐次逼近型模数转换器，采样时间是3.125ns，12bit的保持比较时间是3.125ns，每bit的保持比较时间约为260ps，即保持比较时间相对传统比较器有较高的保持时间，具有更高的可靠度。

优选的，比较锁存电路包括5个PMOS管M6、M7、M8、M9、M10，10个NMOS管M0、M1、M2、M3、M4、M5、M11、M12、M13、M14；M0的源极接地，M0的栅极接clkb，M0的漏极分别连接M1和M2的源极；M1的漏极分别连接M6的漏极及M4的漏极，同时连接M14的栅极；M2的漏极分别连接M7的漏极及M5的漏极，同时连接M11的栅极；M6、M7及M8的源极接电源电压，M6的栅极和M7的栅极接时钟信号clkb；M4的栅极连接模拟输入信号Vin，M5的栅极连接参考电压Vip；M4和M5的源极接M3的漏极；M3的栅极接clkb，M3的源极接地；M8的栅极接clk，M8的漏极分别连接M9和M10的源极；M9的栅极连接M12的栅极同时连接输出驱动电路的输入节点Vop1，M9的漏极分别连接M11和M12的漏极，同时连接输出驱动电路的输入节点Von1；M10的栅极连接M13的栅极同时连接输出驱动电路的输入节点Von1，M10的漏极分别连接M13和M14的漏极，同时连接输出驱动电路的输入节点Vop1；M11、M12、M13、M14的源极接地。

具体的，当clkb为高电平时，M3管导通，M4与M5放大输出的Vin与Vip的差值，传输至M6和M7的漏极；当clk为低电平时，M8导通，M9～M14形成正反馈锁存，将Vin与Vip的差值放大后，将放大结果输出给输出驱动电路。

如图2和图3所示，本发明的快速比较电路还包括逻辑判断电路和数模转换电路，对电路进行校准补偿。

本发明中，通过逻辑判断电路和数模转换电路对比较锁存电路的比较结果进行电压失调校准，在不影响锁存速度的前提下，提高比较器的精度，降低失调电压。

优选的，逻辑判断电路两端分别连接输出驱动电路的输出节点和数模转换电路的输入端；数模转换电路的差分输出端Voffsetn连接M1的栅极，输出端Voffsetp连接M2的栅极，M2的栅极设置有校准开关，使得M2的栅极可以同时连接与M4和M5的栅极或同时关断与M4和M5的栅极连接。

本发明中，当比较器进行校准时，开启校准开关，M4和M5的栅极均连接到M2的栅极voffsetn，逻辑判断电路、数模转换电路与比较锁存电路、输出驱动电路形成闭合回路，对快速比机器进行补偿校准。经过比较之后，输出驱动电路输出结果为0或1，逻辑判断电路获取输出结果，对输出结果进行多Bit扫描，确认偏移量和偏移极性，并根据偏移量和偏移极性对数模转换电路的输入端进行偏移信息调整，由数模转换电路的差分输出端Voffsetn和Voffsetp对整个快速比较器进行失调电压补偿；其中，Voffsetn和Voffsetp分别作用于M2和M1，对M1和M2进行失调补偿，并将补偿值叠加至M4和M5的输入端，从而实现对M4和M5的失调电压补偿，即实现对快速比较电路的失调补偿；直至比较器的输出电平翻转，比较器一次校准工作完成。

优选的，clkb和clk为一对反向时钟信号，clkb1时钟信号的开启时间晚于clkb的开启时间，clkb1时钟信号的关断时间晚于clkb的关断时间；这样的时钟信号，保证比较电路有效完成比较功能。

本发明还提供一种电子设备，包括上述的快速比较电路，该电子设备可为一种电路、模数转换器、模数转换系统等。

综上所述，本发明在传统的比较器中增加了控制电路，形成输出驱动端的快速下拉通路，控制比较电路在每次比较结束后快速置位，降低比较电路的延时，提高比较器的速度；同时，本发明还增加数模转换电路和逻辑判断电路，对整个电路进行失调校准，在不影响锁存速度的前提下，提高比较器的精度，降低失调电压，

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种快速比较电路，其特征在于，包括比较锁存电路、输出驱动电路，所述比较锁存电路用于将模拟输入信号与参考电压进行比较，将比较结果传输至输出驱动电路；所述输出驱动电路用于接收所述比较锁存电路的比较结果并转换为数字信号，在比较结束后对输出端快速复位，为下一次比较做准备。

2.如权利要求1所述的一种快速比较电路，其特征在于：所述输出驱动电路包括了输出单元和控制单元，所述输出单元包括了第一级输出电路和第二级输出电路，所述第一级输出电路分别连接比较锁存电路的输出端和第二级输出电路的输入端，所述控制单元连接第二级输出电路的输入端，将所述输出驱动电路的输出端迅速复位。

3.如权利要求1所述的一种快速比较电路，其特征在于：所述快速比较电路还包括逻辑判断电路和数模转换电路，对电路进行校准补偿。

4.如权利要求2所述的一种快速比较电路，其特征在于：所述输出单元包括4个PMOS管M16、M18、M20、M22，4个NMOS管M15、M17、M19、M21，所述M16、M18与M15、M17形成第一级输出电路，所述M20、M22与M19、M21形成第二级输出电路，M16、M18、M20、M22的源极接电源电压，M15、M17、M19、M21的源极接地；M16的栅极接M15的栅极，同时通过节点Von1连接比较锁存电路；M18的栅极接M17的栅极，同时通过节点Vop1连接比较锁存电路；M16的漏极接M15的漏极，同时通过节点Von2连接M20和M19的栅极；M18的漏极接M17的漏极，同时通过节点Vop2连接M22和M21的栅极；M20的漏极接M19的漏极，同时连接所述输出节点Von，M22的漏极接M21的漏极，同时连接所述输出节点Vop。

5.如权利要求2所述的一种快速比较电路，其特征在于：所述控制单元由两个NMOS管组成，所述两个NMOS管的漏极分别连接第二级输出电路的输入端，栅极分别接时钟信号，源极分别接地。

6.如权利要求5所述的一种快速比较电路，其特征在于：所述控制单元包括2个NMOS管M23、M24，M23的漏极连接M19和M20的栅极，M24的漏极连接M21和M22的栅极；M23和M24的栅极均连接clkb1；M23和M24的源极均接地。

7.如权利要求3所述的一种快速比较电路，其特征在于：所述比较锁存电路包括5个PMOS管M6、M7、M8、M9、M10，10个NMOS管M0、M1、M2、M3、M4、M5、M11、M12、M13、M14；M0的源极接地，M0的栅极接clkb，M0的漏极分别连接M1和M2的源极；M1的漏极分别连接M6的漏极及M4的漏极，同时连接M14的栅极；M2的漏极分别连接M7的漏极及M5的漏极，同时连接M11的栅极；M4的栅极连接模拟输入信号Vin，M5的栅极连接参考电压Vip；M6、M7及M8的源极接电源电压，M6的栅极和M7的栅极接时钟信号clkb；M4和M5的源极接M3的漏极；M3的栅极接clkb，M3的源极接地；M8的栅极接clk，M8的漏极分别连接M9和M10的源极；M9的栅极连接M12的栅极同时连接节点Vop1，M9的漏极分别连接M11和M12的漏极，同时连接节点Von1；M10的栅极连接M13的栅极同时连接节点Von1，M10的漏极分别连接M13和M14的漏极，同时连接节点Vop1；M11、M12、M13、M14的源极接地；比较锁存电路通过节点Von1和节点Vop1连接输出驱动电路。

8.如权利要求7所述的一种快速比较电路，其特征在于：所述逻辑判断电路两端分别连接输出驱动电路的输出节点和数模转换电路的输入端；数模转换电路的输出端Voffsetn连接M1的栅极，输出端Voffsetp连接M2的栅极，M2的栅极设置有补偿开关，开启时，M2的栅极同时连接M4和M5的栅极；关断时，M2的栅极同时断开与M4和M5的连接。

9.如权利要求6-8任一项所述的一种快速比较电路，其特征在于：所述时钟信号clkb和clk为一对反向时钟信号，时钟信号clkb1的开启时间晚于clkb的开启时间，所述clkb1的关断时间晚于clkb的关断时间。

10.一种电子设备，其特征在于：所述电子设备包括权利要求1-9中任一项所述的快速比较电路。

Images