CN110995214B - 一种动态比较器 - Google Patents

Abstract

本申请公开了一种动态比较器，包括：用于对第一采样信号和第二采样信号进行放大的预放大器；与预放大器相连，用于当clkc为高电平时，进入比较阶段，且当clkc为低电平时，进入复位阶段的第一动态锁存器；与预放大器相连，用于当clkc为高电平时，进入复位阶段，且当clkc为低电平时，进入比较阶段的第二动态锁存器。这样就相当于是在一个时钟周期内，由本申请所提供的动态比较器能够执行两次比较阶段和两次复位阶段，显然，相比于现有技术中的动态比较器只能在一个时钟周期内执行一次比较阶段和一次复位阶段而言，通过本申请所提供的动态比较器，就可以显著提高动态比较器的整体执行效率。

Description

一种动态比较器

技术领域

本发明涉及比较器技术领域，特别涉及一种动态比较器。

背景技术

动态比较器因其具有功耗低、面积小以及速度快的优点，所以，常常用在逐次逼近寄存器(SAR)的模拟数字转换器(ADC)中进行使用。请参见图1，图1为传统动态比较器的结构图，该动态比较器主要由预放大器和动态锁存器两部分所组成，该动态比较器在clkc为高电平时进行比较，在clkc为低电平时进行复位，也即，在一个时钟周期中只能对动态比较器进行一次比较和一次复位，这样就使得动态比较器的执行效率较低。目前，针对这一技术问题，还没有较为有效的解决办法。

由此可见，如何提高动态比较器的执行效率，是本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本发明的目的在于提供一种动态比较器，以提高动态比较器的执行效率。其具体方案如下：

一种动态比较器，包括：

用于对第一采样信号和第二采样信号进行放大的预放大器；

与所述预放大器相连，用于当clkc为高电平时，进入比较阶段，且当所述clkc为低电平时，进入复位阶段的第一动态锁存器；

与所述预放大器相连，用于当所述clkc为高电平时，进入复位阶段，且当所述clkc为低电平时，进入比较阶段的第二动态锁存器。

优选的，所述预放大器包括NMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14、PMOS管M21、PMOS管M22、PMOS管M23和PMOS管M24；

其中，所述NMOS管M11的栅极与所述NMOS管M21的栅极相连，所述NMOS管M11的漏极与所述NMOS管M21的漏极相连，所述NMOS管M11的源极与所述NMOS管M12的源极相连，且连接Vdd，所述NMOS管M12的漏极分别与所述NMOS管M13的源极和所述NMOS管M14的源极相连，所述NMOS管M13的漏极和所述NMOS管M14的漏极分别与所述PMOS管的M22的漏极和所述PMOS管的M23的漏极相连，所述PMOS管的M22的源极和所述PMOS管的M23的源极均与所述PMOS管M24的漏极相连，所述PMOS管M24的源极与所述PMOS管M21的源极相连，且接地；

相应的，所述NMOS管M12的栅极和所述PMOS管M24的栅极均用于接收所述clkc；所述NMOS管M13的栅极和所述PMOS管M22的栅极用于接收所述第一采样信号，所述NMOS管M14的栅极和所述PMOS管M23的栅极用于接收所述第二采样信号；所述NMOS管M13的漏极为所述预放大器的第一输出端，所述NMOS管M14的漏极为所述预放大器的第二输出端。

优选的，所述第一动态锁存器包括NMOS管M31、NMOS管M32、NMOS管M33、NMOS管M34、PMOS管M41、PMOS管M42、PMOS管M43、PMOS管M44、PMOS管M45和PMOS管M46；

其中，所述NMOS管M31的源极与所述NMOS管M32的源极相连，且连接Vdd，所述NMOS管M31的栅极分别与所述PMOS管M41的栅极和所述PMMOS管M43的栅极相连，所述PMOS管M41的源极接地，所述PMOS管M43的源极接地，所述NMOS管M31的漏极分别与所述NMOS管M33的源极和所述PMOS管M41的漏极相连，所述NMOS管M33的栅极与所述PMOS管M44的栅极相连，所述NMOS管M33的漏极与所述PMOS管M44的漏极相连，所述PMOS管M44的源极接地；所述NMOS管M32的栅极与所述PMOS管M42的栅极和所述PMOS管M46的栅极相连，所述PMOS管M42的源极接地，所述PMOS管M46的源极接地，所述NMOS管M32的漏极分别和所述NMOS管M34的源极和所述PMOS管M42的漏极相连，所述NMOS管M34的栅极与所述PMOS管M45的栅极相连，所述NMOS管M34的漏极与所述PMOS管M45的漏极相连，所述PMOS管M45的源极接地；所述NMOS管M33的漏极与所述NMOS管M34的栅极与所述PMOS管M45的栅极之间的连接线相连，所述NMOS管M34的漏极与所述NMOS管M33的栅极和所述PMOS管M44的栅极之间的连接线相连；

相应的，所述PMOS管M41的栅极为所述第一动态锁存器的第一输入端，所述PMOS管M42的栅极为所述第一动态锁存器的第二输入端，所述PMOS管M43的漏极和所述NMOS管M33的漏极为所述第一动态锁存器的第一输出端，所述PMOS管M46的漏极和所述PMOS管M45的漏极为所述第一动态锁存器的第二输出端。

优选的，所述第二动态锁存器包括NMOS管M51、NMOS管M52、NMOS管M53、NMOS管M54、PMOS管M61、PMOS管M62、PMOS管M63、PMOS管M64、PMOS管M65、PMOS管M66、第一反相器和第二反相器；

其中，所述NMOS管M51的源极与所述NMOS管M52的源极相连，且连接Vdd，所述NMOS管M51的栅极分别与所述PMOS管M61的栅极和所述PMMOS管M63的栅极相连，所述PMOS管M61的源极接地，所述PMOS管M63的源极接地，所述NMOS管M51的漏极分别与所述NMOS管M53的源极和所述PMOS管M61的漏极相连，所述NMOS管M53的栅极与所述PMOS管M64的栅极相连，所述NMOS管M53的漏极与所述PMOS管M64的漏极相连，所述PMOS管M64的源极接地；所述NMOS管M52的栅极与所述PMOS管M62的栅极和所述PMOS管M66的栅极相连，所述PMOS管M62的源极接地，所述PMOS管M66的源极接地，所述NMOS管M52的漏极分别和所述NMOS管M54的源极和所述PMOS管M62的漏极相连，所述PMOS管M62的源极接地，所述NMOS管M54的栅极与所述PMOS管M65的栅极相连，所述NMOS管M54的漏极与所述PMOS管M65的漏极相连，所述PMOS管M65的源极接地；所述NMOS管M53的漏极与所述NMOS管M54的栅极与所述PMOS管M65的栅极之间的连接线相连，所述NMOS管M54的漏极与所述NMOS管M53的栅极和所述PMOS管M64的栅极之间的连接线相连；所述第一反相器的第一端和所述第二反相器的第一端均与所述NMOS管M51的源极相连，所述第一反相器的第二端与所述第二反相器的第二端均与所述PMOS管M63的源极相连；

相应的，所述第一反相器的第一端和所述第二反相器的第一端为所述第二动态锁存器的第一输入端，所述第一反相器的第二端和所述第二反相器的第二端为所述第二动态锁存器的第二输入端，所述PMOS管M63的漏极和所述PMOS管M64的漏极为所述第二动态锁存器的第一输出端，所述PMOS管M66的漏极和所述PMOS管M65的漏极为所述第二动态锁存器的第二输出端。

优选的，所述第一反相器和第二反相器的结构相同。

优选的，所述第一反相器包括NMOS管M01和PMOS管M02；所述第二反相器包括NMOS管M03和PMOS管M04；

其中，所述NMOS管M01的栅极与所述PMOS管M02的栅极相连，所述NMOS管M01的漏极与所述PMOS管M02的漏极相连；所述NMOS管M03的栅极与所述PMOS管M04的栅极相连，所述NMOS管M03的漏极与所述PMOS管M04的漏极相连；

相应的，所述NMOS管M01的源极为所述第一反相器的第一端，所述PMOS管M02的源极为所述第一反相器的第二端；所述NMOS管M03的源极为所述第二反相器的第一端，所述PMOS管M04的源极为所述第二反相器的第二端。

优选的，用于接通或关断所述第一动态锁存器的第一开关，以及用于接通或关断所述第二动态锁存器的第二开关。

优选的，所述第一开关包括NMOS管M71、NMOS管M72、PMOS管M81、PMOS管M82；所述第二开关包括NMOS管M73、NMOS管M74、PMOS管M83、PMOS管M84；

其中，所述NMOS管M71的栅极与所述NMOS管M72的栅极相连，所述NMOS管M71的源极和漏极分别与所述PMOS管M81的漏极和源极相连，所述NMOS管M72的源极和漏极分别与所述PMOS管M82的漏极和源极相连，所述PMOS管M81的栅极和所述NMOS管M73的栅极相连，所述NMOS管M73的源极和漏极分别和所述PMOS管M83的漏极和源极相连，所述PMOS管M82的栅极与所述NMOS管M74的栅极相连，所述NMOS管M74的源极和漏极分别与所述PMOS管M84的漏极和源极相连，所述PMOS管M84的栅极与所述PMOS管M83的栅极相连；

相应的，所述NMOS管M71的漏极为所述第一开关的第一输入端，所述NMOS管M72的漏极为所述第一开关的第二输入端，所述NMOS管M71的源极为所述第一开关的第一输出端，所述NMOS管M72的源极为所述第一开关的第二输出端；所述PMOS管M83的漏极为所述第二开关的第一输入端，所述PMOS管M84的漏极为所述第二开关的第二输入端，所述PMOS管M83的源极为所述第二开关的第一输出端，所述PMOS管M84的源极为所述第二开关的第二输出端。

可见，在本发明中，首先是利用预放大器对第一采样信号和第二采样信号进行放大，并且，当clkc为高电平时，第一动态锁存器会进入比较阶段，第二动态锁存器会进入复位阶段，当clkc为低电平时，第一动态锁存器会进入复位阶段，第二动态锁存器会进入比较阶段。这样就相当于是在一个时钟周期内，由本发明所提供的动态比较器能够执行两次比较阶段和两次复位阶段，显然，相比于现有技术中的动态比较器只能在一个时钟周期内执行一次比较阶段和一次复位阶段而言，通过本发明所提供的动态比较器，就可以显著提高动态比较器的整体执行效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为传统动态比较器的结构图；

图2为本发明实施例所提供的一种动态比较器的结构图；

图3为本发明实施例所提供的一种预放大器的结构图；

图4为本发明实施例所提供的第一动态锁存器的结构图；

图5为本发明实施例所提供的第二动态锁存器的结构图；

图6为本发明实施例所提供的另一种第二动态比较器的结构图；

图7为本发明实施例所提供的另一种动态比较器的结构图；

图8为本发明实施例所提供的第一开关和第二开关的结构图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参照图2，图2为本发明实施例所提供的一种动态比较器的结构图，该动态比较器包括：

用于对第一采样信号和第二采样信号进行放大的预放大器；

与预放大器相连，用于当clkc为高电平时，进入比较阶段，且当clkc为低电平时，进入复位阶段的第一动态锁存器；

与预放大器相连，用于当clkc为高电平时，进入复位阶段，且当clkc为低电平时，进入比较阶段的第二动态锁存器。

本实施例是提供了一种新型的动态比较器，通过该动态比较器可以增加动态比较器的执行效率。请参见图2，预放大器首先会对第一采样信号vin和第二采样信号vip进行放大，当时钟信号clkc为高电平时，也即，当clkc为“1”时，第一动态锁存器进入比较阶段，第二动态锁存器进入复位阶段；当clkc为低电平时，也即，当clkc为“0”时，第一动态锁存器进入复位阶段，第二动态锁存器进入比较阶段。

显然，在本实施例所提供的动态比较器中，由于该动态比较器能够在clkc为高电平时，使得第一动态锁存器进入比较阶段、第二动态锁存器进入复位阶段，在clkc为低电平时，使得第一动态锁存器进入复位阶段、第二动态锁存器进入比较阶段，这样第一动态锁存器或者是第二动态锁存器在进入复位阶段的同时，第二动态锁存器或者是第一动态锁存器还能够继续执行比较阶段。这样就相当于是在一个时钟周期内，由本实施例所提供的动态比较器能够执行两次比较阶段和两次复位阶段，显然，相比于现有技术中的动态比较器只能在一个时钟周期内执行一次比较阶段和一次复位阶段而言，这样就可以显著增加动态比较器的整体执行效率。

此外，由于此种类型的动态比较器相比于传统类型的动态比较器而言，因为该种类型的动态比较器只用到了一个预放大器，所以，动态比较器在比较相同的次数时所需要的平均功耗就会降低，由此就可以进一步降低动态比较器的功耗。

可见，在本实施例中，首先是利用预放大器对第一采样信号和第二采样信号进行放大，并且，当clkc为高电平时，第一动态锁存器会进入比较阶段，第二动态锁存器会进入复位阶段，当clkc为低电平时，第一动态锁存器会进入复位阶段，第二动态锁存器会进入比较阶段。这样就相当于是在一个时钟周期内，由本实施例所提供的动态比较器能够执行两次比较阶段和两次复位阶段，显然，相比于现有技术中的动态比较器只能在一个时钟周期内执行一次比较阶段和一次复位阶段而言，通过本实施例所提供的动态比较器，就可以显著提高动态比较器的整体执行效率。

基于上述实施例，本实施例对技术方案作进一步的说明与优化，请参见图3，图3为本发明实施例所提供的一种预放大器的结构图。具体的，预放大器包括NMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14、PMOS管M21、PMOS管M22、PMOS管M23和PMOS管M24；

其中，NMOS管M11的栅极与NMOS管M21的栅极相连，NMOS管M11的漏极与NMOS管M21的漏极相连，NMOS管M11的源极与NMOS管M12的源极相连，且连接Vdd，NMOS管M12的漏极分别与NMOS管M13的源极和NMOS管M14的源极相连，NMOS管M13的漏极和NMOS管M14的漏极分别与PMOS管的M22的漏极和PMOS管的M23的漏极相连，PMOS管的M22的源极和PMOS管的M23的源极均与PMOS管M24的漏极相连，PMOS管M24的源极与PMOS管M21的源极相连，且接地；

相应的，NMOS管M12的栅极和PMOS管M24的栅极均用于接收clkc；NMOS管M13的栅极和PMOS管M22的栅极用于接收第一采样信号，NMOS管M14的栅极和PMOS管M23的栅极用于接收第二采样信号；NMOS管M13的漏极为预放大器的第一输出端，NMOS管M14的漏极为预放大器的第二输出端。

在本实施例中，是提供了一种预放大器的具体电路结构图，通过该预放大器可以对第一采样信号vin和第二采样信号vip进行放大，其中，NMOS管M12的栅极和PMOS管M24的栅极用于接收clkc。当预放大器接收到clkc时，会触发第一动态锁存器进入比较阶段或复位阶段，或者是会触发第二动态锁存器进入复位阶段或比较阶段。

请参见图4，图4为本发明实施例所提供的第一动态锁存器的结构图。具体的，第一动态锁存器包括NMOS管M31、NMOS管M32、NMOS管M33、NMOS管M34、PMOS管M41、PMOS管M42、PMOS管M43、PMOS管M44、PMOS管M45和PMOS管M46；

其中，NMOS管M31的源极与NMOS管M32的源极相连，且连接Vdd，NMOS管M31的栅极分别与PMOS管M41的栅极和PMMOS管M43的栅极相连，PMOS管M41的源极接地，PMOS管M43的源极接地，NMOS管M31的漏极分别与NMOS管M33的源极和PMOS管M41的漏极相连，NMOS管M33的栅极与PMOS管M44的栅极相连，NMOS管M33的漏极与PMOS管M44的漏极相连，PMOS管M44的源极接地；NMOS管M32的栅极与PMOS管M42的栅极和PMOS管M46的栅极相连，PMOS管M42的源极接地，PMOS管M46的源极接地，NMOS管M32的漏极分别和NMOS管M34的源极和PMOS管M42的漏极相连，NMOS管M34的栅极与PMOS管M45的栅极相连，NMOS管M34的漏极与PMOS管M45的漏极相连，PMOS管M45的源极接地；NMOS管M33的漏极与NMOS管M34的栅极与PMOS管M45的栅极之间的连接线相连，NMOS管M34的漏极与NMOS管M33的栅极和PMOS管M44的栅极之间的连接线相连；

相应的，PMOS管M41的栅极为第一动态锁存器的第一输入端，PMOS管M42的栅极为第一动态锁存器的第二输入端，PMOS管M43的漏极和NMOS管M33的漏极为第一动态锁存器的第一输出端，PMOS管M46的漏极和PMOS管M45的漏极为第一动态锁存器的第二输出端。

请参见图4，图4为本发明实施例所提供的第一动态锁存器的结构图，在图4当中，PMOS管M41的栅极和PMOS管M42的栅极相当于是第一动态锁存器的两个输入端，在图4中分别以von和vop进行标识；而PMOS管M43的漏极和NMOS管M33的漏极为第一动态锁存器的第一输出端，PMOS管M46的漏极和PMOS管M45的漏极为第一动态锁存器的第二输出端，在图4中分别用voutn和voutp进行标识。

具体的，当clkc处于上升沿状态时，如果是vin>vip，clkc从“0”上升至“1”，von、vop由“1”下降至“0”时，第一动态锁存器就会进入比较阶段；如果是vin<vip，clkc从“1”下降至“0”，von、vop由“0”上升至“1”时，第一动态锁存器就会进入复位阶段。

当clkc处于下降沿状态时，如果是vin>vip，clkc从“1”下降至“0”，von、vop由“0”上升至“1”时，第一动态锁存器就会进入复位阶段；如果是vin<vip，clkc从“0”上升至“1”，von、vop由“1”下降至“0”时，第一动态锁存器就会进入比较阶段。

请参见图5，图5为本发明实施例所提供的第二动态锁存器的结构图。具体的，第二动态锁存器包括NMOS管M51、NMOS管M52、NMOS管M53、NMOS管M54、PMOS管M61、PMOS管M62、PMOS管M63、PMOS管M64、PMOS管M65、PMOS管M66、第一反相器和第二反相器；

其中，NMOS管M51的源极与NMOS管M52的源极相连，且连接Vdd，NMOS管M51的栅极分别与PMOS管M61的栅极和PMMOS管M63的栅极相连，PMOS管M61的源极接地，PMOS管M63的源极接地，NMOS管M51的漏极分别与NMOS管M53的源极和PMOS管M61的漏极相连，NMOS管M53的栅极与PMOS管M64的栅极相连，NMOS管M53的漏极与PMOS管M64的漏极相连，PMOS管M64的源极接地；NMOS管M52的栅极与PMOS管M62的栅极和PMOS管M66的栅极相连，PMOS管M62的源极接地，PMOS管M66的源极接地，NMOS管M52的漏极分别和NMOS管M54的源极和PMOS管M62的漏极相连，PMOS管M62的源极接地，NMOS管M54的栅极与PMOS管M65的栅极相连，NMOS管M54的漏极与PMOS管M65的漏极相连，PMOS管M65的源极接地；NMOS管M53的漏极与NMOS管M54的栅极与PMOS管M65的栅极之间的连接线相连，NMOS管M54的漏极与NMOS管M53的栅极和PMOS管M64的栅极之间的连接线相连；第一反相器的第一端和第二反相器的第一端均与NMOS管M51的源极相连，第一反相器的第二端与第二反相器的第二端均与PMOS管M63的源极相连；

相应的，第一反相器的第一端和第二反相器的第一端为第二动态锁存器的第一输入端，第一反相器的第二端和第二反相器的第二端为第二动态锁存器的第二输入端，PMOS管M63的漏极和PMOS管M64的漏极为第二动态锁存器的第一输出端，PMOS管M66的漏极和PMOS管M65的漏极为第二动态锁存器的第二输出端。

请参见图5，图5为本发明实施例所提供的第二动态锁存器的结构图，在本实施例中，第一反相器和第二反相器的作用是为了对预放大器的两个输出信号进行取反，以使得第二动态锁存器的工作状态与第一动态锁存器的工作状态相反。

其中，von1表示对预放大器的输出信号von进行取反，vop1表示对预放大器的输出信号vop进行取反，这样就可以使得第二动态锁存器的工作状态与第一动态比较器的工作状态相反。

作为一种优选的实施方式，第一反相器和第二反相器的结构相同。

具体的，在本实施例中，是将第一反相器和第二反相器设置为结构相同的反相器，因为通过这样的设置方式，不仅能够使得第二动态锁存器的结构更加整齐，而且，也能够进一步提高第二动态锁存器的稳定性。

请参见图6，图6为本发明实施例所提供的另一种第二动态比较器的结构图。具体的，第一反相器包括NMOS管M01和PMOS管M02；第二反相器包括NMOS管M03和PMOS管M04；

其中，NMOS管M01的栅极与PMOS管M02的栅极相连，NMOS管M01的漏极与PMOS管M02的漏极相连；NMOS管M03的栅极与PMOS管M04的栅极相连，NMOS管M03的漏极与PMOS管M04的漏极相连；

相应的，NMOS管M01的源极为第一反相器的第一端，PMOS管M02的源极为第一反相器的第二端；NMOS管M03的源极为第二反相器的第一端，PMOS管M04的源极为第二反相器的第二端。

在本实施例中，是利用NMOS管M01和PMOS管M02来组成第一反相器，并利用NMOS管M03和PMOS管M04来组成第二反相器，具体连接结构可以参见图6，此处不作具体赘述。

基于上述实施例，本实施例对技术方案作进一步的说明与优化，请参见图7，图7为本发明实施例所提供的另一种动态比较器的结构图，具体的，上述动态比较器还包括：用于接通或关断第一动态锁存器的第一开关S1，以及用于接通或关断第二动态锁存器的第二开关S2。

在本实施例中，为了方便导出第一动态锁存器和第二动态锁存器的输出结果，还在该动态比较器中设置了用于接通或关断第一动态锁存器的第一开关S1，以及用于接通或关断第二动态锁存器的第二开关S2。

具体的，当第一动态锁存器进入比较阶段、第二动态锁存器进入复位阶段时，同时，将第一开关S1闭合、第二开关S2断开，此时，就可以将比较结果通过第一开关S1传输至预放大器中的von和vop；当第一动态锁存器进入复位阶段、第二动态锁存器进入比较阶段时，同时，将第一开关S1断开、第二开关S2闭合，此时，就可以将比较结果通过第二开关S2传输至预放大器中的von和vop，以使得动态比较器可以在下一个clkc周期再对采样信号进行比较。

可见，通过本实施例所提供的技术方案，可以进一步增加动态比较器在使用过程中的便捷性。

请参见图8，图8为本发明实施例所提供的第一开关和第二开关的结构图；具体的，第一开关S1包括NMOS管M71、NMOS管M72、PMOS管M81、PMOS管M82；第二开关S2包括NMOS管M73、NMOS管M74、PMOS管M83、PMOS管M84；

其中，NMOS管M71的栅极和NMOS管M72的栅极相连，NMOS管M71的源极和漏极分别与PMOS管M81的漏极和源极相连，NMOS管M72的源极和漏极分别与PMOS管M82的漏极和源极相连，PMOS管M81的栅极和NMOS管M73的栅极相连，NMOS管M73的源极和漏极分别和PMOS管M83的漏极和源极相连，PMOS管M82的栅极与NMOS管M74的栅极相连，NMOS管M74的源极和漏极分别与PMOS管M84的漏极和源极相连，PMOS管M84的栅极与PMOS管M83的栅极相连；

相应的，NMOS管M71的漏极为第一开关的第一输入端，NMOS管M72的漏极为第一开关的第二输入端，NMOS管M71的源极为第一开关的第一输出端，NMOS管M72的源极为第一开关的第二输出端；PMOS管M83的漏极为第二开关的第一输入端，PMOS管M84的漏极为第二开关的第二输入端，PMOS管M83的源极为第二开关的第一输出端，PMOS管M84的源极为第二开关的第二输出端。

在本实施例中，是提供了第一开关S1和第二开关S2的结构示意图，具体请参见图8。其中，voutp和voutn对应连接第一动态锁存器中的voutp和voutn，voutp1和voutn1对应连接第二动态锁存器中的voutp1和voutn1。

基于前述实施例所提供的预放大器、第一动态锁存器、第二动态锁存器以及第一开关S1和第二开关S2的具体结构，下面对整个动态比较器的工作过程进行阐述。

当clkc处于上升沿时，假设vin>vip，clkc从“0”上升至“1”时，von、vop由“1”下降至“0”，此时，第一动态比较器进入比较阶段，第二动态比较器进入复位阶段，由于vin>vip，所以，von的下降速度快于vop，因此，A点的上升速度快于B点，NMOS管M33先开启，并对voutn充电，而NMOS管M34后开启，因此voutp的上升速度缓慢，当voutn上升时，NMOS管M34对voutp的充电电流会减少，当voutn持续上升，最终NMOS管M34会关断，PMOS管M45会导通，并使得voutp输出0，voutn输出“1”；而当vin<vip时，与上述过程相反，此时，voutp会输出“1”，voutn会输出“0”。

当clkc处于下降沿时，假设vin>vip，clkc从“1”下降至“0”时，von、vop由“0”上升至“1”，此时，第一动态比较器进入复位阶段，第二动态比较器进入比较阶段，由于vin>vip，所以，von1的下降速度快于vop1，因此，C点的上升速度快于D点，NMOS管M53先开启，并对voutn1充电，而NMOS管M54后开启，因此voutp1的上升速度缓慢，当voutn1上升时，NMOS管M54对voutp1的充电电流会减少，当voutn1持续上升，最终NMOS管M54会关断，PMOS管M65会导通，并使得voutp1输出“0”，voutn输出“1”；而当vin<vip时，与上述过程相反，此时，voutp1会输出“1”，voutn会输出“0”。

由此可见，通过本发明实施例所提供的动态比较器，能够使得动态比较器可以在clkc的上升沿和下降沿分别进入比较阶段，这样从整体上来看，该动态比较器在进行比较的过程中，并没有利用单独的时间进行复位，由此就可以相对提高动态比较器的执行效率。

并且，相比于传统的动态比较器而言，该动态比较器在比较相同次数的过程中，可以在一个clkc周期中进行两次比较，这样动态比较器在比较相同的次数时，动态比较器就会花费相对较少的时间，由此就大大提高了动态比较器的执行效率。此外，在该动态比较器中，因为只用到了一个预放大器，所以，在动态比较器比较相同的次数时，就会少用一个预放大器，而相对降低动态比较器所需要消耗的功耗量。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种动态比较器进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种动态比较器，其特征在于，包括：

用于对第一采样信号和第二采样信号进行放大的预放大器；

与所述预放大器相连，用于当clkc为高电平时，进入比较阶段，且当所述clkc为低电平时，进入复位阶段的第一动态锁存器；

与所述预放大器相连，用于当所述clkc为高电平时，进入复位阶段，且当所述clkc为低电平时，进入比较阶段的第二动态锁存器；

其中，所述预放大器、所述第一动态锁存器和所述第二动态锁存器共同构成一个所述动态比较器。

2.根据权利要求1所述的动态比较器，其特征在于，所述预放大器包括NMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14、PMOS管M21、PMOS管M22、PMOS管M23和PMOS管M24；

其中，所述NMOS管M11的栅极与所述NMOS管M21的栅极相连，所述NMOS管M11的漏极与所述NMOS管M21的漏极相连，所述NMOS管M11的源极与所述NMOS管M12的源极相连，且连接Vdd，所述NMOS管M12的漏极分别与所述NMOS管M13的源极和所述NMOS管M14的源极相连，所述NMOS管M13的漏极和所述NMOS管M14的漏极分别与所述PMOS管的M22的漏极和所述PMOS管的M23的漏极相连，所述PMOS管的M22的源极和所述PMOS管的M23的源极均与所述PMOS管M24的漏极相连，所述PMOS管M24的源极与所述PMOS管M21的源极相连，且接地；

相应的，所述NMOS管M12的栅极和所述PMOS管M24的栅极均用于接收所述clkc；所述NMOS管M13的栅极和所述PMOS管M22的栅极用于接收所述第一采样信号，所述NMOS管M14的栅极和所述PMOS管M23的栅极用于接收所述第二采样信号；所述NMOS管M13的漏极为所述预放大器的第一输出端，所述NMOS管M14的漏极为所述预放大器的第二输出端。

3.根据权利要求2所述的动态比较器，其特征在于，所述第一动态锁存器包括NMOS管M31、NMOS管M32、NMOS管M33、NMOS管M34、PMOS管M41、PMOS管M42、PMOS管M43、PMOS管M44、PMOS管M45和PMOS管M46；

其中，所述NMOS管M31的源极与所述NMOS管M32的源极相连，且连接Vdd，所述NMOS管M31的栅极分别与所述PMOS管M41的栅极和所述PMOS管M43的栅极相连，所述PMOS管M41的源极接地，所述PMOS管M43的源极接地，所述NMOS管M31的漏极分别与所述NMOS管M33的源极和所述PMOS管M41的漏极相连，所述NMOS管M33的栅极与所述PMOS管M44的栅极相连，所述NMOS管M33的漏极与所述PMOS管M44的漏极相连，所述PMOS管M44的源极接地；所述NMOS管M32的栅极与所述PMOS管M42的栅极和所述PMOS管M46的栅极相连，所述PMOS管M42的源极接地，所述PMOS管M46的源极接地，所述NMOS管M32的漏极分别和所述NMOS管M34的源极和所述PMOS管M42的漏极相连，所述NMOS管M34的栅极与所述PMOS管M45的栅极相连，所述NMOS管M34的漏极与所述PMOS管M45的漏极相连，所述PMOS管M45的源极接地；所述NMOS管M33的漏极与所述NMOS管M34的栅极与所述PMOS管M45的栅极之间的连接线相连，所述NMOS管M34的漏极与所述NMOS管M33的栅极和所述PMOS管M44的栅极之间的连接线相连；

相应的，所述PMOS管M41的栅极为所述第一动态锁存器的第一输入端，所述PMOS管M42的栅极为所述第一动态锁存器的第二输入端，所述PMOS管M43的漏极和所述NMOS管M33的漏极为所述第一动态锁存器的第一输出端，所述PMOS管M46的漏极和所述PMOS管M45的漏极为所述第一动态锁存器的第二输出端。

4.根据权利要求3所述的动态比较器，其特征在于，所述第二动态锁存器包括NMOS管M51、NMOS管M52、NMOS管M53、NMOS管M54、PMOS管M61、PMOS管M62、PMOS管M63、PMOS管M64、PMOS管M65、PMOS管M66、第一反相器和第二反相器；

其中，所述NMOS管M51的源极与所述NMOS管M52的源极相连，且连接Vdd，所述NMOS管M51的栅极分别与所述PMOS管M61的栅极和所述PMOS管M63的栅极相连，所述PMOS管M61的源极接地，所述PMOS管M63的源极接地，所述NMOS管M51的漏极分别与所述NMOS管M53的源极和所述PMOS管M61的漏极相连，所述NMOS管M53的栅极与所述PMOS管M64的栅极相连，所述NMOS管M53的漏极与所述PMOS管M64的漏极相连，所述PMOS管M64的源极接地；所述NMOS管M52的栅极与所述PMOS管M62的栅极和所述PMOS管M66的栅极相连，所述PMOS管M62的源极接地，所述PMOS管M66的源极接地，所述NMOS管M52的漏极分别和所述NMOS管M54的源极和所述PMOS管M62的漏极相连，所述PMOS管M62的源极接地，所述NMOS管M54的栅极与所述PMOS管M65的栅极相连，所述NMOS管M54的漏极与所述PMOS管M65的漏极相连，所述PMOS管M65的源极接地；所述NMOS管M53的漏极与所述NMOS管M54的栅极与所述PMOS管M65的栅极之间的连接线相连，所述NMOS管M54的漏极与所述NMOS管M53的栅极和所述PMOS管M64的栅极之间的连接线相连；所述第一反相器的第一端和所述第二反相器的第一端均与所述NMOS管M51的源极相连，所述第一反相器的第二端与所述第二反相器的第二端均与所述PMOS管M63的源极相连；

相应的，所述第一反相器的第一端和所述第二反相器的第一端为所述第二动态锁存器的第一输入端，所述第一反相器的第二端和所述第二反相器的第二端为所述第二动态锁存器的第二输入端，所述PMOS管M63的漏极和所述PMOS管M64的漏极为所述第二动态锁存器的第一输出端，所述PMOS管M66的漏极和所述PMOS管M65的漏极为所述第二动态锁存器的第二输出端。

5.根据权利要求4所述的动态比较器，其特征在于，所述第一反相器和第二反相器的结构相同。

6.根据权利要求5所述的动态比较器，其特征在于，所述第一反相器包括NMOS管M01和PMOS管M02；所述第二反相器包括NMOS管M03和PMOS管M04；

其中，所述NMOS管M01的栅极与所述PMOS管M02的栅极相连，所述NMOS管M01的漏极与所述PMOS管M02的漏极相连；所述NMOS管M03的栅极与所述PMOS管M04的栅极相连，所述NMOS管M03的漏极与所述PMOS管M04的漏极相连；

相应的，所述NMOS管M01的源极为所述第一反相器的第一端，所述PMOS管M02的源极为所述第一反相器的第二端；所述NMOS管M03的源极为所述第二反相器的第一端，所述PMOS管M04的源极为所述第二反相器的第二端。

7.根据权利要求4所述的动态比较器，其特征在于，还包括：用于接通或关断所述第一动态锁存器的第一开关，以及用于接通或关断所述第二动态锁存器的第二开关。

8.根据权利要求7所述的动态比较器，其特征在于，所述第一开关包括NMOS管M71、NMOS管M72、PMOS管M81、PMOS管M82；所述第二开关包括NMOS管M73、NMOS管M74、PMOS管M83、PMOS管M84；

其中，所述NMOS管M71的栅极与所述NMOS管M72的栅极相连，所述NMOS管M71的源极和漏极分别与所述PMOS管M81的漏极和源极相连，所述NMOS管M72的源极和漏极分别与所述PMOS管M82的漏极和源极相连，所述PMOS管M81的栅极和所述NMOS管M73的栅极相连，所述NMOS管M73的源极和漏极分别和所述PMOS管M83的漏极和源极相连，所述PMOS管M82的栅极与所述NMOS管M74的栅极相连，所述NMOS管M74的源极和漏极分别与所述PMOS管M84的漏极和源极相连，所述PMOS管M84的栅极与所述PMOS管M83的栅极相连；

相应的，所述NMOS管M71的漏极为所述第一开关的第一输入端，所述NMOS管M72的漏极为所述第一开关的第二输入端，所述NMOS管M71的源极为所述第一开关的第一输出端，所述NMOS管M72的源极为所述第一开关的第二输出端；所述PMOS管M83的漏极为所述第二开关的第一输入端，所述PMOS管M84的漏极为所述第二开关的第二输入端，所述PMOS管M83的源极为所述第二开关的第一输出端，所述PMOS管M84的源极为所述第二开关的第二输出端。