CN108259093B

CN108259093B - 一种应用于跳频通信的高速超宽带半周期频率检测电路

Info

Publication number: CN108259093B
Application number: CN201810054580.0A
Authority: CN
Inventors: 徐卫林; 刘俊昕; 孙晓菲; 李海鸥; 韦保林; 段吉海
Original assignee: Guilin University of Electronic Technology
Current assignee: Guilin University of Electronic Technology
Priority date: 2018-01-19
Filing date: 2018-01-19
Publication date: 2023-07-14
Anticipated expiration: 2038-01-19
Also published as: CN108259093A

Abstract

本发明公开一种应用于跳频通信的高速超宽带半周期频率检测电路，通过对输入的频率信号分别进行上升沿和下降沿检测，并可在输入信号的半个周期内将频率转换为电压，提出并采用包络检测电容与采样开关结构，对采样电容进行峰值检测并实时跟踪，产生稳定的直流电压信号进行输出。边沿信号互锁控制工作方式，可使电路实现自动检测，自我恢复到初始状态，当检测到新的频率信号时，不需电路外部施加复位或重启信号，使电路对于跳频信号可实现连续检测，并适用于超宽带高速跳频信号的检测。本发明适用于超宽带跳频通信，可满足高速跳频模式，克服传统频率检测电路检测时间过长、检测频带范围窄、可检测频率不高、输出电压纹波抖动大、功耗高等不足。

Description

一种应用于跳频通信的高速超宽带半周期频率检测电路

技术领域

本发明涉及集成电路技术领域，具体涉及一种应用于跳频通信的高速超宽带半周期频率检测电路。

背景技术

跳频信号是一个典型的非稳定信号，由于其具有跳跃模式和跳跃频率等独一无二的特点，因此跳频信号很难被截获或阻拦，也使其具有很高的安全性。因为具有较强的抗检测、抗干扰和多址能力，跳频通信广泛的应用于军用电台、军用雷达等军事通信领域，是现代军事通信的重要制式。随着现代通信技术的快速发展，跳频通信信号的带宽越来越宽，频率越来越高，跳频速度也越来越快，而信号采样需要满足奈奎斯特采样定理，这对ADC和DSP系统的设计产生了巨大的压力，目前的模数转换技术难以满足跳频信号采样的需求。

当前，战术网无线电台的跳频频率已达到每秒数千次；在极高频、超高频频段通信中，跳频信号带宽可达数吉赫兹，跳数可达每秒数万次。针对短波战术跳频通信对抗，国内外已研究出多种跳频网信息分析识别方法，例如：信道接收机、压缩接收机、超外差声光接收机、FFT快速接收机等。而高速超宽带快速跳频信号检测由于其带宽大、跳数高，仍是目前研究的热点和难点。

发明内容

本发明所要解决的是传统跳频通信频率检测电路所存在的检测速度较慢、可检测频率范围较窄和稳定性较差等问题，提供一种应用于跳频通信的高速超宽带半周期频率检测电路。

为解决上述问题，本发明是通过以下技术方案实现的：

一种应用于跳频通信的高速超宽带半周期频率检测电路，由MOS管M1-M37、包络检测电容C1、采样电容C2、电流源I1组成；

MOS管M1的栅极和MOS管M2的栅极相连后，形成整个高速超宽带半周期频率检测电路的输入端Vin；MOS管M1和M3的源极与电源VDD连接；MOS管M2和M4的源极与地GND连接；MOS管M1和M2的漏极与MOS管M3和M4的栅极相连；MOS管M3和M4的漏极与MOS管M8和M9的栅极相连；

MOS管M5和M7的源极与电源VDD连接；MOS管M6和M8的源极与地GND连接；MOS管M5和M6的漏极与MOS管M7的栅极相连；MOS管M5和M6的栅极与MOS管M7和M8的漏极相连；

MOS管M9和M10的源极与电压源VDD连接；MOS管M11和M12的源极与地GND连接；MOS管M10和M11的漏极与MOS管M12的栅极相连；MOS管M10和M11的栅极与MOS管M9和M12的漏极相连；

MOS管M13、M15、M18和M19的源极与电源VDD连接；MOS管M14、M16和M17的源极与地GND连接；MOS管M13和M14的栅极与MOS管M18的漏极相连后，接至MOS管M8的漏极；MOS管M19和M20的栅极与MOS管M17的漏极相连后，接至MOS管M9的漏极；MOS管M13和M14的漏极与MOS管M15和M16的栅极相连；MOS管M15和M16的漏极与MOS管M17的栅极相连；MOS管M19和MOS管M20的漏极与MOS管M18的栅极相连；

MOS管M21和M23的源极与电源VDD连接；MOS管M22和M24的源极与地GND连接；MOS管M21和M22的栅极与MOS管M8的漏极连接；MOS管M21和M22的漏极与MOS管M23和M24的栅极相连；MOS管M23和M24的漏极与MOS管M29的栅极连接；

MOS管M25和M27的源极与电源VDD连接；MOS管M26和M28的源极与地GND连接；MOS管M25和MOS管M26的栅极与MOS管M9的漏极连接；MOS管M25和M26的漏极与MOS管M27和M28的栅极相连；MOS管M27和M28的漏极与MOS管M33的栅极连接；

MOS管M29的源极通过电流源I1与电源VDD连接，MOS管M29的漏极与MOS管M33的源极连接，MOS管M33的漏极通过采样电容C2与地GND连接；

MOS管M31的源极与电源VDD连接；MOS管M30和M32的源极与地GND连接；MOS管M31和M32的栅极相连后，形成整个高速超宽带半周期频率检测电路的复位端RST；MOS管M31和M32的漏极与MOS管M30的栅极相连；MOS管M30的漏极与MOS管M29的漏极连接；

MOS管M34和M9的漏极连接；MOS管M34和M35的栅极相连后，与MOS管M29的栅极连接；MOS管M34和M35的源极与地GND连接；MOS管M35和M33的漏极连接；

MOS管M37的栅极连接MOS管M33的栅极；MOS管M36的栅极接MOS管M28的栅极；MOS管M36和M37的源极相连后，与MOS管M35的漏极连接；MOS管M36和M37的漏极相连后，形成整个高速超宽带半周期频率检测电路的输出端Vout；包络检测电容一端与MOS管M36的漏极连接，另一端接地GND。

上述方案中，MOS管M1、M3、M5、M7、M9、M10、M13、M15、M18、M19、M21、M23、M25、M27、M29、M31、M33和M36为PMOS管；MOS管M2、M4、M6、M8、M11、M12、M14、M16、M17、M20、M22、M24、M26、M28、M30、M32、M34、M35和M37为NMOS管。

本发明通过对输入的频率信号分别进行上升沿和下降沿检测，并可在输入信号的半个周期内将频率转换为电压，提出并采用包络检测电容与采样开关结构，对采样电容进行峰值检测并实时跟踪，产生稳定的直流电压信号进行输出。边沿信号互锁控制工作方式，可使电路实现自动检测，自我恢复到初始状态，当检测到新的频率信号时，不需电路外部施加复位或重启信号，使电路对于跳频信号可实现连续检测，并适用于超宽带高速跳频信号的检测。

与现有技术相比，本发明具有如下特点：

1、检测输入信号的上升沿与下降沿，可在输入信号半个时钟周期内，完成从频率到电压的转换，有效的减少了信号的转换时间，提高整体电路系统的工作效率和响应速度；

2、电路采用边沿信号互锁控制的方式，实现自动检测，自我恢复到初始状态，当检测到新的频率信号时，不需要将电路复位重启，可自我调节，产生与之相对应的电压输出；

3、采用包络检测电容和采样开关，对采样电容进行峰值检测并实时跟踪，从而产生稳定的直流电压信号进行输出。

附图说明

图1为一种应用于跳频通信的高速超宽带半周期频率检测电路的原理图。

图2为图1所示电路的工作流程图。

图3为图1所示电路的信号波形图。

图4为图1所示电路系统的输入输出关系图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实例，并参照附图，对本发明进一步详细说明。

一种应用于跳频通信的高速超宽带半周期频率检测电路，如图1所示，由PMOS管M1、M3、M5、M7、M9、M10、M13、M15、M18、M19、M21、M23、M25、M27、M29、M31、M33和M36，NMOS管M2、M4、M6、M8、M11、M12、M14、M16、M17、M20、M22、M24、M26、M28、M30、M32、M34、M35和M37，电流源I1，包络检测电容C1和采样电容C2组成。该电路具有一个输入端Vin，一个复位端RST，一个输出端Vout。

PMOS管M1、M3的源极与电源VDD连接，NMOS管M2、M4的源极与地GND连接，PMOS管M1的栅极和NMOS管M2的栅极相连并与输入端Vin连接，PMOS管M1的漏极和NMOS管M2的漏极相连并与PMOS管M3的栅极相连，PMOS管M3的栅极与NMOS管M4的栅极相连，PMOS管M3的漏极与NMOS管M4的漏极相连，并与NMOS管M8、PMOS管M9的栅极连接。

PMOS管M5、NMOS管M6和PMOS管M7构成上升沿检测保持电路。NMOS管M8的源极与地GND连接，PMOS管M5的栅极及NMOS管M6的栅极相连后与NMOS管M8的漏极连接，PMOS管M5的漏极与NMOS管M6的漏极相连并与PMOS管M7的栅极连接，PMOS管M5、M7的源极与电源VDD连接，NMOS管M6的源极与地GND连接，PMOS管M7的漏极与线VG1相连。

PMOS管M10、NMOS管M11和NMOS管M12构成下升沿检测保持电路。PMOS管M9的源极与电压源VDD连接，PMOS管M9的漏极与线VG2连接，PMOS管M10的栅极与NMOS管M11的栅极连接并与PMOS管M9的漏极连接，PMOS管M10的漏极与NMOS管M11的漏极相连并与NMOS管M12的栅极连接，PMOS管M10的源极与电源VDD连接，NMOS管M11、M12的源极与地GND连接，NMOS管M12的漏极与线VG2连接。

PMOS管M21的栅极与NMOS管M22的栅极相连并与线VG1连接，PMOS管M21的漏极与NMOS管M22的漏极相连并与PMOS管M23的栅极连接，PMOS管M23的栅极与NMOS管M24的栅极相连，PMOS管M23的漏极与NMOS管M24的漏极相连并通过线VG11与PMOS管M29的栅极连接。PMOS管M21、M23的源极与电源VDD连接，NMOS管M22、M24的源极与地GND连接。

PMOS管M25的栅极与NMOS管M26的栅极相连并与线VG2连接，PMOS管M25的漏极与NMOS管M26的漏极相连并与线～VG22连接，PMOS管M27的栅极与NMOS管M28的栅极相连并与线～VG22连接，PMOS管M27的漏极与NMOS管M28的漏极相连并通过线VG22与PMOS管M33的栅极连接。PMOS管M25、M27的源极与电源VDD连接，NMOS管M26、M28的源极与地GND连接。

PMOS管M29的、PMOS管M33的、电流源I1和电容C2构成采样电容充电支路。PMOS管M29的源极通过电流源I1与电源VDD连接，PMOS管M29的漏极与PMOS管M33的源极连接，PMOS管M33的漏极通过电容C2与地GND连接。

PMOS管M13、NMOS管M14、PMOS管M15、NMOS管M16、NMOS管M17、PMOS管M18、PMOS管M19和NMOS管M20构成信号互锁控制开关。PMOS管M13的栅极与NMOS管M14的栅极相连并与线VG1连接，PMOS管M13的漏极与NMOS管M14的漏极相连并与PMOS管M15的栅极连接，PMOS管M15的栅极与NMOS管M16的栅极相连，PMOS管M15的漏极与NMOS管M16的漏极相连并与NMOS管M17的栅极连接，NMOS管M17的漏极与线VG2连接。PMOS管M13、M15和M19的源极与PMOS管M18的源极均与电源VDD连接，NMOS管M14、M16、M17和M20的源极均与地GND连接。PMOS管M19的栅极与NMOS管M20的栅极相连并与线VG2连接，PMOS管M19的漏极与NMOS管M20的漏极相连并与PMOS管M18的栅极连接，PMOS管M18的漏极与线VG1连接。

PMOS管M31的栅极与NMOS管M32的栅极相连后与输入端RST连接，PMOS管M31的漏极与NMOS管M32的漏极相连后通过线～RST与NMOS管M30的栅极连接，NMOS管M30的漏极与PMOS管M29的漏极连接，PMOS管M31的源极与电源VDD连接；NMOS管M30和M32的源极与地GND连接。

NMOS管M34的漏极与线VG2连接，NMOS管M34的栅极与NMOS管M35的栅极相连并与线VG11连接，NMOS管M34、M35的源极与地GND连接，NMOS管M35的漏极与PMOS管M33的漏极连接。

PMOS管M36和NMOS管M37构成采样开关。PMOS管M36的栅极与线～VG22连接，NMOS管M37的栅极与线VG22连接。PMOS管M36的源极与NMOS管M37的源极相连并与NMOS管M35的漏极连接。PMOS管M36的漏极与NMOS管M37的漏极相连并与输出端Vout连接，输出端Vout通过电容C1与地GND连接。

本发明的工作原理为：初始状态时，VG1控制信号为1，VG2控制信号为0；当电路检测到输入信号Vin的第一个上升沿时，VG1控制信号由1跳变为0；当电路检测到输入信号Vin的第一个下降沿时，VG2控制信号由0跳变为1；当VG2信号稳定为1后，其通过信号互锁控制开关控制VG1由0跳变为1；当VG1信号稳定为1后，其通过信号互锁控制开关控制VG2由1跳变为0。使VG1、VG2信号自动恢复到初始状态，等待检测输入信号Vin的第二个上升沿与下降沿，依次往复循环工作。参见图2。

由图3的信号波形图可看出，各个信号在由0到1转换时，所需上升时间为T_up；在由1到0转换时，所需下降时间为T_down。在检测到输入信号Vin第一个上升沿与第一个下降沿的时间段内，也就是VG1为0、VG2为0的时间段内，采样电容充电支路导通，电流源对采样电容C2进行充电，当VG1为1时，采样电容C2上存储的电荷会经NMOS管M35释放掉。VG2信号在输入信号Vin下降沿到来后只形成一个时间很短的脉冲信号，其高电平保持时间为T_hold，在这里T_hold等于VG1信号由0到1的转换时间T_up。在VG2信号为1时，采样电容支路断开，电路刚好完成一次上升沿与下降沿的检测，采样电容处于充电完成状态，在T_hold时间段内，采样开关闭合，采样电容C2与包络检测电容C1进行电荷再分配：若采样电容C2存储的电荷多于包络检测电容C1存储的电荷，则多出部分电荷会由采样电容C2向包络检测电容C1转移，直至二者相等或采样开关断开；若包络检测电容C1存储的电荷多于采样电容C2存储的电荷，则多出部分会由包络检测电容C1向采样电容C2转移，直至二者相等或者采样开关断开。因此包络检测电容C1会跟踪采样电容C2峰值的变化并将其保持，同时产生稳定的直流输出电压。

图4为电路系统的输入输出关系图。本发明同时采用输入信号的上升沿与下降沿检测，并通过信号互锁控制开关，使电路在完成一次频率检测之后可自动恢复到初始状态，等待下次检测，不需外部施加复位或控制信号。由于本发明同时利用上升沿检测保持电路与下降沿检测保持电路，所以可在输入信号的半个周期内对其完成频率检测。此外，本发明利用采样开关与包络检测电容结构，实现对采样电容峰值的跟踪与保持，并将采样电容上周期振荡的电压信号转换为稳定的直流电压进行输出。

在65nm CMOS工艺标准下，Cadence Spectre软件仿真结果表明，在1.0V供电条件下，可检测输入信号频率范围达到2G～10GHz，输出电压范围为182mV～845mV，输出电压纹波范围0.72mV～2mV，频率到电压最小转换时间0.05nS，输出电压最小稳定时间5nS，功耗仅为716.8uW。

本发明通过检测输入信号的上升沿与下降沿，可在输入信号的半个周期内完成频率到电压的转换，并采用信号互锁的控制方式，可使电路在完成第一次检测后自动恢复到初始状态，等待下一次的检测，不需电路外部施加复位或重启信号。本发明提出并采用包络检测电容与采样开关结构，对采样电容进行峰值检测并实时跟踪，从而可以将高速的频率信号转换为稳定的直流电压信号并输出。本发明适用于超宽带跳频通信，可满足高速跳频模式，克服传统频率检测电路检测时间过长、检测频带范围窄、可检测频率不高、输出电压纹波抖动大、功耗高等不足。

需要说明的是，尽管以上本发明所述的实施例是说明性的，但这并非是对本发明的限制，因此本发明并不局限于上述具体实施方式中。在不脱离本发明原理的情况下，凡是本领域技术人员在本发明的启示下获得的其它实施方式，均视为在本发明的保护之内。

Claims

1.一种应用于跳频通信的高速超宽带半周期频率检测电路，其特征是，由MOS管M1-M37、包络检测电容C1、采样电容C2、电流源I1组成；

2.根据权利要求1所述的一种应用于跳频通信的高速超宽带半周期频率检测电路，其特征是，MOS管M1、M3、M5、M7、M9、M10、M13、M15、M18、M19、M21、M23、M25、M27、M29、M31、M33和M36为PMOS管；MOS管M2、M4、M6、M8、M11、M12、M14、M16、M17、M20、M22、M24、M26、M28、M30、M32、M34、M35和M37为NMOS管。