CN112003653B - 一种跳频通信设备机内测试中的跳频频率的测试方法及测试装置 - Google Patents

Abstract

本发明公开了一种跳频通信设备机内测试中的跳频频率的测试方法及测试装置，涉及通信设备测试方法和测试设备技术领域。所述方法包括如下步骤：对跳频信号的功率进行检测获得跳频速率波形，该跳频速率波形经过非门反向后与基准时钟波形相与形成跳频频率计数波形；根据跳频频率计数波形得出跳频频率值，其中功率检测输出波形的上升沿作为每一跳跳频频率的测试启动信号，启动测试延时t1后，在t2时间内进行每一跳的频率测试，将每一跳的频率进行统计，统计一段时间后即可得出跳频频率集。所述方法采用跳频功率检测输出波形作为跳频频率计数的触发，实现了跳频频率的测试，通过一段时间的跳频频率的统计，实现了跳频频率集的测试。

Description

一种跳频通信设备机内测试中的跳频频率的测试方法及测试 装置

技术领域

本发明涉及通信设备测试方法技术领域，尤其涉及一种跳频通信设备机内测试中的跳频频率集测试方法及测试装置。

背景技术

在通信设备中，为了提高系统的抗干扰能力，广泛的使用了跳频通信技术，而跳频通信相关指标的测试是学术界一直研究的课题，一般而言，跳频通信的测试指标包括：跳频速率、跳频带宽、跳频频率集、换频时间、跳频功率和跳频灵敏度。传统意义换频时间的测试方法一般有两种，一是采用调制域分析仪来观察发射机时间频率的变化关系来进行测量；二是采用示波器来观察发射机的发射波形进行测试。

为了提高通信设备的测试性和维修性能力，机内测试技术已得到了广泛的应用，通信设备由于体积、重量和功耗等的受限，对机内测试的设计也提出了更高的要求，因此针对换频时间的机内测试设计也必须重点考虑体积、重量和功耗。上述提到的传统意义的两种测试方法主要是通过通用测试仪器进行测试，而通用测试仪器几乎不可能在机内测试中进行应用，所以必须考虑其他体积小、功耗低且能满足换频时间测试的便捷手段。

跳频通信的工作原理是指收发双方传输信号的载波频率按照预定规律进行离散变化的通信方式，也就是说，通信中使用的载波频率受伪随机变化码的控制而随机跳变。从通信技术的实现方式来说，“跳频”是一种用码序列进行多频频移键控的通信方式。采用跳频技术是为了确保通信的秘密性和抗干扰性。与定频通信相比，跳频通信比较隐蔽也难以被截获。只要对方不清楚载频跳变的规律，就很难截获我方的通信内容。同时，跳频通信也具有良好的抗干扰能力，即使有部分频点被干扰，仍能在其他未被干扰的频点上进行正常的通信。跳频通信中换频时间是一个重要的基本指标，其性能测量一般采用调制域分析仪或示波器进行测量。

调制域测试技术是20世纪末出现的一项新的测试技术领域，它主要用于描述信号的频率或相位与时间之间的关系，非常适合于通信设备中跳频参数的测试，测试连接框图和时间-频率特性图如图1a-1b所示。从图中可以直接读出每一个时间点的跳频频率f、跳频周期T、驻留时间t1和换频时间t2。GJB238A-97的5.1.15中有关于采用示波器进行换频时间测试的方法，如图2a-2b所示，图中可以直接通过示波器读取换频时间t2。

调制域分析仪或者实时频谱分析仪等标准仪器是通过外部射频输入接口直接连接通信设备天线口的方式进行跳频频率测试的；具备调制域分析或实时频谱分析功能的电路模块体积大、功耗高、重量重，无法集成到通信设备中去完成跳频频率集的机内测试功能。

发明内容

本发明所要解决的技术问题是如何提供一种能够实现对跳频频率的进行测试的小型化、低功耗的跳频通信设备机内测试中的跳频频率的测试方法。

为解决上述技术问题，本发明所采取的技术方案是：一种跳频通信设备机内测试中的跳频频率的测试方法，其特征在于包括如下步骤：

跳频通信设备发射跳频信号；

对跳频信号的功率进行检测获得跳频速率波形，该跳频速率波形经过非门反向后与基准时钟波形相与形成跳频频率计数波形；

根据跳频频率计数波形得出跳频频率值，其中功率检测输出波形的上升沿作为每一跳跳频频率的测试启动信号，启动测试延时t1后，在t2时间内进行每一跳的频率测试，将每一跳的频率进行统计，统计一段时间后即可得出跳频频率集，其中t1的时间是通信设备的跳频信号的稳定时间，t2的时间是实际的跳频频率的测频时间窗。

进一步的技术方案在于：通过机内测试电路计算跳频通信设备的跳频频率集。

本发明还公开了一种跳频通信设备的跳频频率的机内测试装置，其特征在于包括：

功率衰减模块，所述功率衰减模块的输入端接收跳频通信设备发射的跳频信号，所述功率衰减模块的一个输出端与阻抗变换模块的输入端连接，所述功率衰减模块的另一个输出端与射频整形模块的输入端连接；所述阻抗变换模块的输出端与输入保护模块的输入端连接，所述输入保护模块的输出端与功率检测模块的输入端连接，所述功率检测模块的输出端与放大整形模块的输入端连接，所述放大整形模块的输出端与跳频频率测试模块的一个输入端连接，所述射频整形模块的输出端与所述跳频频率测试模块的另一个输入端连接，频率基准模块的输出端与跳频频率测试模块的基准频率输入端连接，所述跳频频率测试模块与跳频通信设备的主控模块双向连接。

进一步的技术方案在于：所述阻抗变换模块包括电阻R13，电阻R13的一端分为两路，第一路为所述阻抗变换模块的信号输入端，第二路与电阻R15的一端连接，所述电阻R13的另一端经电阻R14接地，所述电阻R15的另一端与电阻R16的一端连接，所述电阻R16的另一端分为两路，第一路为所述阻抗变换模块的输出端，第二路经电阻R17接地。

进一步的技术方案在于：所述输入保护模块包括电阻R18，所述电阻R18的一端分为两路，分别为所述输入保护模块的输入端和输出端，所述电阻R18的另一端分为两路，第一路与二极管V1的负极连接，所述二极管V1的正极与二极管V2的负极连接，所述二极管V2的正极接地；第二路与二极管V3的正极连接，所述二极管V3的负极与二极管V4的正极连接，所述二极管V4的负极接地。

进一步的技术方案在于：所述功率检测模块包括AD8361型功率检测器芯片N1，所述功率检测模块的输入端分为三路，第一路经电阻R19接地，第二路经电容C1与所述N1的3脚连接，第三路经电容C2与所述N1的3脚连接，所述N1的1脚与所述N1的2脚连接，所述N1的1脚分为四路，第一路经电容C3接N1的6脚，第二路经电容C7接地，第三路经电容C8接地，第四路经电感L1以及电容C9后接地，所述电感L1与电容C9的结点与+5V电源连接；所述N1的4脚、5脚以及8脚接地，所述N1的7脚分为两路，第一路经电阻R78接地，第二路为所述功率检测模块的输出端。

进一步的技术方案在于：所述放大整形模块包括LM293型功率放大器N13A，所述放大整形模块的输入端经电容C145后分为两路，第一路经电阻R88与2.5V电源连接，第二路与所述N13A的同相输入端连接，所述N13A的反相输入端分为三路，第一路经电容C125接地，第二路经电容C171接地，第三路经电感L26与2.5V电源连接，电容C167的一端接地，电容C167的另一端与2.5V电源连接，所述N13A的8脚分为三路，第一路经电容C223接地，第二路接+5V电源，第三路依次经电阻R89、电阻R90后与74HC04型芯片D11的2脚连接，所述N13A的输出端与所述D11的1脚连接，所述D11的2脚与3脚连接，所述D11的5脚、7脚、9脚、11脚以及13脚接地，所述D11的14脚接+5V电源，所述D11的4脚为所述放大整形模块的输出端，所述D11的其它引脚悬空。

进一步的技术方案在于：所述跳频频率测试模块包括FPGA和温补晶振，所述FPGA包括三个输入：一是被测跳频频率的输入；二是被测跳频频率的触发输入，主要是通过对被测跳频频率的功率检测来获取触发输入；三是频率基准的输入，主要用于频率计的基准输入，所述温补晶振用于为所述FPGA提供工作时钟。

进一步的技术方案在于：所述FPGA使用EP1K30T144-2型FPGA，温补晶振采用的是20MHz的高稳定度的时钟基准。

本发明还公开了一种包括所述机内测试装置的跳频通信设备，其特征在于还包括：

主控模块，所述主控模块的输出端与跳频发射机模块的输入端连接，所述跳频发射机模块的输出端与功率耦合模块的输入端连接，所述功率耦合模块的一个输出端与功率放大模块的输入端连接，所述功率放大模块的输出端与发射天线连接，所述功率耦合模块的另一个输出端与机内测试装置的输入端连接，所述机内测试装置与所述主控模块之间双向连接。

采用上述技术方案所产生的有益效果在于：本发明采用跳频功率检测输出波形作为跳频频率计数的触发，实现了跳频频率的测试，通过一段时间的跳频频率的统计，实现了跳频频率集的测试，功率检测电路和跳频频率测试电路实现了小型化低功耗设计，满足了通信设备对跳频频率集机内测试电路的体积、功耗和重量的要求。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1a是现有技术中使用调制域分析仪进行测试的原理框图；

图1b是图1a中调制域分析仪显示的时间-频率特性图；

图2a是现有技术中使用示波器进行测试的原理框图；

图2b是图2a中示波器显示的时间-幅度特性图；

图3是本发明实施例所述测试方法的流程图；

图4是本发明实施例所述方法进行测试的波形图；

图5是本发明实施例所述测试装置以及通信设备的原理框图；

图6是图5中所述测试装置的各节点波形示意图；

图7是本发明实施例所述测试装置中阻抗变换模块、输入保护模块以及功率检测模块的电路原理图；

图8是本发明实施例所述测试装置中放大整形模块的电路原理图；

图9是本发明实施例所述测试装置中跳频频率测试模块的电路原理图。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

如图3所示，本发明实施例公开了一种跳频通信设备机内测试中的跳频频率的测试方法，包括如下步骤：

跳频通信设备发射跳频信号；

对跳频信号的功率进行检测获得跳频速率波形，该跳频速率波形经过非门反向后与基准时钟波形相与形成跳频频率计数波形；

根据跳频频率计数波形得出跳频频率值，其中功率检测输出波形的上升沿作为每一跳跳频频率的测试启动信号，启动测试延时t1后，在t2时间内进行每一跳的频率测试，将每一跳的频率进行统计，统计一段时间后即可得出跳频频率集，其中t1的时间是通信设备的跳频信号的稳定时间，t2的时间是实际的跳频频率的测频时间窗。

图4所示为本发明所述方法的测试原理，图4中，①是用于频率计计数的基准时钟信号示意图；②是被测通信设备的跳频波形示意图；③是对通信设备的跳频输出进行功率检测后的输出波形，该输出波形作为跳频频率测试的触发启动信号，也可用于跳频速率的测试；④是跳频频率集的测试示意图，图4中③的功率检测输出波形的上升沿作为每一跳跳频频率的测试启动信号，启动测试延时t1后，在t2时间内进行每一跳的频率测试，将每一跳的频率进行统计，统计一段时间后即可得出跳频频率集。

如图5所示，本发明实施例还公开了一种使用上述方法的跳频通信设备的跳频频率的机内测试装置，所述测试装置包括：

功率衰减模块，所述功率衰减模块的输入端接收跳频通信设备发射的跳频信号，所述功率衰减模块的一个输出端与阻抗变换模块的输入端连接，所述功率衰减模块的另一个输出端与射频整形模块的输入端连接；所述阻抗变换模块的输出端与输入保护模块的输入端连接，所述输入保护模块的输出端与功率检测模块的输入端连接，所述功率检测模块的输出端与放大整形模块的输入端连接，所述放大整形模块的输出端与跳频频率测试模块的一个输入端连接，所述射频整形模块的输出端与所述跳频频率测试模块的另一个输入端连接，频率基准模块的输出端与跳频频率测试模块的基准频率输入端连接，所述跳频频率测试模块与跳频通信设备的主控模块双向连接。

图5中的左侧部分是通信设备的内部功能框图，左侧框图中的灰色部分为跳频频率集的机内测试部分，图5中的右侧部分是跳频频率机内测试电路的详细实现框图。跳频频率的机内测试主要包括功率衰减、阻抗变换、输入保护、功率检测、放大整形、频率基准、射频整形和跳频频率测试等模块，其中功率检测前面的电路主要是对跳频信号进行功率衰减和信号调理，功率检测和放大整形电路主要实现跳频频率测试的触发信号，射频整形、频率基准和跳频频率测试电路主要是实现跳频频率的测试功能。图中标注的①②③为触发信号产生通道的各节点的波形示意图，④⑤⑥节点为跳频频率测试的被测通信设备频率输入和频率基准的波形示意图。

图6是对图5换频时间机内测试电路中①～⑥节点波形的具体描述，其中节点①是功率检测前的射频输入波形，是被测跳频信号经过衰减后的波形，从波形可以看出实际跳频信号的基本特点，一是信号的功率大小存在起伏；二是信号的频率在不同的跳频周期是跳变的。节点②是功率检测后的波形。节点③是经过放大整形后的波形，图中的t2即为换频时间。节点④是频率基准的波形。节点⑤是节点③的波形反向后跟节点④相与后的波形，通过对节点⑤波形和节点③波形的频率计数，可以换算得出换频时间。结点⑥是基准频率波形。

图7是本发明实施例所述测试电路中阻抗变换模块、输入保护模块以及功率检测模块的原理图；如图7所示，所述阻抗变换模块包括电阻R13，电阻R13的一端分为两路，第一路为所述阻抗变换模块的信号输入端，第二路与电阻R15的一端连接，所述电阻R13的另一端经电阻R14接地，所述电阻R15的另一端与电阻R16的一端连接，所述电阻R16的另一端分为两路，第一路为所述阻抗变换模块的输出端，第二路经电阻R17接地。

如图7所示，所述输入保护模块包括电阻R18，所述电阻R18的一端分为两路，分别为所述输入保护模块的输入端和输出端，所述电阻R18的另一端分为两路，第一路与二极管V1的负极连接，所述二极管V1的正极与二极管V2的负极连接，所述二极管V2的正极接地；第二路与二极管V3的正极连接，所述二极管V3的负极与二极管V4的正极连接，所述二极管V4的负极接地。

如图7所示，所述功率检测模块包括AD8361型功率检测器芯片N1，所述功率检测模块的输入端分为三路，第一路经电阻R19接地，第二路经电容C1与所述N1的3脚连接，第三路经电容C2与所述N1的3脚连接，所述N1的1脚与所述N1的2脚连接，所述N1的1脚分为四路，第一路经电容C3接N1的6脚，第二路经电容C7接地，第三路经电容C8接地，第四路经电感L1以及电容C9后接地，所述电感L1与电容C9的结点与+5V电源连接；所述N1的4脚、5脚以及8脚接地，所述N1的7脚分为两路，第一路经电阻R78接地，第二路为所述功率检测模块的输出端。

其中图7实现了从跳频信号RF_IN的输入到功率检测RFL的输出的功能，中间还包括了阻抗变换、输入保护和功率检测三个电路部分。阻抗变换电路主要由pi型电阻网络构成，实现了与功率检测电路的阻抗匹配；输入保护电路主要由1N4148二极管组成，目的是保护大功率输入损坏功率检测电路；功率检测电路由单片集成功率检测芯片AD8361和外围阻容电路组成，AD8361的工作电压在2.7V到5.5V，3V供电的功耗在3.3mW，功耗很低，芯片本身的面积为3.1mm×4.9mm，占用面积很小，能够满足机内测试的功耗、体积的要求。

如图8所示，所述放大整形模块包括LM293型功率放大器N13A，所述放大整形模块的输入端经电容C145后分为两路，第一路经电阻R88与2.5V电源连接，第二路与所述N13A的同相输入端连接，所述N13A的反相输入端分为三路，第一路经电容C125接地，第二路经电容C171接地，第三路经电感L26与2.5V电源连接，电容C167的一端接地，电容C167的另一端与2.5V电源连接，所述N13A的8脚分为三路，第一路经电容C223接地，第二路接+5V电源，第三路依次经电阻R89、电阻R90后与74HC04型芯片D11的2脚连接，所述N13A的输出端与所述D11的1脚连接，所述D11的2脚与3脚连接，所述D11的5脚、7脚、9脚、11脚以及13脚接地，所述D11的14脚接+5V电源，所述D11的4脚为所述放大整形模块的输出端，所述D11的其它引脚悬空。

图8实现了功率检测后信号的放大整形功能，功率检测输出的RFL信号经过放大整形后，输出FH信号到图9跳频频率计数模块进行跳频频率的计数，并通过图9的主控单元进行数值读取，完成跳频频率集的测试过程。

图9是换频时间电路的示意图，换频时间的硬件实现主要采用的是FPGA电路实现的，FPGA中有两个频率计模块，一个是实现跳频速率频率的计数，一个是实现换频时间频率的计数。本设计采用的是Altera的FPGA，型号是EP1K30T144-2，温补晶振采用的是20MHz的高稳定度的时钟基准，主控模块采用的C8051F020的单片机进行控制和数值读取。

Claims (3)

1.一种跳频通信设备的跳频频率的机内测试装置，其特征在于包括：

功率衰减模块，所述功率衰减模块的输入端接收跳频通信设备发射的跳频信号，所述功率衰减模块的一个输出端与阻抗变换模块的输入端连接，所述功率衰减模块的另一个输出端与射频整形模块的输入端连接；所述阻抗变换模块的输出端与输入保护模块的输入端连接，所述输入保护模块的输出端与功率检测模块的输入端连接，所述功率检测模块的输出端与放大整形模块的输入端连接，所述放大整形模块的输出端与跳频频率测试模块的一个输入端连接，所述射频整形模块的输出端与所述跳频频率测试模块的另一个输入端连接，频率基准模块的输出端与跳频频率测试模块的基准频率输入端连接，所述跳频频率测试模块与跳频通信设备的主控模块双向连接；

所述阻抗变换模块包括电阻R13，电阻R13的一端分为两路，第一路为所述阻抗变换模块的信号输入端，第二路与电阻R15的一端连接，所述电阻R13的另一端经电阻R14接地，所述电阻R15的另一端与电阻R16的一端连接，所述电阻R16的另一端分为两路，第一路为所述阻抗变换模块的输出端，第二路经电阻R17接地；

所述输入保护模块包括电阻R18，所述电阻R18的一端分为两路，分别为所述输入保护模块的输入端和输出端，所述电阻R18的另一端分为两路，第一路与二极管V1的负极连接，所述二极管V1的正极与二极管V2的负极连接，所述二极管V2的正极接地；第二路与二极管V3的正极连接，所述二极管V3的负极与二极管V4的正极连接，所述二极管V4的负极接地；

所述功率检测模块包括AD8361型功率检测器芯片N1，所述功率检测模块的输入端分为三路，第一路经电阻R19接地，第二路经电容C1与所述N1的3脚连接，第三路经电容C2与所述N1的3脚连接，所述N1的1脚与所述N1的2脚连接，所述N1的1脚分为四路，第一路经电容C3接N1的6脚，第二路经电容C7接地，第三路经电容C8接地，第四路经电感L1以及电容C9后接地，所述电感L1与电容C9的结点与+5V电源连接；所述N1的4脚、5脚以及8脚接地，所述N1的7脚分为两路，第一路经电阻R78接地，第二路为所述功率检测模块的输出端；

所述放大整形模块包括LM293型功率放大器N13A，所述放大整形模块的输入端经电容C145后分为两路，第一路经电阻R88与2.5V电源连接，第二路与所述N13A的同相输入端连接，所述N13A的反相输入端分为三路，第一路经电容C125接地，第二路经电容C171接地，第三路经电感L26与2.5V电源连接，电容C167的一端接地，电容C167的另一端与2.5V电源连接，所述N13A的8脚分为三路，第一路经电容C223接地，第二路接+5V电源，第三路依次经电阻R89、电阻R90后与74HC04型芯片D11的2脚连接，所述N13A的输出端与所述D11的1脚连接，所述D11的2脚与3脚连接，所述D11的5脚、7脚、9脚、11脚以及13脚接地，所述D11的14脚接+5V电源，所述D11的4脚为所述放大整形模块的输出端，所述D11的其它引脚悬空；

所述跳频频率测试模块包括FPGA和温补晶振，所述FPGA包括三个输入：一是被测跳频频率的输入；二是被测跳频频率的触发输入，通过对被测跳频频率的功率检测来获取触发输入；三是频率基准的输入，通过频率计获取频率基准输入，所述温补晶振用于为所述FPGA提供工作时钟。

2.如权利要求1所述的跳频通信设备的跳频频率的机内测试装置，其特征在于：

所述FPGA使用EP1K30T144-2型FPGA，温补晶振采用的是20MHz的高稳定度的时钟基准。

3.一种包括如权利要求1-2中任意一项所述机内测试装置的跳频通信设备，其特征在于还包括：

主控模块，所述主控模块的输出端与跳频发射机模块的输入端连接，所述跳频发射机模块的输出端与功率耦合模块的输入端连接，所述功率耦合模块的一个输出端与功率放大模块的输入端连接，所述功率放大模块的输出端与发射天线连接，所述功率耦合模块的另一个输出端与机内测试装置的输入端连接，所述机内测试装置与所述主控模块之间双向连接。

Images