CN104868880A - 时钟信号发生电路 - Google Patents

Abstract

本发明提供了一种时钟信号发生电路，其包括：小信号放大单元，包括：用于输入阈值电压的第一输入端、用于输入振荡电压的第二输入端、用于输出第一差分信号的第一输出端、用于输出第二差分信号的第二输出端；延迟单元，包括：与第一输出端连接的第三输入端、与第二输出端连接的第四输入端、用于将振荡电压输出给第二输入端的第三输出端、一端与第三输出端连接的电容；以及电平移位单元，包括：与第一输出端连接的第五输入端、与第二输出端连接的第六输入端、用于将阈值电压输出给第一输入端的第四输出端、用于输出时钟信号的第五输出端。本发明解决了现有技术中时钟信号发生电路的延迟误差过大的问题。

Description

时钟信号发生电路

技术领域

本发明涉及电路领域，具体而言，涉及一种时钟信号发生电路。

背景技术

随着半导体技术的发展，芯片的工作速度越来越高，对时钟系统的要求越来越严格。针对高速高精度的应用环境，时钟信号发生电路的延迟误差对时钟精度影响日益突出而不可忽略。

基于比较器的片上时钟信号发生电路由于其实现简单，可靠性高在实际芯片中应用十分广泛。如图1所示，目前的时钟信号发生电路主要包括：信号整形电路102(RS触发器)、阈值比较电路104(比较器41(CMP1)，比较器42(CMP2))、延迟生成电路106(恒流源I1和I2、电容C1)。信号整形电路102包括：RS触发器21，阈值比较电路104包括：阀值比较器41和阀值比较器42。

恒流源I1和I2在时钟控制信号的控制下，轮流对电容C1进行充放电，充放电时间为一个周期，可由阈值电压VT(VH，VL)、充放电电流和电容大小共同设定。比较器1与比较器2的门限通过分压电阻(R1、R2、R3)分别设定为VH和VL，电容C1上电压作为两个比较器的公共输入信号，一旦电容C1上的电压超过比较器的门限，则该比较器的输出发生翻转，控制开关切换进而对电容C1进行反向充电或放电操作，系统稳定后电容电压将在VH和VL间震荡，信号波形如图2所示。最后，RS触发器将两个比较器输出的脉冲信号整合成占空比50％的时钟信号，并作为开关切换的控制信号。

对于现有实现方案，由于比较器工作在大信号切换状态，从而导致其转换速率较低，造成翻转具有较大的延迟误差(Td1，Td2)。每次电容的电压Vosc需要超过阈值电压VT一段时间后，比较器才能发生翻转，超调部分又要经历一个恢复过程，从而造成2倍的时延。这样，每个震荡周期内的延迟误差Td_tot＝2*(Td1+Td2)，当该电路应用于生成高速时钟时，该延迟误差就成为限制提高时钟速度和精度的主要因素。

由于比较器输出为轨到轨震荡，一方面，输出到轨时比较器的输出级进入线性区，从而造成响应速度变慢，恢复时间增加；另一方面，信号摆幅随电源电压变化，又引起比较器延迟受电源影响，使该时钟信号发生电路在不同电源下的频率一致性较差。此外，比较器的阈值电压VT由电阻(R1、R2、R3)分压得到，使比较器的阈值也随电源线性波动，又进一步劣化了该时钟信号发生电路在不同电源下的频率一致性。

进一步，上述两个比较器的输出信号为脉冲信号，因此，需要额外的RS触发器对该脉冲信号进行整形，从而生成50％占空比的方波。然而，这又增加了硬件的开销和不必要的延迟误差。

对于电流切换电路，在开关SW1，SW2断开时，由于电流没有泄放通路，必然导致电流源进入线性区，在下一次需要其对电容进行充电(或放电)时，就需要经历从线性到饱和的一个恢复过程，从而进一步增加了延迟误差。

针对现有技术中时钟信号发生电路的延迟误差过大的问题，目前尚未提出有效的解决方案。

发明内容

本发明的主要目的在于提供一种时钟信号发生电路，以至少解决上述现有技术中时钟信号发生电路的延迟误差过大的问题。

根据本发明实施例的一个方面，提供了一种可选的时钟信号发生电路，包括：小信号放大单元，包括：用于输入阈值电压的第一输入端、用于输入振荡电压的第二输入端、用于输出第一差分信号的第一输出端、用于输出第二差分信号的第二输出端，其中，所述小信号放大单元用于根据所述阈值电压和所述振荡电压进行多级差分放大，以输出组成第一差分对的所述第一差分信号和所述第二差分信号；延迟单元，包括：与所述第一输出端连接的第三输入端、与所述第二输出端连接的第四输入端、用于将所述振荡电压输出给所述第二输入端的第三输出端、一端与所述第三输出端连接的电容，其中，所述延迟单元通过对所述第一差分信号和所述第二差分信号进行比较以判断应当对所述电容进行充电或放电操作，并将所述电容的所述一端的电压作为所述振荡电压进行输出；以及电平移位单元，包括：与所述第一输出端连接的第五输入端、与所述第二输出端连接的第六输入端、用于将所述阈值电压输出给所述第一输入端的第四输出端、用于输出时钟信号的第五输出端，其中，所述电平移位单元用于对所述第一差分信号和所述第二差分信号进行差分放大，以输出组成第二差分对的第三差分信号和第四差分信号，并对所述第三差分信号和所述第四差分信号进行振幅转换得到所述时钟信号，其中，所述阈值电压为所述第三差分信号或所述第四差分信号的电压。

进一步地，所述小信号放大单元包括：第一级差分放大器，包括：所述第一输入端、所述第二输入端、用于输出第五差分信号的第六输出端、用于输出第六差分信号的第七输出端，其中，所述第一级差分放大器用于对所述阈值电压和所述振荡电压进行比较和第一级差分放大，以输出组成第三差分对的所述第五差分信号和所述第六差分信号；第二级差分放大器，包括：与所述第六输出端连接的第七输入端、与所述第七输出端连接的第八输入端、所述第一输出端、所述第二输出端，其中，所述第二级差分放大器用于对所述第五差分信号和所述第六差分信号进行第二级差分放大，以输出所述第一差分信号和所述第二差分信号；有源反馈单元，包括：与所述第一输出端连接的第九输入端、与所述第二输出端连接的第十输入端、与所述第六输出端和所述第七输入端连接的第八输出端、与所述第七输出端和与所述第八输入端连接的第九输出端，其中，所述有源反馈单元用于根据所述第一差分信号和所述第二差分信号将电压控制的电流反馈至所述第二级差分放大器的所述第七输入端和所述第八输入端。

进一步地，所述的时钟信号发生电路，其特征在于，所述第一级差分放大器包括：第一晶体管、第二晶体管、与所述第一晶体管的漏极连接的第一电阻、与所述第二晶体管的漏极连接的第二电阻，其中，所述第一晶体管的栅极与所述第二输入端连接，所述第二晶体管的栅极与所述第一输入端连接，所述第一晶体管的漏极为所述第七输出端，所述第二晶体管的漏极为所述第六输出端；所述第二级差分放大器包括：第三晶体管、第四晶体管、与所述第三晶体管的漏极连接的第三电阻、与所述第四晶体管的漏极连接的第四电阻，其中，所述第三晶体管的栅极作为所述第七输入端与所述第二晶体管的漏极连接，所述第四晶体管的栅极作为所述第八输入端与所述第一晶体管的漏极连接，所述第三晶体管的漏极为所述第一输出端、所述第四晶体管的漏极为所述第二输出端。

进一步地，所述有源反馈单元包括：第五晶体管，所述第五晶体管的栅极作为所述第十输入端与所述第二输出端连接，所述第五晶体管的漏极作为所述第八输出端与所述第二晶体管的漏极连接；第六晶体管，所述第六晶体管的栅极作为所述第九输入端与所述第一输出端连接，所述第六晶体管的漏极作为所述第九输出端与所述第一晶体管的漏极连接。

进一步地，所述延迟单元包括：第七晶体管，所述第七晶体管的栅极为所述第三输入端；第八晶体管，所述第八晶体管的栅极为所述第四输入端；电流镜像单元，包括：与所述第七晶体管的漏极连接的第十一输入端、与所述第八晶体管的漏极连接的第十二输入端、与所述电容的所述一端连接的第十输出端，其中，所述电流镜像单元用于将所述第七晶体管输出的电流或所述第八晶体管输出的电流进行镜像；所述电容，所述电容的所述一端与所述第三输出端连接，所述电容的另一端接地。

进一步地，所述延迟单元包括：第一恒流源，所述第一恒流源的一端与所述第七晶体管和所述第八晶体管的源极，所述第一恒流源的另一端接地。

进一步地，所述电流镜像单元包括：第九晶体管和第十晶体管，其中，所述第九晶体管和所述第十晶体管为恒流源；第十一晶体管至第十四晶体管，其中，所述第十一晶体管至所述第十四晶体管为共源共栅结构；第十五晶体管和第十六晶体管，其中，所述第十五晶体管和所述第十六晶体管为电流镜结构。

进一步地，所述电平移位单元包括：第三差分放大器，所述第三差分放大器包括：所述第五输入端、所述第六输入端、第十一输出端、第十二输出端、与所述第十一输出端连接的第二恒流源、与所述第十二输出端连接的第三恒流源，其中，所述第三差分放大器用于对所述第一差分信号和所述第二差分信号进行差分放大，以输出组成所述第二差分对的第三差分信号和第四差分信号，所述第十二输出端为所述第四输出端，所述第二恒流源和所述第三恒流源用于设定共模输出电平；轨到轨幅度调整单元，所述轨到轨幅度调整单元包括：与所述第十一输出端连接的第十三输入端、与所述第十二输出端连接的第十四输入端、所述第五输出端，其中，所述轨到轨幅度调整单元用于对所述第三差分信号和所述第四差分信号进行振幅转换得到所述时钟信号。

进一步地，所述第三差分放大器包括：第十七晶体管，所述第十七晶体管的栅极为所述第五输入端、所述第十七晶体管的漏极为所述第十一输出端；第十八晶体管，所述第十八晶体管的栅极为所述第六输入端、所述第十八晶体管的漏极为所述第十二输出端；第四恒流源，所述第四恒流源的一端与所述第十七晶体管和所述第十八晶体管的源极连接，所述第四恒流源的另一端接地。

进一步地，所述轨到轨幅度调整单元包括：第十九晶体管，所述第十九晶体管的栅极为所述第十三输入端；第二十晶体管，所述第二十晶体管的栅极为所述第十四输入端；第二十一晶体管和第二十四晶体管，构成第一组电流镜；第二十二晶体管和第二十三晶体管，构成第二组电流镜；第二十五晶体管，为第一偏置电流源；第二十六晶体管，为第二偏置电流源；其中，所述第二十三晶体管和所述第二十四晶体管只有一个晶体管中有镜像电流，所述第十九晶体管至所述第二十六晶体管构成一个轨到轨差分输入输出放大器，将前一级的小摆幅差分信号进行进一步放大得到满摆幅的输出信号。

在本发明的实施例中，差分放大器工作在小信号状态，并采用两级差分放大器和有源反馈结构提高其小信号带宽，进而减少了延迟误差；此外，采用限幅措施，对比较器输出进行限幅，使其在线性区附近摆动，没有过驱动过程，恢复速度快；解决上述现有技术中时钟信号发生电路的延迟误差过大的问题；进一步，振荡器的振幅和阈值电压VT均由偏置电流和电阻RL生成，而与电源电压无关，使得电路工作电压范围大，时钟频率对电源的敏感性低；此外，通过差分放大器对电容实现充放电，通过控制输出摆幅，保证电流镜工作在饱和区，以保证电流的精确镜像，从而使充放电电流大小均等于差分对的尾电流，进而振荡器输出波形完全对称，可直接获得50％占空比的时钟信号，无需额外的整形电路。

附图说明

构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是相关技术中基于比较器的时钟信号发生电路的一种电路结构示意图；

图2是相关技术中传统结构信号波形示意图；

图3是本发明实施例中的时钟信号发生电路的一种可选的时电路结构示意图；

图4是本发明实施例中的小信号放大单元的一种可选的时电路结构示意图；

图5是本发明实施例中的延迟单元的一种可选的时电路结构示意图；

图6是本发明实施例中的电平移位单元的一种可选的时电路结构示意图；以及

图7是本发明实施例中的时钟信号发生电路的一种可选的信号波形示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

本发明实施例提供了一种时钟信号发生电路，如图3所示，该时钟信号发生电路包括：小信号放大单元302、延迟单元304、电平移位单元306。进一步，本实施例还分别提供了小信号放大单元302、延迟单元304和电平移位单元306的一个可选的示例，如图4至图6所示，其中，图4至图6中的晶体管M1至M26分别表示第一晶体管至第二十六晶体管。

在本发明实施例中，小信号放大单元302包括：用于输入阈值电压VT的第一输入端、用于输入振荡电压Vosc的第二输入端、用于输出第一差分信号的第一输出端、用于输出第二差分信号的第二输出端，其中，上述小信号放大单元302用于根据上述阈值电压VT和上述振荡电压Vosc进行多级差分放大，以输出组成第一差分对的上述第一差分信号和上述第二差分信号。

在本发明实施例中，延迟单元304包括：与上述第一输出端连接的第三输入端、与上述第二输出端连接的第四输入端、用于将上述振荡电压Vosc输出给上述第二输入端的第三输出端、一端与上述第三输出端连接的电容C0(如图5所示)，其中，上述延迟单元304用于根据上述第一差分信号和上述第二差分信号对上述电容C0进行充放电，并将上述电容C0的上述一端的电压作为上述振荡电压Vosc进行输出。

在本发明实施例中，电平移位单元306包括：与上述第一输出端连接的第五输入端、与上述第二输出端连接的第六输入端、用于将上述阈值电压VT输出给上述第一输入端的第四输出端、用于输出时钟信号CLK的第五输出端，其中，上述电平移位单元304用于对上述第一差分信号和上述第二差分信号进行差分放大，以输出组成第二差分对的第三差分信号和第四差分信号，并对上述第三差分信号和上述第四差分信号进行振幅转换得到上述时钟信号，其中，上述阈值电压VT为上述第三差分信号或上述第四差分信号的电压，本实施例的电路波形示意图如图7所示。

以下结合附图对小信号放大单元302的电路结构进行进一步描述。如图4所示，作为一种可选的方案，本实施例中的小信号放大单元302包括：第一级差分放大器10、第二级差分放大器20、有源反馈单元30。

在本发明实施例中，第一级差分放大器10(包括：晶体管M1，M2)包括：M2的栅极、M1的栅极、用于输出第五差分信号的M2的漏极、用于输出第六差分信号的M1的漏极，其中，上述第一级差分放大器用于对上述阈值电压VT和上述振荡电压Vosc进行第一级差分放大，以输出组成第三差分对的上述第五差分信号和上述第六差分信号。

在本发明实施例中，第二级差分放大器20(包括：晶体管M3和M4)包括：与上述M2的漏极相连的M3的栅极、与上述M1的漏极连接的M4的栅极、上述M3的漏极、上述M4的漏极，其中，上述第二级差分放大器20用于对上述第五差分信号和上述第六差分信号进行第二级差分放大，以输出上述第一差分信号和上述第二差分信号。

在本发明实施例中，有源反馈单元30(包括：晶体管M5，M6)包括：与上述M3的漏极连接的M6的栅极、与上述M4的漏极连接的M5的栅极、与上述M2的漏极和上述M3的栅极连接的M5的漏极、与上述M1的漏极和上述M4的栅极连接的M6的漏极，其中，上述有源反馈单元30用于将上述第一差分信号和上述第二差分信号反馈至第二级差分放大器的上述M3的栅极和上述M4的栅极以构成电压控制的电流反馈，降低上述第二级差分放大器输入端的交流小信号阻抗，从而提高系统带宽。

作为一种可选的方案，如图4所示，第一级差分放大器包括：M1、M2、与上述M1的漏极连接的第一电阻RL1、与上述M2的漏极连接的第二电阻RL2，其中，上述M1的栅极与上述第二输入端连接，上述M2的栅极与上述第一输入端连接，上述M1的漏极为上述第七输出端，上述M2的漏极为上述第六输出端。

作为一种可选的方案，如图4所示，第二级差分放大器包括：M3、M4、与上述M3的漏极连接的第三电阻RL3、与上述M4的漏极连接的第四电阻RL4，其中，上述M3的栅极作为上述第七输入端与上述M2的漏极连接，上述M4的栅极作为上述第八输入端与上述M1的漏极连接，上述M3的漏极为上述第一输出端、上述M4的漏极为上述第二输出端。

作为一种可选的方案，如图4所示，有源反馈单元包括：M5，上述M5的栅极作为上述第十输入端与上述M4的漏极连接，上述M5的漏极作为上述第八输出端与上述M2的漏极连接；M6，上述M6的栅极作为上述第九输入端与上述M3的漏极连接，上述M6的漏极作为上述第九输出端与上述M1的漏极连接。有源反馈单元的结构可等效为电压控制电流源，其作用为检测M3，M4漏极输出电压，并根据该电压生成反馈电流注入第一差分对的输出端，构成电压控制电流反馈。由反馈的基本原理可知，电压电流反馈可以降低反馈节点的小信号阻抗，即降低第一差分对的小信号输出阻抗，而系统的带宽取决于系统主极点的RC时间常数，即第一差分对的小信号输出阻抗与后级寄生电容的乘积。在后级寄生电容一定的情况下，该反馈的引入可以有效降低第一差分对的小信号输出阻抗，进而提高系统的带宽。

在小信号放大单元302中，晶体M1～M4和电阻RL1～4构成两级差分放大器，组成差分对的晶体管M5和M6构成有源反馈单元。当电容的电压达到翻转门限附近时，该小信号放大单元的电路主要实现误差的比较和放大。由于所驱动的负载均为差分对，因此，输出幅度只需大于(Vod为下级差分对的过驱动电压，只有100mV)就可以使后级差分放大器翻转，所以该级输出幅度可从轨到轨(Rail to Rail)大幅减小至200mV左右。此外，为了减小该级的信号延迟，一方面通过减小电阻RL来限制该级信号为小信号状态，并降低增益以换取高带宽，电阻RL单级放大器的小信号带宽为1/(RL*Cout)(其中RL为电阻，Cout为后级输入引入的寄生电容)，通过减小电阻RL可以有效的提高系统的带宽。另一方面，与电阻RL连接的差分放大器的输出摆幅为VDD～VDD-Iss*RL(其中VDD为电源电压，Iss为该差分对的尾电流，RL为电阻)通过减小RL可以有效减小输出摆幅。再一方面，有源反馈单元又引入电压电流反馈进一步减小小信号输出阻抗，进一步提高系统带宽。从而，多方面改善系统的频率特性。与传统的放大器相比，该方法可以避免放大器由于过度摆动进入非线性区而造成的不必要的恢复时间。并且采用两级差分放大器和有源反馈结构，通过电压电流反馈的引入，提高了系统的小信号带宽，进而减少了延迟误差。

以下结合附图对延迟单元304的电路结构进行进一步描述。如图5所示，作为一种可选的方案，本实施例中的延迟单元304包括：

1)M7，M7的栅极为上述第三输入端；

2)M8，M8的栅极为上述第四输入端；

3)电流镜像单元60(包括：晶体管M9～M16)，包括：与上述M7的漏极连接的第十一输入端、与上述M8的漏极连接的第十二输入端、与上述电容的上述一端连接的第十输出端。上述M7和M8具有相同的尺寸。上述电流镜像单元包括：M9～M16，其中M9和M10为恒流源，M11～M14为共源共栅结构，M15和M16为电流镜结构。当上述第三输入端与上述第四输入端电压相等时，输入管M7，M8电流平衡，无净电流对电容充放电；当上述第四输入端电压高于上述第三输入端电压时，尾电流I0全部流入M8管，M7管中无电流，节点②下拉电流大于上拉电流，有净电流I0对电容放电；当上述第四输入端电压低于上述第三输入端电压时，尾电流I0全部流入M7管，M8管中无电流，节点②上拉电流大于下拉电流，有净电流I0对电容充电。

4)电容C0，电容C0的一端与上述M13的漏极连接，电容C0的另一端接地。

作为一种可选的方案，如图5所示，本实施例中的延迟单元304还包括：第一恒流源(即恒定电流源)I0，上述第一恒流源I0的一端与上述M7和上述M8的源极连接，上述第一恒流源I0的另一端接地。

在本实施例中，延迟单元的延迟是由上述恒流源IO对上述电容C0充放电获得。与传统时钟信号发生电路中由开关切换两电流源的方法不同的是，由于延迟单元的输入为差分信号，因此，延迟单元中的恒流源I0可以以运放的形式出现。这样，一方面由于输入发生切换时对电容充放电的电流都等于尾电流源I0，从而保证了充放电电流的一致性，保证充电时间等于放电时间；另一方面可以控制电容C0的电压在反馈确定的共模电压(VDD-0.5V～VDD-1V)上下摆动，从而保证运放输出级的电流源一直处于饱和区，避免了电流源进入线性区再恢复而引入的额外的延迟误差。

以下结合附图对电平移位单元306的电路结构进行进一步描述。如图6所示，作为一种可选的方案，本实施例中的电平移位单元306包括：第三差分放大器40、轨到轨幅度调整单元50。

在本发明实施例中，第三差分放大器40(包括：晶体管M17和M18)，上述第三差分放大器包括：上述M17的栅极、上述M18的栅极、M17的漏极、M18的漏极、与上述M17的漏极连接的第二恒流源I1、与上述M18的漏极连接的第三恒流源I2，其中，上述第三差分放大器用于对上述第一差分信号和上述第二差分信号进行差分放大，以输出组成上述第二差分对的第三差分信号和第四差分信号，上述M18的漏极为上述第四输出端，上述第二恒流源和上述第三恒流源用于降低共模电平，使上述电流镜像单元工作在饱和区,以保证电流的精确镜像。

在本发明实施例中，轨到轨幅度调整单元50(包括：晶体管M19～M26)，上述轨到轨幅度调整单元包括：与上述M17的漏极连接的M19的栅极、与上述M18的漏极连接的M20的栅极、上述第五输出端，其中，上述轨到轨幅度调整单元用于对上述第三差分信号和上述第四差分信号进行振幅转换得到上述时钟信号。当M19的栅极电压大于M20的栅极电压时，尾电流I0完全流入M19管，M20管中无电流。M21和M24与M22和M23分别构成的两组电流镜，每组电流镜的两个晶体管尺寸相同，并具有相同的栅源电压，实现电流的精确复制，即电流镜像。M21和M24复制了M19的电流，使得M24电流为I0，大于M26的电流，因此CLK输出端达到正轨；而M22和M23复制了M20的电流，使得M23的电流为0，小于M25的电流，因此CLK_bar输出端达到负轨。同理，当M19的栅极电压小于M20的栅极电压时，CLK输出端达到负轨，而CLK_bar输出端达到正轨。以上结构通过小摆幅的控制信号控制差分对中的电流，进一步通过电流比较的方式完成了输入小信号到轨到轨输出信号的转化。

作为一种可选的方案，如图6所示，本实施例中的第三差分放大器包括：M17，上述M17的栅极为上述第五输入端、上述M17的漏极为上述第十一输出端；M18，上述M18的栅极为上述第六输入端、上述M18的漏极为上述第十二输出端；第四恒流源，上述第四恒流源的一端与上述M17和上述M18的源极连接，上述第四恒流源的另一端接地。

作为一种可选的方案，如图6所示，本实施例中的轨到轨幅度调整单元包括：M19，上述M19的栅极为上述第十三输入端；M20，上述M20的栅极为上述第十四输入端。M21和M24，M22和M23分别构成两组电流镜，M25,M26为两个偏置电流源。当该级输入电压切换时电流只从差分对一侧流过，因此M23和M24中只有一侧有镜像电流，有电流一侧的电流大于偏置电流源M26(或M25)的电流，使输出电压达到正轨，另外一侧由于没有电流，则输出电压被电流源M25(或M26)拉至负轨。从而实现震荡电压摆幅由电阻压降确定的小信号至轨到轨的转化。

在本实施例的电平移位单元306中，晶体管M17和M18为电阻RL5和RL6的放大器，与小信号放大单元302中的放大器不同的是，该放大器要提供足够的增益，以减小环路的系统失调误差。恒流源I1和I2实现共模输出电平的设定，以控制阈值电压VT在VDD-0.5V～VDD-1V上下摆动，而不使延迟单元中的晶体管的输出级M9～M16进入线性区。最后M19～M26构成的轨到轨输出放大器实现了信号由小信号到轨到轨摆幅的信号的转换，最终得到满摆幅的时钟输出。

此外，传统结构中的充电电流源和放电电流源各自独立，两电流源的失配不可避免，因此会造成波形不能完全对称而需要触发器进行后续整形。由于本实施例中的时钟信号发生电路整体采用全差分的结构，电容的充放电通过差分放大器实现，并通过控制输出摆幅，保证电流镜像单元工作在饱和区，以保证电流的精确镜像，从而使充放电电流大小均等于延迟单元的第一恒流源I0，进而振荡器输出波形完全对称，可直接获得50％占空比的时钟信号，无需额外的整形电路。如需要，还可输出相反相位的时钟CLK_bar。

在本发明的实施例中，差分放大器工作在小信号状态，并采用两级差分放大器和有源反馈结构提高其小信号带宽，进而减少了延迟误差，此外，采用限幅措施，对比较器输出进行限幅，使其在线性区附近摆动，没有过驱动过程，恢复速度快；解决上述现有技术中时钟信号发生电路的延迟误差过大的问题；进一步，振荡器的振幅和阈值电压VT均由偏置电流和电阻RL生成，而与电源电压无关，使得电路工作电压范围大，时钟频率对电源的敏感性低；此外，通过差分放大器对电容实现充放电，通过控制输出摆幅，保证电流镜工作在饱和区，以保证电流的精确镜像，从而使充放电电流大小均等于差分对的尾电流，进而振荡器输出波形完全对称，可直接获得50％占空比的时钟信号，无需额外的整形电路。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

以上上述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种时钟信号发生电路，其特征在于，包括：

小信号放大单元，包括：用于输入阈值电压的第一输入端、用于输入振荡电压的第二输入端、用于输出第一差分信号的第一输出端、用于输出第二差分信号的第二输出端，其中，所述小信号放大单元用于根据所述阈值电压和所述振荡电压进行多级差分放大，以输出组成第一差分对的所述第一差分信号和所述第二差分信号；

延迟单元，包括：与所述第一输出端连接的第三输入端、与所述第二输出端连接的第四输入端、用于将所述振荡电压输出给所述第二输入端的第三输出端、一端与所述第三输出端连接的电容，其中，所述延迟单元用于通过对所述第一差分信号和所述第二差分信号进行比较以对所述电容进行充电或放电操作，并将所述电容的所述一端的电压作为所述振荡电压进行输出；以及

电平移位单元，包括：与所述第一输出端连接的第五输入端、与所述第二输出端连接的第六输入端、用于将所述阈值电压输出给所述第一输入端的第四输出端、用于输出时钟信号的第五输出端，其中，所述电平移位单元用于对所述第一差分信号和所述第二差分信号进行差分放大，以输出组成第二差分对的第三差分信号和第四差分信号，并对所述第三差分信号和所述第四差分信号进行振幅转换得到所述时钟信号，其中，所述阈值电压为所述第三差分信号或所述第四差分信号的电压。

2.根据权利要求1所述的时钟信号发生电路，其特征在于，所述小信号放大单元包括：

第一级差分放大器，包括：所述第一输入端、所述第二输入端、用于输出第五差分信号的第六输出端、用于输出第六差分信号的第七输出端，其中，所述第一级差分放大器用于对所述阈值电压和所述振荡电压进行比较和第一级差分放大，以输出组成第三差分对的所述第五差分信号和所述第六差分信号；

第二级差分放大器，包括：与所述第六输出端连接的第七输入端、与所述第七输出端连接的第八输入端、所述第一输出端、所述第二输出端，其中，所述第二级差分放大器用于对所述第五差分信号和所述第六差分信号进行第二级差分放大，以输出所述第一差分信号和所述第二差分信号；

有源反馈单元，包括：与所述第一输出端连接的第九输入端、与所述第二输出端连接的第十输入端、与所述第六输出端和所述第七输入端连接的第八输出端、与所述第七输出端和与所述第八输入端连接的第九输出端，其中，所述有源反馈单元用于根据所述第一差分信号和所述第二差分信号将电压控制的电流反馈至所述第二级差分放大器的所述第七输入端和所述第八输入端。

3.根据权利要求2所述的时钟信号发生电路，其特征在于，

所述第一级差分放大器包括：第一晶体管、第二晶体管、与所述第一晶体管的漏极连接的第一电阻、与所述第二晶体管的漏极连接的第二电阻，其中，所述第一晶体管的栅极与所述第二输入端连接，所述第二晶体管的栅极与所述第一输入端连接，所述第一晶体管的漏极为所述第七输出端，所述第二晶体管的漏极为所述第六输出端；

所述第二级差分放大器包括：第三晶体管、第四晶体管、与所述第三晶体管的漏极连接的第三电阻、与所述第四晶体管的漏极连接的第四电阻，其中，所述第三晶体管的栅极作为所述第七输入端与所述第二晶体管的漏极连接，所述第四晶体管的栅极作为所述第八输入端与所述第一晶体管的漏极连接，所述第三晶体管的漏极为所述第一输出端、所述第四晶体管的漏极为所述第二输出端。

4.根据权利要求3所述的时钟信号发生电路，其特征在于，所述有源反馈单元包括：

第五晶体管，所述第五晶体管的栅极作为所述第十输入端与所述第二输出端连接，所述第五晶体管的漏极作为所述第八输出端与所述第二晶体管的漏极连接；

第六晶体管，所述第六晶体管的栅极作为所述第九输入端与所述第一输出端连接，所述第六晶体管的漏极作为所述第九输出端与所述第一晶体管的漏极连接。

5.根据权利要求1所述的时钟信号发生电路，其特征在于，所述延迟单元包括：

第七晶体管，所述第七晶体管的栅极为所述第三输入端；

第八晶体管，所述第八晶体管的栅极为所述第四输入端；

电流镜像单元，包括：与所述第七晶体管的漏极连接的第十一输入端、与所述第八晶体管的漏极连接的第十二输入端、与所述电容的所述一端连接的第十输出端，其中，所述电流镜像单元用于将所述第七晶体管输出的电流或所述第八晶体管输出的电流进行镜像；

所述电容，所述电容的所述一端与所述第三输出端连接，所述电容的另一端接地。

6.根据权利要求5所述的时钟信号发生电路，其特征在于，所述延迟单元包括：

第一恒流源，所述第一恒流源的一端与所述第七晶体管和所述第八晶体管的源极，所述第一恒流源的另一端接地。

7.根据权利要求5所述的时钟信号发生电路，其特征在于，所述电流镜像单元包括：

第九晶体管和第十晶体管，其中，所述第九晶体管和所述第十晶体管为恒流源；

第十一晶体管至第十四晶体管，其中，所述第十一晶体管至所述第十四晶体管为共源共栅结构；

第十五晶体管和第十六晶体管，其中，所述第十五晶体管和所述第十六晶体管为电流镜结构。

8.根据权利要求1所述的时钟信号发生电路，其特征在于，所述电平移位单元包括：

第三差分放大器，所述第三差分放大器包括：所述第五输入端、所述第六输入端、第十一输出端、第十二输出端、与所述第十一输出端连接的第二恒流源、与所述第十二输出端连接的第三恒流源，其中，所述第三差分放大器用于对所述第一差分信号和所述第二差分信号进行差分放大，以输出组成所述第二差分对的第三差分信号和第四差分信号，所述第十二输出端为所述第四输出端，所述第二恒流源和所述第三恒流源用于设定共模输出电平；

轨到轨幅度调整单元，所述轨到轨幅度调整单元包括：与所述第十一输出端连接的第十三输入端、与所述第十二输出端连接的第十四输入端、所述第五输出端，其中，所述轨到轨幅度调整单元用于对所述第三差分信号和所述第四差分信号进行振幅转换得到所述时钟信号。

9.根据权利要求8所述的时钟信号发生电路，其特征在于，所述第三差分放大器包括：

第十七晶体管，所述第十七晶体管的栅极为所述第五输入端、所述第十七晶体管的漏极为所述第十一输出端；

第十八晶体管，所述第十八晶体管的栅极为所述第六输入端、所述第十八晶体管的漏极为所述第十二输出端；

第四恒流源，所述第四恒流源的一端与所述第十七晶体管和所述第十八晶体管的源极连接，所述第四恒流源的另一端接地。

10.根据权利要求8所述的时钟信号发生电路，其特征在于，所述轨到轨幅度调整单元包括：

第十九晶体管，所述第十九晶体管的栅极为所述第十三输入端；

第二十晶体管，所述第二十晶体管的栅极为所述第十四输入端；

第二十一晶体管和第二十四晶体管，构成第一组电流镜；

第二十二晶体管和第二十三晶体管，构成第二组电流镜；

第二十五晶体管，为第一偏置电流源；

第二十六晶体管，为第二偏置电流源；

其中，所述第二十三晶体管和所述第二十四晶体管只有一个晶体管中有镜像电流，所述第十九晶体管至所述第二十六晶体管构成一个轨到轨差分输入输出放大器，将前一级的小摆幅差分信号进行进一步放大得到满摆幅的输出信号。