CN103354443A - 应用于高速全差分运算放大器的连续时间共模反馈电路 - Google Patents

Abstract

本发明提供了一种应用于高速全差分运算放大器的连续时间共模反馈电路，包括一用于检测该高速全差分运算放大器输出共模电压的共模电压检测电路、一用于放大共模电压与期望共模电压二者比较的结果的误差放大器及一用于调节所述高速全差分运算放大器的共模反馈控制电路；所述高速全差分运算放大器、共模电压检测电路、误差放大器及共模反馈控制电路四者相互连接；通过误差放大器提供两路不同的输出信号给共模反馈控制电路来控制高速全差分运算放大器的共模输出电压。本发明的优点在，结构简单，共模反馈环路增益高且单位增益带宽大。

Description

应用于高速全差分运算放大器的连续时间共模反馈电路

技术领域

本发明涉及一种集成电路设计领域，特别指一种应用于高速全差分运算放大器的连续时间共模反馈电路。

背景技术

高速全差分运算放大器具有高输出摆幅，对环境噪声、电源电压噪声等共模干扰具有很好的抑制作用，已经得到了广泛地应用。在实际应用中，高速全差分运算放大器需要一个共模反馈电路来控制放大器内部各个节点和输出节点的直流电平，从而保证放大器所有晶体管均工作在饱和区，使放大器能够正常工作以及输出摆幅达到最优。

共模反馈电路是一个负反馈电路，由共模电压检测电路、误差放大器和共模反馈控制电路三部分组成。共模电压检测电路检测运放输出共模电平，误差放大器将共模检测电路检测到的输出共模电平与期望共模电平进行比较，并将比较结果进行放大后送入共模反馈控制电路来调节放大器内部各个节点和输出节点的直流电平，从而达到稳定输出共模电平的作用。

请参阅图1所示，现有的共模反馈电路100’通过共模电压检测电路2’采集高速全差分运算放大器1’的输出共模电压

其中，V_on’、V_op’分别表示高速全差分运算放大器1’的两个差分输出，检测得到的共模电压V_OCM’与期望共模电压V_CM’的差值再经过误差放大器3’进行放大并反馈到共模反馈控制电路4’的NMOS管M20’和M21’的栅极来控制流过M20’、M21’的电流，从而控制高速全差分运算放大器1’输出的共模电压V_OCM’与期望共模电压V_CM’相等，起到稳定共模电压的作用。在该共模反馈控制电路中，输出共模电压V_OCM’与期望输出共模电压V_CM’的差值经过M15’、M16’、M17’、M18’、M19’组成的误差放大器3’进行放大，由于共模反馈电压V_cmfb0’只是从该差分放大器的M16’、M18’支路得到，而另外一条支路M15’、M17’的电流没有被利用，白白浪费，导致共模反馈环路增益低和单位增益带宽不够大；且在一些高速差分运算放大器应用中，为了保证共模反馈电路能够迅速有效地控制共模电平，其共模反馈电路的带宽需要足够大，导致共模反馈消耗的电流较大。

发明内容

本发明要解决的技术问题，在于提供一种应用于高速全差分运算放大器的连续时间共模反馈电路，具有更高的共模反馈环路增益和更大的单位增益带宽。

本发明是这样实现的：一种应用于高速全差分运算放大器的连续时间共模反馈电路，包括一用于检测该高速全差分运算放大器输出共模电压的共模电压检测电路、一用于放大共模电压与期望共模电压二者比较的结果的误差放大器及一用于调节所述高速全差分运算放大器的共模反馈控制电路；所述高速全差分运算放大器、共模电压检测电路、误差放大器及共模反馈控制电路四者相互连接，所述误差放大器包括NMOS管M16及PMOS管M17A、M17B、M18A、M18B、M19A、M19B；所述PMOS管M19A、M19B两者的源极均连接至电源VDD；所述PMOS管M19A、M19B两者的栅极均连接一偏置电压Vb3；所述PMOS管M19A的漏极与所述PMOS管M17A、M18A两者的源极连接；所述PMOS管M19B的漏极与所述PMOS管M17B、M18B两者的源极连接；所述PMOS管M17A、M17B两者的栅极均与所述共模电压检测电路的输出端连接；所述PMOS管M18A、M18B两者的栅极均接入有外部接入并设定的共模参考信号V_CM；所述PMOS管M18A、M18B两者的漏极均与所述NMOS管M16的漏极、栅极连接；所述NMOS管M16的源极接地；所述误差放大器通过所述PMOS管M17A的漏极、M17B的漏极及NMOS管M16的栅极三者与所述共模反馈控制电路连接。

进一步的，所述高速全差分运算放大器包括尾电流管M3、M4；所述共模反馈控制电路包括NMOS管M20、M21、M22、M23；所述尾电流管M3、M4及NMOS管M22、M23四者的栅极均连接一偏置电压Vb0；所述尾电流管M3、NMOS管M21、M23三者的漏极均与所述PMOS管M17B的漏极连接；所述尾电流管M4、NMOS管M20、M22三者的漏极均与所述PMOS管M17A的漏极连接；所述尾电流管M3、M4及NMOS管M20、M21、M22、M23六者的源极均接地；所述NMOS管M20、M21两者的栅极均与所述NMOS管M16的栅极连接。

本发明的优点在于：通过NMOS管M16及PMOS管M17A、M17B、M18A、M18B、M19A、M19B构成二个反馈回路，获得更高的共模反馈环路增益和更大的单位增益带宽。

附图说明

下面参照附图结合实施例对本发明作进一步的说明。

图1是现有共模反馈电路的电路结构示意图。

图2是本发明一种应用于高速全差分运算放大器的连续时间共模反馈电路的电路结构示意图。

图3是现有共模反馈电路的等效电路图。

图4是本发明一种应用于高速全差分运算放大器的连续时间共模反馈电路的等效电路图。

图5是本发明一种应用于高速全差分运算放大器的连续时间共模反馈电路与现有共模反馈电路的测试曲线比较图。

具体实施方式

请参阅图2所示，一种应用于高速全差分运算放大器1的连续时间共模反馈电路100，包括一用于检测该高速全差分运算放大器1输出共模电压V_OCM的共模电压检测电路2、一用于放大共模电压V_OCM与期望共模电压V_CM二者比较的结果的误差放大器3及一用于调节所述高速全差分运算放大器的共模反馈控制电路4；所述高速全差分运算放大器1、共模电压检测电路2、误差放大器3及共模反馈控制电路4四者相互连接，所述误差放大器3包括NMOS管M16及PMOS管M17A、M17B、M18A、M18B、M19A、M19B；所述PMOS管M19A、M19B两者的源极均连接至电源VDD；所述PMOS管M19A、M19B两者的栅极均连接一偏置电压Vb3；所述PMOS管M19A的漏极与所述PMOS管M17A、M18A两者的源极连接；所述PMOS管M19B的漏极与所述PMOS管M17B、M18B两者的源极连接；所述PMOS管M17A、M17B两者的栅极均与所述共模电压检测电路2的输出端连接；所述PMOS管M18A、M18B两者的栅极均接入有外部接入并设定的共模参考信号V_CM；所述PMOS管M18A、M18B两者的漏极均与所述NMOS管M16的漏极、栅极连接；所述NMOS管M16的源极接地；所述误差放大器3通过所述PMOS管M17A的漏极、M17B的漏极及NMOS管M16的栅极三者与所述共模反馈控制电路2连接；其中M17A、M17B、M18A、M18B为PMOS管构成的两对差分对；偏置电压Vb3与PMOS管M19A、M19B的栅极相连，为误差放大器3提供直流偏置电流；NMOS管M16的栅极与漏极相连，并与M18A、M18B的漏极相连，产生第一个反馈信号V_cmfb0给共模反馈控制电路4；M17A、M17B管的漏端信号V_cmfb1和V_cmfb2作为第二个反馈信号给共模反馈控制电路4。

如图2所示，所述高速全差分运算放大器1包括尾电流管M3、M4；所述共模反馈控制电路4包括NMOS管M20、M21、M22、M23；所述尾电流管M3、M4及NMOS管M22、M23四者的栅极均连接一偏置电压Vb0；所述尾电流管M3、NMOS管M21、M23三者的漏极均与所述PMOS管M17B的漏极连接；所述尾电流管M4、NMOS管M20、M22三者的漏极均与所述PMOS管M17A的漏极连接；所述尾电流管M3、M4及NMOS管M20、M21、M22、M23六者的源极均接地；所述NMOS管M20、M21两者的栅极均与所述NMOS管M16的栅极连接。由误差放大电路3产生的第一个反馈信号V_cmfb0与共模反馈控制电路4的NMOS管M20、M21的栅极相连，形成一个负反馈来控制差分运算放大器1输出的共模电压V_OCM；由误差放大电路3产生的第二个反馈信号V_cmfb1和V_cmfb2与高速差分运算放大器1电路的尾电流管M3、M4的漏端、共模反馈控制电路4的NMOS管M20、M21、M22、M23的漏端相连(即a、b点相连)，形成另外一个负反馈来控制高速差分运算放大器1输出的共模电压V_OCM。

请参阅图2所示，本发明一种应用于高速全差分运算放大器的连续时间共模反馈电路，采用电阻R和电容C作为高速全差分运算放大器的共模电压检测电路，其输出V_OCM为高速全差分运算放大器输出共模电压。若期望共模电压为V_CM，假设V_OCM＝V_CM时，流过M19A、M19B的电流均为I₀，流过M17A、M17B的电流均为I₁，流过M18A、M18B的电流均为I₂，则有I₀＝I₁+I₂。当共模电压V_OCM偏离期望共模电压V_CM时，若V_OCM＞V_CM，流过M18A、M18B管的电流增大，从而使得M16管栅极电压Vcmfb₀增大，该信号去控制共模反馈控制电路的NMOS管M20、M21的栅极，使得a、b两点的电压降低，从而使得放大器输出的共模电压降低，这就是本发明一种应用于高速全差分运算放大器的连续时间共模反馈电路中的第一个反馈回路；同时，由于流过M17A与M18A、M17B与M18B的电流之和等于I₀(M19A、M19B的偏置电压Vb3不变，因此流过M19A、M19B的电流不变)，当流过M18A、M18B管的电流增大时，则流过M17A、M17B管的电流减小，从而减小了注入a、b两点的电流，使得a、b两点电压下降，从而使得差分放大器的输出共模电平降低，这就是本发明中所述的第二个反馈回路。

请参阅图1至图4所示，在现有的共模反馈电路中，对于共模信号而言，a’点与b’点、V_on’点与V_op点、c’点与d’点电压相等，所以其共模反馈环路可以等效于如图3所示，其中M1E’、M3E’、M5E’、M7E’、M9E’、M21E’分别是M1’和M2’、M3’和M4’、M5’和M6’、M7’和M8’、M9’和M10’、M20’和M21’并联之后的等效晶体管，则该环路增益A_v’为：

${A_v}^{\text{'}}=\frac{g_{{M18}^{\text{'}}}{G_m}^{\text{'}}}{g_{M{16}^{\text{'}}}}[g_{M7E^{\text{'}}}{r}_{o7E^{\text{'}}}{r}_{o9E^{\text{'}}}//g_{M5E^{\text{'}}}{r}_{o5E^{\text{'}}}(g_{M1E^{\text{'}}}{r}_{o1E^{\text{'}}}{r}_{o{0}^{\text{'}}}//r_{o3E^{\text{'}}}//r_{o21E^{\text{'}}})]...\left(1\right)$

其中G_m’为M21E’管到输出Vout支路的等效跨导，其值G_m’g_M21E’；为了避免共模反馈控制信号控制电流源所提供的电流过大造成输出共模电平的反复波动，使输出共模电压尽快达到稳定，在实际工程中，一般通常使得流过M21E’的电流约为流过M3E’电流的20％，参考现有文献(池保勇.模拟集成电路与系统[M].清华大学出版社，北京，2009，pp：365)后，可以认为g_M1E’r_o1E’r_o0’？r_o21E’？r_o3E’，则(1)式可近似为：

${A_v}^{\text{'}}\≈\frac{g_{{M18}^{\text{'}}}{g}_{{M21E}^{\text{'}}}}{g_{{M16}^{\text{'}}}}[g_{{M7E}^{\text{'}}}{r}_{{o7E}^{\text{'}}}{r}_{{o9E}^{\text{'}}}//g_{{M5E}^{\text{'}}}{r}_{{o5E}^{\text{'}}}{r}_{{o3E}^{\text{'}}}]...\left(2\right)$

共模反馈电路环路的单位增益带宽可表示为：

ω_u＝G_m/C_L...(3)

其中G_m为共模反馈电路的等效输入跨导，在这里

C_L为共模反馈电路输出端等效负载电容。

同理，本发明一种应用于高速全差分运算放大器的连续时间共模反馈电路可以等效于如图4所示，其中M1E、M3E、M5E、M7E、M9E、M17E、M21E、M23E分别是M1和M2、M3和M4、M5和M6、M7和M8、M9和M10、M17A和M17B、M20和M21、M22和M23并联之后的等效晶体管，其增益可近似为：

$A_v\≈(\frac{g_{M18}{g}_{M21E}}{g_{M16}}+g_{M17E})(g_{{M7E}^{\text{'}}}{r}_{{o7E}^{\text{'}}}{r}_{{o9E}^{\text{'}}}//g_{M5E}{r}_{o5E}{r}_{o3E})...\left(4\right)$

请参阅图1至图4所示，本发明一种应用于高速全差分运算放大器的连续时间共模反馈电路在现有结构的基础上增加了一条反馈通路，共有两条反馈通路，整个共模反馈电路的环路增益为两条反馈环路增益之和，并且共模反馈电路的等效输入跨导

设计时使

g_M17＝g_M18，则根据(2)、(3)、(4)式可得：本发明一种应用于高速全差分运算放大器的连续时间共模反馈电路的环路增益和单位增益带宽均为现有技术中连续共模反馈电路的2倍。

如图1至图5所示，为了比较本发明一种应用于高速全差分运算放大器的连续时间共模反馈电路与现有连续共模反馈电路的性能(见图1和图2)，对两者的电路进行了仿真，从仿真结果可得：本发明一种应用于高速全差分运算放大器的连续时间共模反馈电路的环路增益和单位增益带宽(L₁)均为现有技术中连续共模反馈电路的环路增益和单位增益带宽(L₂)的2倍，并且本发明一种应用于高速全差分运算放大器的连续时间共模反馈电路的相位裕度(L₃)与现有技术中连续共模反馈电路的相位裕度(L₄)几乎相等(见图5)。在相同条件下，本发明的环路直流增益比现有技术提高了6dB(即2倍)，环路单位增益带宽为现有技术的2倍，其结果与理论分析相符合。

本发明一种应用于高速全差分运算放大器的连续时间共模反馈电路通过利用现有技术中被浪费的电流(即图1中流过M15’、M17’的电流)，把它注入到共模反馈控制电路，形成第二个反馈回路，该反馈回路与原有的反馈回路共同形成整个共模反馈电路。通过充分利用了已有的电流，与现有的共模反馈电路相比，具有更高的共模反馈环路增益和更大的单位增益带宽，并且对共模反馈环路的相位裕度影响很小。

虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (2)

1.一种应用于高速全差分运算放大器的连续时间共模反馈电路，包括一用于检测该高速全差分运算放大器输出共模电压的共模电压检测电路、一用于放大共模电压与期望共模电压二者比较的结果的误差放大器及一用于调节所述高速全差分运算放大器的共模反馈控制电路；所述高速全差分运算放大器、共模电压检测电路、误差放大器及共模反馈控制电路四者相互连接，

其特征在于：所述误差放大器包括NMOS管M16及PMOS管M17A、M17B、M18A、M18B、M19A、M19B；所述PMOS管M19A、M19B两者的源极均连接至电源VDD；所述PMOS管M19A、M19B两者的栅极均连接一偏置电压Vb3；所述PMOS管M19A的漏极与所述PMOS管M17A、M18A两者的源极连接；所述PMOS管M19B的漏极与所述PMOS管M17B、M18B两者的源极连接；所述PMOS管M17A、M17B两者的栅极均与所述共模电压检测电路的输出端连接；所述PMOS管M18A、M18B两者的栅极均接入有外部接入并设定的共模参考信号V_CM；所述PMOS管M18A、M18B两者的漏极均与所述NMOS管M16的漏极、栅极连接；所述NMOS管M16的源极接地；所述误差放大器通过所述PMOS管M17A的漏极、M17B的漏极及NMOS管M16的栅极三者与所述共模反馈控制电路连接。

2.如权利要求1所述的应用于高速全差分运算放大器的连续时间共模反馈电路，其特征在于：所述高速全差分运算放大器包括尾电流管M3、M4；所述共模反馈控制电路包括NMOS管M20、M21、M22、M23；所述尾电流管M3、M4及NMOS管M22、M23四者的栅极均连接一偏置电压Vb0；所述尾电流管M3、NMOS管M21、M23三者的漏极均与所述PMOS管M17B的漏极连接；所述尾电流管M4、NMOS管M20、M22三者的漏极均与所述PMOS管M17A的漏极连接；所述尾电流管M3、M4及NMOS管M20、M21、M22、M23六者的源极均接地；所述NMOS管M20、M21两者的栅极均与所述NMOS管M16的栅极连接。

Images