CN112274158A - 一种生物电位记录器 - Google Patents

Abstract

本申请公开了一种生物电位记录器，包括：斩波放大模块和低通滤波模块；斩波放大模块包括：偏移消除单元、共模消除单元、反馈单元、直流伺服单元、输出放大单元、阻抗提升单元、第一调制单元和第二调制单元；偏移消除单元与共模消除单元、反馈单元、直流伺服单元、第一调制单元和第二调制单元连接；输出放大单元与反馈单元、直流伺服单元、第二调制单元、阻抗提升单元和低通滤波模块连接；第一调制单元与阻抗提升单元连接。通过斩波放大模块的第一调制单元降低输入噪声，直流伺服单元去除电极直流偏移，最后通过低通滤波模块进行滤波，降噪能力强；使用共模消除单元减少共模干扰；能够在对输入信号进行放大的同时，降低噪声的干扰，性能高。

Description

一种生物电位记录器

技术领域

本申请涉及电路技术领域，尤其涉及一种生物电位记录器。

背景技术

高效能生物电位记录仪在脑机接口(Brain-Machine-Interface，BMI)系统中起着至关重要的作用。目标信号(Targeted Signals)的振幅，如动作电位(Action Potential，AP)、局部场电位(Local Field Potential，LFP)、心电图(Electrocardiograph，ECG)、肌电图(Electromyography，EMG)和脑电图(Electroencephalo-graph，EEG)的振幅通常在几十伏到几毫伏之间，频带分布从通常在几十微伏(μV)到几毫伏(mV)之间。在生物电位记录仪的设计中，功耗性能至关重要。大多数现有的低功耗设计通过降低电流来改善功耗性能，但牺牲了噪声性能。为了优化功率效率因数(Power Efficiency Factor，PEF)，现有方法中提出降低电源电压到sub-V，但会导致更高的总谐波失真(Total Harmonic Distortion，THD)。此外，这些电路易受共模干扰(Common-mode Interference，CMI)，特别是电源线干扰(Power-line InterferencePLI)。在50赫兹时，PLI的振幅可以高达数百毫伏。

综上所述，需要提供一种降噪能力强、减少共模干扰且性能高的生物电位记录器。

发明内容

为解决以上问题，本申请提出了一种生物电位记录器，包括：斩波放大模块和低通滤波模块；

所述斩波放大模块与所述低通滤波模块连接，所述斩波放大模块对电位输入信号进行降噪和放大后，发送至低通滤波模块进行滤波后输出；

所述斩波放大模块包括：偏移消除单元、共模消除单元、反馈单元、直流伺服单元、输出放大单元、阻抗提升单元、第一调制单元和第二调制单元；

所述偏移消除单元与所述共模消除单元、反馈单元、直流伺服单元、第一调制单元和第二调制单元连接；

所述输出放大单元与所述反馈单元、直流伺服单元、第二调制单元、阻抗提升单元和低通滤波模块连接；

所述第一调制单元与所述阻抗提升单元连接。

优选地，所述偏移消除单元用于减小输入信号的工频干扰，包括：输入级放大器、偏移放大器、第一NMOS管、第一电容和第二电容；

所述输入级放大器的正输入端与所述第一调制单元的第一输出端连接，负输入端与所述第一调制单元的第二输出端连接，负输出端与所述偏移放大器的负输入端和第一电容的一端连接，正输出端与所述偏移放大器的正输入端和第二电容的一端连接，接地端与所述第一NMOS管的漏端和共模消除单元连接；

所述偏移放大器的正输出端与所述输入级放大器的第一衬底端连接，负输出端与所述输入级放大器的第二衬底端连接；

所述第一NMOS管的源端接地，所述第一电容的另一端与所述第二调制单元的输入端连接，所述第二电容的另一端与所述第二调制单元的输入端连接。

优选地，所述输入级放大器包括：第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第三电容；

所述第一PMOS管的第二衬底端与所述偏移放大器的负输出端和第三电容的一端连接，源端与所述第二PMOS管的源端和第三PMOS管的漏端连接，栅端与所述第二NMOS管的栅端连接，所述第一PMOS管的栅端还与第一调制单元的第一输出端或第二输出端连接，漏端与所述第二NMOS管的漏端和偏移放大器的负输入端连接；

所述第二PMOS管的第一衬底端与所述偏移放大器的正输出端和第三电容的另一端连接，漏端与所述第三NMOS管的漏端和偏移放大器的正输入端连接，栅端与所述第三NMOS管的栅端连接，所述第二PMOS管的栅端还与第一调制单元的第二输出端或第一输出端连接；

所述第三PMOS管的源端接电源电压，栅端输入偏置电压；

所述第三NMOS管的源端与第二NMOS管的源端连接，所述第三NMOS管的源端还与第一NMOS管的漏端连接。

优选地，所述偏移放大器包括：第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第一伪电阻、第二伪电阻、第四电容和第五电容；

所述第四PMOS管的栅端输入偏置电压，源端与所述第五PMOS管的源端、第六PMOS管的源端、第七PMOS管的源端和第八PMOS管的源端连接，漏端与所述第九PMOS管的源端和第十PMOS管的源端连接；

所述第五PMOS管的栅端与所述第六PMOS管的栅端、第六PMOS管的漏端和第四NMOS管的漏端连接，漏端与所述第六NMOS管的漏端、第五电容的一端和第二伪电阻的一端连接；

所述第八PMOS管的栅端与所述第七PMOS管的漏端、第七PMOS管的栅端和第五NMOS管的漏端连接，漏端与所述第八NMOS管的漏端、第四电容的一端和第一伪电阻的一端连接；

所述第四NMOS管的源端与所述第五NMOS管的源端和第七NMOS管的漏端连接，栅端与所述第一PMOS管的漏端和第二NMOS管的漏端连接；

所述第五NMOS管的栅端与所述第二PMOS管的漏端和第三NMOS管的漏端连接；

所述第六NMOS管的栅端与所述第八NMOS管的栅端、第九NMOS管的栅端、第九NMOS管的漏端和第九PMOS管的漏端连接；

所述第七NMOS管的栅端输入偏置电压；

所述第十NMOS管的栅端与所述第十NMOS管的漏端和第十PMOS管的漏端连接；

所述第九PMOS管的栅端输入偏置电压；

所述第十PMOS管的栅端与所述第一伪电阻的另一端、第二伪电阻的另一端、第四电容的另一端和第五电容的另一端连接；

所述第六NMOS管的源端、第七NMOS管的源端、第八NMOS管的源端、第九NMOS管的源端和第十NMOS管的源端均接地。

优选地，所述共模消除单元包括：共模放大器、第一电阻和第二电阻；

所述共模放大器的输出端与所述第一电阻的一端和第二电阻的一端连接，正输入端输入参考电压，负输入端与所述第一NMOS管的漏端连接；

所述第一电阻的另一端与所述输入级放大器的正输入端连接，所述第二电阻的另一端与所述输入级放大器的负输入端连接。

优选地，所述共模放大器包括：第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管和第十五PMOS管；

所述第十一NMOS管的栅端输入参考电压，源端与所述第十二NMOS管的漏端和第十二PMOS管的栅端连接，漏端与所述第十三PMOS管的源端、第十四PMOS管的源端和第十五PMOS管的源端连接；

所述第十二NMOS管的栅端与所述第十五NMOS管的栅端和第十六NMOS管的栅端连接，并输入偏置电压；

所述第十三NMOS管的漏端与所述第十三PMOS管的漏端、第十三PMOS管的栅端和第十五PMOS管的栅端连接，栅端与所述第十四NMOS管的栅端、第十四NMOS管的漏端、第十五NMOS管的漏端和第十一PMOS管的漏端连接；

所述第十六NMOS管的漏端与所述第十七NMOS管的漏端、第十七NMOS管的栅端、第十八NMOS管的栅端和第十二PMOS管的漏端连接；

所述第十八NMOS管的漏端与所述第十五PMOS管的漏端、第一电阻的一端和第二电阻的一端连接；

所述第十二NMOS管的源端、第十三NMOS管的源端、第十四NMOS管的源端、第十五NMOS管的源端、第十六NMOS管的源端、第十七NMOS管的源端和第十八NMOS管的源端均接地；

所述第十一PMOS管的栅端与所述第一NMOS管的漏端连接，源端与所述第十二PMOS管的源端和第十四PMOS管的漏端连接；

所述第十四PMOS管的栅端输入偏置电压。

优选地，其特征在于，所述直流伺服单元包括：第六电容、第七电容、第三调制单元、直流伺服放大器和跨导放大器；

所述跨导放大器的负输入端与所述输出放大单元的正输出端连接，正输入端与所述输出放大单元的负输出端连接，负输出端与所述直流伺服放大器的负输入端连接，正输出与所述直流伺服放大器的正输入端连接；

所述直流伺服放大器的负输出端与所述第三调制单元的第一输入端连接，所述直流伺服放大器的正输出端与所述第三调制单元的第二输入端连接；

所述第三调制单元的第一输出端与所述第六电容的一端连接，第二输出端与所述第七电容的一端连接。

所述第六电容的另一端与所述输入级放大器的正输入端连接，所述第七电容的另一端与所述输入级放大器的负输入端连接。

优选地，所述跨导放大器包括：第一PMOS管组、第二PMOS管组、第三PMOS管组、第四PMOS管组、第一NMOS管组、第二NMOS管组、第三NMOS管组、第四NMOS管组、第十六PMOS管、第十七PMOS管、第十八PMOS管、第十九PMOS管、第二十PMOS管、第二十一PMOS管、第二十二PMOS管、第二十三PMOS管、第十九NMOS管、第二十NMOS管、第二十一NMOS管和第二十二NMOS管；

所述第一PMOS管组的源端、所述第二PMOS管组的源端、第三PMOS管组的源端和第四PMOS管组的源端均接电源端电压，所述第一PMOS管组的栅端与所述第三PMOS管组的栅端连接，漏端与所述第十九NMOS管的漏端连接；

所述第二PMOS管组的栅端与所述第四PMOS管组的栅端连接，漏端与所述第二十二NMOS管的漏端连接；

所述第三PMOS管组的漏端与所述第三NMOS管组的漏端、第二十PMOS管的栅端和第二十二PMOS管的漏端连接，所述第三PMOS管组的漏端还与所述直流伺服放大器的负输入端连接；

所述第四PMOS管组的漏端与所述第四NMOS管组的漏端、第二十一PMOS管的栅端和第二十三PMOS管的漏端连接，所述第四PMOS管组的漏端还与所述直流伺服放大器的正输入端连接；

所述第十九NMOS管的栅端与所述第二十二NMOS管的栅端、第十六PMOS管的栅端和第十九PMOS管的栅端连接，所述第十九NMOS管的栅端还与所述输出放大单元的正输出端连接，源端与所述第二十一NMOS管源端和第二十二NMOS管的漏端连接；

所述第二十NMOS管的栅端与所述第二十一NMOS管的栅端、第十七PMOS管的栅端和第十八PMOS管的栅端连接，所述第二十NMOS管的栅端还与所述输出放大单元的负输出端连接，源端与所述第二十一NMOS管的漏端、第二十二NMOS管的源端连接；

所述第一NMOS管组的栅端与所述第三NMOS管组的栅端连接，漏端与所述第十六PMOS管的漏端连接；

所述第二NMOS管组的栅端与所述第四NMOS管组的栅端连接，漏端与所述第十七PMOS管的漏端连接；

所述第一NMOS管组的源端、所述第二NMOS管组的源端、第三NMOS管组的源端和第四NMOS管组的源端均接地；

所述第十六PMOS管的源端与所述第十八PMOS管的源端和第十九PMOS管的漏端连接，所述第十六PMOS管的源端还接电源电压，并施加第一电流；

所述第十七PMOS管的源端与所述第十八PMOS管的漏端和第十九PMOS管的源端连接，所述第十七PMOS管的源端还接电源电压，并施加第一电流；

所述第二十PMOS管的源端和所述第二十一PMOS管的源端均接电源电压，所述第二十PMOS管的漏端与所述第二十一PMOS管的漏端、第二十二PMOS管的源端和第二十三POMS管的源端连接；

所述第二十二PMOS管的栅端与所述第二十三PMOS管的栅端连接。

优选地，所述低通滤波模块包括：输入通路、第一反馈通路、第二反馈通路和低通放大器；

所述输入通路与所述输出放大单元、第一反馈通路、第二反馈通路和低通放大器连接；

所述低通放大器与所述第一反馈通路和第二反馈通路连接。

优选地，所述低通放大器包括：第三电阻、第四电阻、第八电容、第九电容、第二十四PMOS管、第二十五PMOS管、第二十六PMOS管、第二十七PMOS管、第二十八PMOS管、第二十九PMOS管、第二十三NMOS管、第二十四NMOS管、第二十五NMOS管、第二十六NMOS管和共模反馈电路；

所述第二十四PMOS管的栅端与所述输入通路的第一输出端连接，源端与所述第二十八PMOS管的漏端和第二十五PMOS管的源端连接，漏端与所述第三电阻的一端、第二十三NMOS管的栅端和第二十四NMOS管的漏端连接；

所述第二十五PMOS管的栅端与所述输入通路的第二输出端连接，漏端与所述第四电阻的一端、第二十五NMOS管的漏端、第二十六NMOS管的栅端连接；

所述第二十六PMOS管的源端、第二十七PMOS管的源端、第二十八PMOS管的源端和第二十九PMOS管的源端均接电源电压，所述第二十六PMOS管的漏端与第二十六PMOS管的栅端、第二十七PMOS管的栅端、第二十八PMOS管的栅端和第二十九PMOS管的栅端连接；

所述第二十七PMOS管的漏端与所述第八电容的一端、第二十三NMOS管的漏端和共模反馈电路连接；

所述第二十九PMOS管的漏端与所述第九电容的一端、第二十六NMOS管的漏端和共模反馈电路连接；

所述第三电阻的另一端与所述第八电容的另一端连接，所述第四电阻的另一端与所述第九电容的另一端连接；

所述第二十四NMOS管的栅端与所述第二十五NMOS管的栅端和共模反馈电路连接；

所述第二十三NMOS管的源端、第二十四NMOS管的源端、第二十五NMOS管的源端和第二十六NMOS管的源端均接地。

本申请的优点在于：通过斩波放大模块的第一调制单元降低输入噪声，直流伺服单元去除电极直流偏移(Electrode DC-offset，EDC)，最后通过低通滤波模块进行滤波，降噪能力强；使用共模消除单元减少共模干扰；能够在对输入信号进行放大的同时，降低噪声的干扰，性能高。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选事实方案的目的，而并不认为是对本申请的限制。而且在整个附图中，用同样的参考符号表示相同的部件。在附图中：

图1是本申请提供的一种生物电位记录器的示意框图；

图2是本申请提供的一种生物电位记录器的连接示意图；

图3是本申请提供的一种生物电位记录器的输入级放大器的示意图；

图4是本申请提供的一种生物电位记录器的偏移放大器的示意图；

图5是本申请提供的一种生物电位记录器的共模放大器的示意图；

图6是本申请提供的一种生物电位记录器的跨导放大器的示意图；

图7是本申请提供的一种生物电位记录器的低通放大器的示意图；

图8是本申请提供的一种生物电位记录器的低通滤波模块的连接示意图；

图9是本申请提供的一种生物电位记录器的伪电阻的示意图；

图10是本申请提供的一种生物电位记录器的输出放大器的示意图；

图11是本申请提供的一种生物电位记录器的调制器的示意图；

图12是本申请提供的一种生物电位记录器的开关电路的示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

根据本申请的实施方式，提出一种生物电位记录器，如图1所示，包括：斩波放大模块100和低通滤波模块200。斩波放大模块100与低通滤波模块200连接，斩波放大模块100对电位输入信号进行降噪和放大后，发送至低通滤波模块200进行滤波后输出。

斩波放大模块100包括：偏移消除单元120、共模消除单元180、反馈单元160、直流伺服单元140、输出放大单元150、阻抗提升单元170、第一调制单元110和第二调制单元130。偏移消除单元120与共模消除单元180、反馈单元160、直流伺服单元140、第一调制单元110和第二调制单元130连接。输出放大单元150与反馈单元160、直流伺服单元140、第二调制单元130、阻抗提升单元170和低通滤波模块200连接，第一调制单元110与阻抗提升单元170连接。如图2所示，偏移消除单元120用于减小输入信号的工频干扰，包括：输入级放大器gm1、偏移放大器gOCL、第一NMOS管QN1、第一电容C1和第二电容C2。输入级放大器gm1的正输入端与第一调制单元110的第一输出端连接，负输入端与第一调制单元110的第二输出端连接，负输出端与偏移放大器gOCL的负输入端和第一电容C1的一端连接，正输出端与偏移放大器gOCL的正输入端和第二电容C2的一端连接，接地端与第一NMOS管QN1的漏端和共模消除单元180连接。

偏移放大器gOCL的正输出端与输入级放大器gm1的第一衬底端连接，负输出端与输入级放大器gm1的第二衬底端连接；

第一NMOS管QN1的源端接地，第一电容C1的另一端与第二调制单元130的输入端连接，第二电容C2的另一端与第二调制单元130的输入端连接。

如图3所示，输入级放大器gm1包括：第二NMOS管QN2、第三NMOS管QN3、第一PMOS管QP1、第二PMOS管QP2、第三PMOS管QP3和第三电容C3。

第一PMOS管QP1的衬底端(输入级放大器gm1的第二衬底端)与偏移放大器gOCL的负输出端和第三电容C3的一端连接，源端与第二PMOS管QP2的源端和第三PMOS管QP3的漏端连接，栅端与第二NMOS管QN2的栅端连接，第一PMOS管QP1的栅端还通过Vgin1端与第一调制单元110的第一输出端或第二输出端连接，漏端与第二NMOS管QN2的漏端和偏移放大器gOCL的负输入端连接，第一PMOS管QP1的漏端为输入级放大器gm1的负输出端Vgon。第二PMOS管QP2的衬底端(输入级放大器gm1的第一衬底端)与偏移放大器gOCL的正输出端和第三电容C3的另一端连接，漏端与第三NMOS管QN3的漏端和偏移放大器gOCL的正输入端连接，栅端与第三NMOS管QN3的栅端连接，第二PMOS管QP2的栅端还通过Vgin2端与第一调制单元110的第二输出端或第一输出端连接。第三PMOS管QP3的源端接电源电压VDD，栅端输入偏置电压。第三NMOS管QN3的源端与第二NMOS管QN2的源端连接，第三NMOS管QN3的源端还与第一NMOS管QN1的漏端DNO连接。第三NMOS管QN3的漏端为输入级放大器gm1的正输出端Vgop。

如图4所示，偏移放大器gOCL包括：第四PMOS管QP4、五PMOS管QP5、第六PMOS管QP6、第七PMOS管QP7、第八PMOS管QP8、第九PMOS管QP9、第十PMOS管QP10、第四NMOS管QN4、第五NMOS管QN5、第六NMOS管QN6、第七NMOS管QN7、第八NMOS管QN8、第九NMOS管QN9、第十NMOS管QN10、第一伪电阻RP1、第二伪电阻RP2、第四电容C4和第五电容C5。

第四PMOS管QP4的栅端输入偏置电压，源端与第五PMOS管QP5的源端、第六PMOS管QP6的源端、第七PMOS管QP7的源端和第八PMOS管QP8的源端连接，漏端与第九PMOS管QP9的源端和第十PMOS管QP10的源端连接。第五PMOS管QP5的栅端与第六PMOS管QP6的栅端、第六PMOS管QP6的漏端和第四NMOS管QN4的漏端连接，漏端与第六NMOS管QN6的漏端、第五电容C5的一端和第二伪电阻RP2的一端连接，第五PMOS管QP5的漏端VOUTN为偏移放大器gOCL的负输出端。第八PMOS管QP8的栅端与第七PMOS管QP7的漏端、第七PMOS管QP7的栅端和第五NMOS管QN5的漏端连接，漏端与第八NMOS管QN8的漏端、第四电容C4的一端和第一伪电阻RP1的一端连接，第八PMOS管QP8的漏端VOUTP为偏移放大器gOCL的正输出端。第四NMOS管QN4的源端与第五NMOS管QN5的源端和第七NMOS管QN7的漏端连接，栅端(偏移放大器gOCL的负输入端VINN)与第一PMOS管QP1的漏端和第二NMOS管QN2的漏端连接。第五NMOS管QN5的栅端(偏移放大器gOCL的正输入端VINP)与第二PMOS管QP2的漏端和第三NMOS管QN3的漏端连接。第六NMOS管QN6的栅端与第八NMOS管QN8的栅端、第九NMOS管QN9的栅端、第九NMOS管QN9的漏端和第九PMOS管QP9的漏端连接。第七NMOS管QN7的栅端输入偏置电压。第十NMOS管QN10的栅端与第十NMOS管QN10的漏端和第十PMOS管QP10的漏端连接。第九PMOS管QP9的栅端输入偏置电压。第十PMOS管QP10的栅端与第一伪电阻RP1的另一端、第二伪电阻RP2的另一端、第四电容C4的另一端和第五电容C5的另一端连接。第六NMOS管QN6的源端、第七NMOS管QN7的源端、第八NMOS管QN8的源端、第九NMOS管QN9的源端和第十NMOS管QN10的源端均接地。

如图2所示，共模消除单元180包括：共模放大器Acm、第一电阻R1和第二电阻R2。共模放大器Acm的输出端与第一电阻R1的一端和第二电阻R2的一端连接，正输入端输入参考电压Vref，负输入端与第一NMOS管QN1的漏端连接。第一电阻R1的另一端与输入级放大器gm1的正输入端连接，第二电阻R2的另一端与输入级放大器gm1的负输入端连接。

如图5所示，共模放大器Acm包括：第十一NMOS管QN11、第十二NMOS管QN12、第十三NMOS管QN13、第十四NMOS管QN14、第十五NMOS管QN15、第十六NMOS管QN16、第十七NMOS管QN17、第十八NMOS管QN18、第十一PMOS管QP11、第十二PMOS管QP12、第十三PMOS管QP13、第十四PMOS管QP14和第十五PMOS管QP15。

第十一NMOS管QN11的栅端输入参考电压Vref，源端与第十二NMOS管QN12的漏端和第十二PMOS管QP12的栅端连接，漏端与第十三PMOS管QP13的源端、第十四PMOS管QP14的源端和第十五PMOS管QP15的源端连接，第十一NMOS管QN11的栅端为共模放大器Acm的正输入端。第十二NMOS管QN12的栅端与第十五NMOS管QN15的栅端和第十六NMOS管QN16的栅端连接，并输入偏置电压。第十三NMOS管QN13的漏端与第十三PMOS管QP13的漏端、第十三PMOS管QP13的栅端和第十五PMOS管QP15的栅端连接，栅端与第十四NMOS管QN14的栅端、第十四NMOS管QN14的漏端、第十五NMOS管QN15的漏端和第十一PMOS管QP11的漏端连接。第十六NMOS管QN16的漏端与第十七NMOS管QN17的漏端、第十七NMOS管QN17的栅端、第十八NMOS管QN18的栅端和第十二PMOS管QP12的漏端连接。第十八NMOS管QN18的漏端与第十五PMOS管QP15的漏端、第一电阻R1的一端和第二电阻R2的一端连接,第十八NMOS管QN18的漏端为共模放大器Acm的输出端。第十二NMOS管QN12的源端、第十三NMOS管QN13的源端、第十四NMOS管QN14的源端、第十五NMOS管QN15的源端、第十六NMOS管QN16的源端、第十七NMOS管QN17的源端和第十八NMOS管QN18的源端均接地。第十一PMOS管QP11的栅端DNO与第一NMOS管QN1的漏端连接，源端与第十二PMOS管QP12的源端和第十四PMOS管QP14的漏端连接，第十一PMOS管QP11的栅端为共模放大器Acm的负输入端。第十四PMOS管QP14的栅端输入偏置电压。

如图2所示，直流伺服单元140包括：第六电容C6、第七电容C7、第三调制器fclk3、直流伺服放大器gmDSL和跨导放大器gmVLT。其中，直流伺服放大器gmDSL可以为常用的的放大器。跨导放大器gmVLT的负输入端与输出放大单元150的正输出端连接，正输入端与输出放大单元150的负输出端连接，负输出端与直流伺服放大器gmDSL的负输入端连接，正输出与直流伺服放大器gmDSL的正输入端连接。直流伺服放大器gmDSL的负输出端与第三调制器fclk3的第一输入端连接，直流伺服放大器gmDSL的正输出端与第三调制器fclk3的第二输入端连接。第三调制器fclk3的第一输出端与第六电容C6的一端连接，第二输出端与第七电容C7的一端连接。第六电容C6的另一端与输入级放大器gm1的正输入端连接，第七电容C7的另一端与输入级放大器gm1的负输入端连接。直流伺服单元140还包括第十八电容C18和第十九电容C19。第十八电容C18的一端与直流伺服放大器gmDSL的负输出端连接，另一端与直流伺服放大器gmDSL的正输入端连接，第十九电容C19的一端与直流伺服放大器gmDSL的负输入端连接，另一端与直流伺服放大器gmDSL的正输出端连接。

如图6所示，跨导放大器gmVLT包括：第一PMOS管组QPG1、第二PMOS管组QPG2、第三PMOS管组QPG3、第四PMOS管组QPG4、第一NMOS管组QNG1、第二NMOS管组QNG2、第三NMOS管组QNG3、第四NMOS管组QNG4、第十六PMOS管QP16、第十七PMOS管QP17、第十八PMOS管QP18、第十九PMOS管QP19、第二十PMOS管QP20、第二十一PMOS管QP21、第二十二PMOS管QP22、第二十三PMOS管QP23、第十九NMOS管QN19、第二十NMOS管QN20、第二十一NMOS管QN21和第二十二NMOS管QN22。第一PMOS管组QPG1的源端、第二PMOS管组QPG2的源端、第三PMOS管组QPG3的源端和第四PMOS管组QPG4的源端均接电源端电压，第一PMOS管组QPG1的栅端与第三PMOS管组QPG3的栅端连接，漏端与第十九NMOS管QN19的漏端连接。第二PMOS管组QPG2的栅端与第四PMOS管组QPG4的栅端连接，漏端与第二十二NMOS管QN22的漏端连接。第三PMOS管组QPG3的漏端与第三NMOS管组QNG3的漏端、第二十PMOS管QP20的栅端和第二十二PMOS管QP22的漏端连接。第三PMOS管组QPG3的漏端为跨导放大器gmVLT的负输出端Vo-，第三PMOS管组QPG3的漏端还与直流伺服放大器gmDSL的负输入端连接。第四PMOS管组QPG4的漏端与第四NMOS管组QNG4的漏端、第二十一PMOS管QP21的栅端和第二十三PMOS管QP23的漏端连接。第四PMOS管组QPG4的漏端为跨导放大器gmVLT的正输出端Vo+，第四PMOS管组QPG4的漏端还与直流伺服放大器gmDSL的正输入端连接。第十九NMOS管QN19的栅端与第二十二NMOS管QN22的栅端、第十六PMOS管QP16的栅端和第十九PMOS管QP19的栅端连接，第十九NMOS管QN19的栅端还与输出放大单元150的正输出端连接，源端与第二十一NMOS管QN21源端和第二十二NMOS管QN22的漏端连接，第十九NMOS管QN19的栅端(Vi-)为跨导放大器gmVLT的负输入端。第十九NMOS管QN19的源端与地之间，还施加β倍的第一电流Ib。第二十NMOS管QN20的栅端与第二十一NMOS管QN21的栅端、第十七PMOS管QP17的栅端和第十八PMOS管QP18的栅端连接，第二十NMOS管QN20的栅端还与输出放大单元150的负输出端连接，源端与第二十一NMOS管QN21的漏端、第二十二NMOS管QN22的源端连接，第二十NMOS管QN20的栅端(Vi+)为跨导放大器gmVLT的正输入端。第二十NMOS管QN20的源端与地之间，还施加β倍的第一电流Ib。第一NMOS管组QNG1的栅端与第三NMOS管组QNG3的栅端连接，漏端与第十六PMOS管QP16的漏端连接。第二NMOS管组QNG2的栅端与第四NMOS管组QNG4的栅端连接，漏端与第十七PMOS管QP17的漏端连接。第一NMOS管组QNG1的源端、第二NMOS管组QNG2的源端、第三NMOS管组QNG3的源端和第四NMOS管组QNG4的源端均接地。第十六PMOS管QP16的源端与第十八PMOS管QP18的源端和第十九PMOS管QP19的漏端连接，第十六PMOS管QP16的源端还接电源电压，并施加第一电流Ib。第十七PMOS管QP17的源端与第十八PMOS管QP18的漏端和第十九PMOS管QP19的源端连接，第十七PMOS管QP17的源端还接电源电压，并施加第一电流Ib。第二十PMOS管QP20的源端和第二十一PMOS管QP21的源端均接电源电压，第二十PMOS管QP20的漏端与第二十一PMOS管QP21的漏端、第二十二PMOS管QP22的源端和第二十三POMS管的源端连接。第二十二PMOS管QP22的栅端与第二十三PMOS管QP23的栅端连接。第十八PMOS管QP18和第十九PMOS管QP19输入高阈值电压(High Vth)。

第一PMOS管组QPG1包括10个PMOS管，第二PMOS管组QPG2包括10个PMOS管，第一NMOS管组QNG1包括10个NMOS管，第二NMOS管组QNG2包括10个NMOS管。第一PMOS管组QPG1、第二PMOS管组QPG2、第一NMOS管组QNG1和第二NMOS管组QNG2的MOS管的连接结构均相同。下面以第一PMOS管组QPG1为例，进行进一步说明。第一PMOS管组QPG1中的10个PMOS管的源端均连接在一起，作为第一PMOS管组QPG1的源端，10个PMOS管的源漏端均连接在一起，作为第一PMOS管组QPG1的漏端，10个PMOS管中的第一个PMOS管的栅端与第二个PMOS管的衬底端连接，第二个PMOS管的栅端与第个三PMOS管的衬底端连接，第三个PMOS管的栅端与第四个PMOS管的衬底端连接，第四个PMOS管的栅端与第五个PMOS管的衬底端连接，第五个PMOS管的栅端与第六个PMOS管的衬底端连接，第六个PMOS管的栅端与第七个PMOS管的衬底端连接，第七个PMOS管的栅端与第八个PMOS管的衬底端连接，第八个PMOS管的栅端与第九个PMOS管的衬底端连接，第九个PMOS管的栅端与第十个PMOS管的衬底端连接，第十个PMOS管的栅端作为第一PMOS管组QPG1的栅端。

第三PMOS管组QPG3包括10个PMOS管，第四PMOS管组QPG4包括10个PMOS管，第三NMOS管组QNG3包括10个NMOS管，第四NMOS管组QNG4包括10个NMOS管。第三PMOS管组QPG3、第四PMOS管组QPG4、第三NMOS管组QNG3和第四NMOS管组QNG4的MOS管的连接结构均相同。下面以第一PMOS管组QPG1为例，进行进一步说明。第三组PMOS管中的10个PMOS管的栅端均连接在一起，作为第三PMOS管组QPG3的删端。10个PMOS管中的第一个PMOS管的漏端作为第三PMOS管组QPG3的漏端，第一个PMOS管的源端与第二个PMOS管的漏端连接，第二个PMOS管的源端与第三个PMOS管的漏端连接，第三个PMOS管的源端与第四个PMOS管的漏端连接，第四个PMOS管的源端与第五个PMOS管的漏端连接，第五个PMOS管的源端与第六个PMOS管的漏端连接，第六个PMOS管的源端与第七个PMOS管的漏端连接，第七个PMOS管的源端与第八个PMOS管的漏端连接，第八个PMOS管的源端与第九个PMOS管的漏端连接，第九个PMOS管的源端与第十个PMOS管的漏端连接，第十个PMOS管的源端作为第三PMOS管组QPG3的源端。

如图1所示，低通滤波模块200包括：输入通路210、第一反馈通路220、第二反馈通路230和低通放大器240。输入通路210与输出放大单元150、第一反馈通路220、第二反馈通路230和低通放大器240连接。低通放大器240与第一反馈通路220和第二反馈通路230连接。

如图7所述，低通放大器240包括：第三电阻R3、第四电阻R4、第八电容C8、第九电容C9、第二十四PMOS管QP24、第二十五PMOS管QP25、第二十六PMOS管QP26、第二十七PMOS管QP27、第二十八PMOS管QP28、第二十九PMOS管QP29、第二十三NMOS管QN23、第二十四NMOS管QN24、第二十五NMOS管QN25、第二十六NMOS管QN26和共模反馈电路CMFB。其中，共模反馈电路CMFB可为现有的共模反馈电路CMFB，用于生成共模反馈电压。低通放大器240的正输出端作为本申请实时方式的最终正输出，低通放大器240的负输出端作为本申请实时方式的最终负输出。

第二十四PMOS管QP24的栅端VMIN为低通放大器240的负输入端VMIN，第二十四PMOS管QP24的栅端与输入通路210的第一输出端连接，源端与第二十八PMOS管QP28的漏端和第二十五PMOS管QP25的源端连接，漏端与第三电阻R3的一端、第二十三NMOS管QN23的栅端和第二十四NMOS管QN24的漏端连接。第二十五PMOS管QP25的栅端VMIP为低通放大器240的正输入端VMIP，第二十五PMOS管QP25的栅端与输入通路210的第二输出端连接，漏端与第四电阻R4的一端、第二十五NMOS管QN25的漏端、第二十六NMOS管QN26的栅端连接。第二十六PMOS管QP26的源端、第二十七PMOS管QP27的源端、第二十八PMOS管QP28的源端和第二十九PMOS管QP29的源端均接电源电压，第二十六PMOS管QP26的漏端与第二十六PMOS管QP26的栅端、第二十七PMOS管QP27的栅端、第二十八PMOS管QP28的栅端和第二十九PMOS管QP29的栅端连接。第二十六PMOS管QP26的漏端与地之间还施加10nA的电流。第二十七PMOS管QP27的漏端与第八电容C8的一端、第二十三NMOS管QN23的漏端和共模反馈电路CMFB连接。第二十七PMOS管QP27的漏端VMON为低通放大器240的负输出端。第二十九PMOS管QP29的漏端与第九电容C9的一端、第二十六NMOS管QN26的漏端和共模反馈电路CMFB连接。第二十九PMOS管QP29的漏端VMOP为低通放大器240的正输出端。第三电阻R3的另一端与第八电容C8的另一端连接，第四电阻R4的另一端与第九电容C9的另一端连接。第二十四NMOS管QN24的栅端与第二十五NMOS管QN25的栅端和共模反馈电路CMFB连接。第二十三NMOS管QN23的源端、第二十四NMOS管QN24的源端、第二十五NMOS管QN25的源端和第二十六NMOS管QN26的源端均接地。

如图8所示，输入通路210包括：第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第十四电容C14、第十五电容C15和第一开关S1。第五电阻R5的一端为输入通路210的第一输入端VTIN，第五电阻R5的另一端与第十四电容C14的一端、第十五电容C15的一端和第六电阻R6的一端连接。第七电阻R7的一端为输入通路210的第二输入端VTIP，第七电阻R7的另一端与第一开关S1的一端、第十五电容C15的另一端和第八电阻R8的一端连接。第一开关S1的另一端与第十四电容C14的另一端连接。第六电阻R6的另一端为输入通路210的第一输出端VTON，第八电阻R8的另一端为输入通路210的第二输出端VTOP。

如图8所示，第一反馈电路包括：第九电阻R9、第十电容C10、第十一电容C11、第二开关S2和第三开关S3。第九电阻R9的一端、第十电容C10的一端、第二开关S2的一端均与输入通路210的第一输出端VTON连接。第二开关S2的另一端与第三开关S3的一端和第十一电容C11的一端连接，第三开关S3的另一端接地。第九电阻R9的另一端、第十电容C10的另一端和第十一电容C11的另一端均与低通放大器(gmlfp)240的正输出端连接。

如图8所示，第二反馈电路包括：第十电阻R10、第十二电容C12、第十三电容C13、第四开关S4和第五开关S5。第十电阻R10的一端、第十二电容C12的一端和第四开关S4的一端均与输入通路210的第二输出端VTOP连接。第四开关S4的另一端第五开关S5的一端和第十三电容C13的一端连接，第五开关S5的另一端接地。第十电阻R10的另一端、第十二电容C12的另一端和第十三电容C13的另一端均与低通放大器(gmlfp)240的负输出端连接。

低通滤波模块200的截止频率可调，由输入通路210第一反馈通路220和第二反馈通路230中的电容和电阻决定。可调开关S2(第二开关S2)和可调开关S4(第四开关S4)用于配置从650Hz到7.5kHz的低通截止频率。

本申请实施方式中的伪电阻的结构均相同，如图9所示，包括两个PMOS管(PMOS1和PMOS2)，两个PMOS管的栅端相连接，两个PMOS管的源端也相连接，两个PMOS管的栅端还与源端连接。

如图2所示，输出放大单元150包括：输出放大器gm2、第三伪电阻RP3、第四伪电阻RP4、第十六电容C16和第十七电容C17。输出放大器gm2的正输入端与第十六电容C16的一端和第三伪电阻RP3的一端连接，负输出端与第十六电容C16的另一端连接，负输入端与第十七电容C17的一端和第四伪电阻RP4的一端连接，正输出端与第十七电容C17的另一端连接。第三伪电阻RP3的另一端和第四伪电阻RP4的另一端均施加参考电压Vref。

如图10所示，输出放大器gm2包括：第三十PMOS管QP30、第三十一PMOS管QP31、第二十七NMOS管QN27和第二十八NMOS管QN28。第三十PMOS管QP30的源端和第三十一PMOS管QP31的源端均接电源电压，第三十PMOS管QP30的栅端和第三十一PMOS管QP31的栅端均施加偏置电压Vcmfb2，第三十PMOS管QP30的漏端与第二十七NMOS管QN27的漏端连接，第三十PMOS管QP30的漏端作为输出放大器gm2的第一输出端VGo1，第一输出端为正输出端或负输出端。第三十一PMOS管QP31的漏端与第二十八NMOS管QN28的漏端连接，第三十一PMOS管QP31的漏端作为输出放大器gm2的第二输出端VGo2，第二输出端为负输出端或正输出端。第二十七NMOS管QN27的源端与第二十八NMOS管QN28的源端均接地。第二十七NMOS管QN27的栅端作为输出放大器gm2的第一输入端VGi1，第一输入端为正输入端或负输入端。第二十八NMOS管QN28的栅端作为输出放大器gm2的第二输入端Vgi2，第二输入端为负输入端或正输入端。

如图2所示，第一调制单元110包括：第一调制器fclk1、第二十四电容C24和第二十五电容C25。

如图2所示，第二调制单元130包括第二调制器fclk2。阻抗提升单元170包括：第四调制器fclk4、第二十电容C20和第二十一电容C21。反馈单元160包括：第五调制器fclk5、第二十二电容C22和第二十三电容C23。如图11所示，第一调制器fclk1、第二调制器fclk2、第三调制器fclk3、第四调制器fclk4和第五调制器fclk5的结构相同，均包括：依次相连接的非重叠时钟(Non-overlap Clock)、时钟调节器(Clock Booster)和时钟开关。时钟信号fclk输入至非重叠时钟，经过非重叠时钟处理后，输入至时钟调节器，时钟调节器生成控制信号f1和f2，输入至时钟开关。时钟开关的输入端Vin用于输入信号，输出端Vout用于输出信号。

第一调制器fclk1、第二调制器fclk2、第三调制器fclk3、第四调制器fclk4和第五调制器fclk5中的开关电路的结构，如图12所示，包括4个NMOS管：NMOS1、NMOS2、NMOS3和NMOS4。NMOS1的源端和NMOS3的源端均与第一输入端连接，NMOS2的源端和NMOS4的源端均与第二输入端连接，NMOS1的漏端和NMOS2的漏端均与第一输出端连接，NMOS3的漏端和NMOS4的漏端均与第二输出端连接，NMOS1的栅端和NMOS4的栅端均输入控制信号f1，NMOS2的栅端和NMOS3的栅端均输入控制信号f2。开关电路中的NMOS管的阈值电压的绝对值可以为0.65V，宽长比可以为4微米/0.18微米。

本申请实施方式中的PMOS管与NMOS管的栅端所施加的偏置电压，均能够根据具体需要，对每个PMOS管和/或NMOS管进行单独配置。

本申请的实施方式中，通过斩波放大模块的第一调制单元减少输入调制单元的噪声对放大器噪声的影响，降低输入噪声；通过偏移消除单元衰减偏移，抑制闪烁噪声(Flicker Noise)；直流伺服单元去除电极直流偏移，使用共模消除单元能够抵消大的电源线干扰，减少共模干扰，提高对大电源线干扰的鲁棒性，同时保留低幅度的生物电位信号，只消耗62.4nW；通过低通滤波模块进行滤波，降噪能力强；本申请的实施方式在0.8v电源时的总功率为2.27μW，斩波放大模块和低通滤波模块分别消耗2μW和0.27μW，能够在对输入信号进行放大的同时，降低噪声的干扰，耗能低，性能高。

以上所述，仅为本申请较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种生物电位记录器，其特征在于，包括：斩波放大模块和低通滤波模块；

所述斩波放大模块与所述低通滤波模块连接，所述斩波放大模块对电位输入信号进行降噪和放大后，发送至低通滤波模块进行滤波后输出；

所述斩波放大模块包括：偏移消除单元、共模消除单元、反馈单元、直流伺服单元、输出放大单元、阻抗提升单元、第一调制单元和第二调制单元；

所述偏移消除单元与所述共模消除单元、反馈单元、直流伺服单元、第一调制单元和第二调制单元连接；

所述输出放大单元与所述反馈单元、直流伺服单元、第二调制单元、阻抗提升单元和低通滤波模块连接；

所述第一调制单元与所述阻抗提升单元连接。

2.根据权利要求1所述的生物电位记录器，其特征在于，所述偏移消除单元用于减小输入信号的工频干扰，包括：输入级放大器、偏移放大器、第一NMOS管、第一电容和第二电容；

所述输入级放大器的正输入端与所述第一调制单元的第一输出端连接，负输入端与所述第一调制单元的第二输出端连接，负输出端与所述偏移放大器的负输入端和第一电容的一端连接，正输出端与所述偏移放大器的正输入端和第二电容的一端连接，接地端与所述第一NMOS管的漏端和共模消除单元连接；

所述偏移放大器的正输出端与所述输入级放大器的第一衬底端连接，负输出端与所述输入级放大器的第二衬底端连接；

所述第一NMOS管的源端接地，所述第一电容的另一端与所述第二调制单元的输入端连接，所述第二电容的另一端与所述第二调制单元的输入端连接。

3.根据权利要求2所述的生物电位记录器，其特征在于，所述输入级放大器包括：第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第三电容；

所述第一PMOS管的第二衬底端与所述偏移放大器的负输出端和第三电容的一端连接，源端与所述第二PMOS管的源端和第三PMOS管的漏端连接，栅端与所述第二NMOS管的栅端连接，所述第一PMOS管的栅端还与第一调制单元的第一输出端或第二输出端连接，漏端与所述第二NMOS管的漏端和偏移放大器的负输入端连接；

所述第二PMOS管的第一衬底端与所述偏移放大器的正输出端和第三电容的另一端连接，漏端与所述第三NMOS管的漏端和偏移放大器的正输入端连接，栅端与所述第三NMOS管的栅端连接，所述第二PMOS管的栅端还与第一调制单元的第二输出端或第一输出端连接；

所述第三PMOS管的源端接电源电压，栅端输入偏置电压；

所述第三NMOS管的源端与第二NMOS管的源端连接，所述第三NMOS管的源端还与第一NMOS管的漏端连接。

4.根据权利要求2所述的生物电位记录器，其特征在于，所述偏移放大器包括：第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第一伪电阻、第二伪电阻、第四电容和第五电容；

所述第四PMOS管的栅端输入偏置电压，源端与所述第五PMOS管的源端、第六PMOS管的源端、第七PMOS管的源端和第八PMOS管的源端连接，漏端与所述第九PMOS管的源端和第十PMOS管的源端连接；

所述第五PMOS管的栅端与所述第六PMOS管的栅端、第六PMOS管的漏端和第四NMOS管的漏端连接，漏端与所述第六NMOS管的漏端、第五电容的一端和第二伪电阻的一端连接；

所述第八PMOS管的栅端与所述第七PMOS管的漏端、第七PMOS管的栅端和第五NMOS管的漏端连接，漏端与所述第八NMOS管的漏端、第四电容的一端和第一伪电阻的一端连接；

所述第四NMOS管的源端与所述第五NMOS管的源端和第七NMOS管的漏端连接，栅端与所述第一PMOS管的漏端和第二NMOS管的漏端连接；

所述第五NMOS管的栅端与所述第二PMOS管的漏端和第三NMOS管的漏端连接；

所述第六NMOS管的栅端与所述第八NMOS管的栅端、第九NMOS管的栅端、第九NMOS管的漏端和第九PMOS管的漏端连接；

所述第七NMOS管的栅端输入偏置电压；

所述第十NMOS管的栅端与所述第十NMOS管的漏端和第十PMOS管的漏端连接；

所述第九PMOS管的栅端输入偏置电压；

所述第十PMOS管的栅端与所述第一伪电阻的另一端、第二伪电阻的另一端、第四电容的另一端和第五电容的另一端连接；

所述第六NMOS管的源端、第七NMOS管的源端、第八NMOS管的源端、第九NMOS管的源端和第十NMOS管的源端均接地。

5.根据权利要求3所述的生物电位记录器，其特征在于，所述共模消除单元包括：共模放大器、第一电阻和第二电阻；

所述共模放大器的输出端与所述第一电阻的一端和第二电阻的一端连接，正输入端输入参考电压，负输入端与所述第一NMOS管的漏端连接；

所述第一电阻的另一端与所述输入级放大器的正输入端连接，所述第二电阻的另一端与所述输入级放大器的负输入端连接。

6.根据权利要求5所述的生物电位记录器，其特征在于，所述共模放大器包括：第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管和第十五PMOS管；

所述第十一NMOS管的栅端输入参考电压，源端与所述第十二NMOS管的漏端和第十二PMOS管的栅端连接，漏端与所述第十三PMOS管的源端、第十四PMOS管的源端和第十五PMOS管的源端连接；

所述第十二NMOS管的栅端与所述第十五NMOS管的栅端和第十六NMOS管的栅端连接，并输入偏置电压；

所述第十三NMOS管的漏端与所述第十三PMOS管的漏端、第十三PMOS管的栅端和第十五PMOS管的栅端连接，栅端与所述第十四NMOS管的栅端、第十四NMOS管的漏端、第十五NMOS管的漏端和第十一PMOS管的漏端连接；

所述第十六NMOS管的漏端与所述第十七NMOS管的漏端、第十七NMOS管的栅端、第十八NMOS管的栅端和第十二PMOS管的漏端连接；

所述第十八NMOS管的漏端与所述第十五PMOS管的漏端、第一电阻的一端和第二电阻的一端连接；

所述第十二NMOS管的源端、第十三NMOS管的源端、第十四NMOS管的源端、第十五NMOS管的源端、第十六NMOS管的源端、第十七NMOS管的源端和第十八NMOS管的源端均接地；

所述第十一PMOS管的栅端与所述第一NMOS管的漏端连接，源端与所述第十二PMOS管的源端和第十四PMOS管的漏端连接；

所述第十四PMOS管的栅端输入偏置电压。

7.根据权利要求2所述的生物电位记录器，其特征在于，所述直流伺服单元包括：第六电容、第七电容、第三调制单元、直流伺服放大器和跨导放大器；

所述跨导放大器的负输入端与所述输出放大单元的正输出端连接，正输入端与所述输出放大单元的负输出端连接，负输出端与所述直流伺服放大器的负输入端连接，正输出与所述直流伺服放大器的正输入端连接；

所述直流伺服放大器的负输出端与所述第三调制单元的第一输入端连接，所述直流伺服放大器的正输出端与所述第三调制单元的第二输入端连接；

所述第三调制单元的第一输出端与所述第六电容的一端连接，第二输出端与所述第七电容的一端连接。

所述第六电容的另一端与所述输入级放大器的正输入端连接，所述第七电容的另一端与所述输入级放大器的负输入端连接。

8.根据权利要求7所述的生物电位记录器，其特征在于，所述跨导放大器包括：第一PMOS管组、第二PMOS管组、第三PMOS管组、第四PMOS管组、第一NMOS管组、第二NMOS管组、第三NMOS管组、第四NMOS管组、第十六PMOS管、第十七PMOS管、第十八PMOS管、第十九PMOS管、第二十PMOS管、第二十一PMOS管、第二十二PMOS管、第二十三PMOS管、第十九NMOS管、第二十NMOS管、第二十一NMOS管和第二十二NMOS管；

所述第一PMOS管组的源端、所述第二PMOS管组的源端、第三PMOS管组的源端和第四PMOS管组的源端均接电源端电压，所述第一PMOS管组的栅端与所述第三PMOS管组的栅端连接，漏端与所述第十九NMOS管的漏端连接；

所述第二PMOS管组的栅端与所述第四PMOS管组的栅端连接，漏端与所述第二十二NMOS管的漏端连接；

所述第三PMOS管组的漏端与所述第三NMOS管组的漏端、第二十PMOS管的栅端和第二十二PMOS管的漏端连接，所述第三PMOS管组的漏端还与所述直流伺服放大器的负输入端连接；

所述第四PMOS管组的漏端与所述第四NMOS管组的漏端、第二十一PMOS管的栅端和第二十三PMOS管的漏端连接，所述第四PMOS管组的漏端还与所述直流伺服放大器的正输入端连接；

所述第十九NMOS管的栅端与所述第二十二NMOS管的栅端、第十六PMOS管的栅端和第十九PMOS管的栅端连接，所述第十九NMOS管的栅端还与所述输出放大单元的正输出端连接，源端与所述第二十一NMOS管源端和第二十二NMOS管的漏端连接；

所述第二十NMOS管的栅端与所述第二十一NMOS管的栅端、第十七PMOS管的栅端和第十八PMOS管的栅端连接，所述第二十NMOS管的栅端还与所述输出放大单元的负输出端连接，源端与所述第二十一NMOS管的漏端、第二十二NMOS管的源端连接；

所述第一NMOS管组的栅端与所述第三NMOS管组的栅端连接，漏端与所述第十六PMOS管的漏端连接；

所述第二NMOS管组的栅端与所述第四NMOS管组的栅端连接，漏端与所述第十七PMOS管的漏端连接；

所述第一NMOS管组的源端、所述第二NMOS管组的源端、第三NMOS管组的源端和第四NMOS管组的源端均接地；

所述第十六PMOS管的源端与所述第十八PMOS管的源端和第十九PMOS管的漏端连接，所述第十六PMOS管的源端还接电源电压，并施加第一电流；

所述第十七PMOS管的源端与所述第十八PMOS管的漏端和第十九PMOS管的源端连接，所述第十七PMOS管的源端还接电源电压，并施加第一电流；

所述第二十PMOS管的源端和所述第二十一PMOS管的源端均接电源电压，所述第二十PMOS管的漏端与所述第二十一PMOS管的漏端、第二十二PMOS管的源端和第二十三POMS管的源端连接；

所述第二十二PMOS管的栅端与所述第二十三PMOS管的栅端连接。

9.根据权利要求1所述的生物电位记录器，其特征在于，所述低通滤波模块包括：输入通路、第一反馈通路、第二反馈通路和低通放大器；

所述输入通路与所述输出放大单元、第一反馈通路、第二反馈通路和低通放大器连接；

所述低通放大器与所述第一反馈通路和第二反馈通路连接。

10.根据权利要求9所述的生物电位记录器，其特征在于，所述低通放大器包括：第三电阻、第四电阻、第八电容、第九电容、第二十四PMOS管、第二十五PMOS管、第二十六PMOS管、第二十七PMOS管、第二十八PMOS管、第二十九PMOS管、第二十三NMOS管、第二十四NMOS管、第二十五NMOS管、第二十六NMOS管和共模反馈电路；

所述第二十四PMOS管的栅端与所述输入通路的第一输出端连接，源端与所述第二十八PMOS管的漏端和第二十五PMOS管的源端连接，漏端与所述第三电阻的一端、第二十三NMOS管的栅端和第二十四NMOS管的漏端连接；

所述第二十五PMOS管的栅端与所述输入通路的第二输出端连接，漏端与所述第四电阻的一端、第二十五NMOS管的漏端、第二十六NMOS管的栅端连接；

所述第二十六PMOS管的源端、第二十七PMOS管的源端、第二十八PMOS管的源端和第二十九PMOS管的源端均接电源电压，所述第二十六PMOS管的漏端与第二十六PMOS管的栅端、第二十七PMOS管的栅端、第二十八PMOS管的栅端和第二十九PMOS管的栅端连接；

所述第二十七PMOS管的漏端与所述第八电容的一端、第二十三NMOS管的漏端和共模反馈电路连接；

所述第二十九PMOS管的漏端与所述第九电容的一端、第二十六NMOS管的漏端和共模反馈电路连接；

所述第三电阻的另一端与所述第八电容的另一端连接，所述第四电阻的另一端与所述第九电容的另一端连接；

所述第二十四NMOS管的栅端与所述第二十五NMOS管的栅端和共模反馈电路连接；

所述第二十三NMOS管的源端、第二十四NMOS管的源端、第二十五NMOS管的源端和第二十六NMOS管的源端均接地。

Images