CN117424573A - 一种大动态范围高性能pga电路 - Google Patents

Abstract

本发明公开了一种大动态范围高性能PGA电路，其包括：第一级放大器、第二级放大器和第三级放大器均有两个信号输入端和两个信号输出端，此外第一级放大器和第三级放大器均有一个参考电压输入端；第一级放大器，其两个输出端分别连接第二级放大器的两个输入端，用于对输入的信号V_in进行放大或衰减，同时将PGA电路的输出工作点偏移至V_{ref_in}，确保PGA电路的输出级电路中的MOS管工作于饱和区；V_{ref_in}为第一级放大器的参考电压输入端；第二级放大器，其两个输出端分别连接第三级放大器的两个输入端，用于对接收到的信号进行放大，以提高对后级电路的驱动能力；第三级放大器，用于对接收到的信号进行滤波放大，输出给后级电路。本发明能有效处理大动态范围信号。

Description

一种大动态范围高性能PGA电路

技术领域

本发明涉及集成电路技术领域，特别是一种大动态范围高性能PGA电路。

背景技术

目前电子设备广泛应用各行各业，通常要求电路具备处理大动态范围的能力，信号范围：几uV(nV)～几V(甚至几十V，上百V)，动态范围超过100dB。对如此大动态范围的模拟信号进行放大或衰减，提供给ADC电路采样，对全集成PGA形成了新的挑战。对于常用的传统单电源PGA电路，在面对mV级的输入小信号，其输出信号也已失真，输入信号大至VDD(甚至超过VDD)时，超出了电路工作范围，这就严重限制了PGA动态范围。要处理更大动态范围，传统方法通常是采用双电源供电结构，电源-VDD～VDD，处理信号范围小于2VDD，功耗高、结构复杂、成本高、集成度低。

发明内容

鉴于此，本发明提供一种大动态范围高性能PGA电路，适用于几uV级～几V级，采用单电源VDD供电，处理信号范围超过VDD，配合adc动态范围可超过100dB(视需求调整)。

本发明公开了一种大动态范围高性能PGA电路，适用于处理大动态范围信号，其包括：

依次连接的第一级放大器、第二级放大器和第三级放大器；所述第一级放大器、所述第二级放大器和所述第三级放大器均有两个信号输入端和两个信号输出端，所述第一级放大器和所述三级放大器均有一个参考电压输入端；

所述第一级放大器，其两个输出端分别连接第二级放大器的两个输入端，用于对输入的信号V_in进行放大或衰减，同时将PGA电路的输出工作点偏移至V_{ref_in}，确保PGA电路的输出级电路中的MOS管工作于饱和区；V_{ref_in}为第一级放大器的参考电压输入端；所述第一级放大器的两个信号输入端inn、inp可输入差分信号，或者由任意一端输入信号，另一端输入所需固定电平；

所述第二级放大器，其两个输出端分别连接第三级放大器的两个输入端，用于对接收到的信号进行放大，以提高对后级电路的驱动能力；

所述第三级放大器，其输出端为PGA电路的输出端，用于对接收到的信号进行滤波放大或衰减，输出给后级电路，实现输出级电路PMOS管满足V_out≤VDD-V_{dsat_PMOS}、Vout≥V_{dsat_NMOS}，以保证输出级电路的PMOS管与NMOS管均工作于饱和区，Vdsat_PMOS和V_{dsat_NMOS}分别为PMOS管和NMOS管的过驱动电压：V_{dsat_PMOS}＝V_{gs_PMOS}-V_{th_PMOS}、V_{dsat_NMOS}＝V_{gs_NMOS}-V_{th_NMOS}，扩宽信号输入动态范围。

进一步地，所述第一级放大器包括运算放大器A0、运算放大器A1、电阻R0至R7；

信号V_in由inn、inp两个输入端输入第一级放大器，从outn、outp两个输出端输出信号G_gvd*V_in+V_{ref_in}；若V_in摆幅较大，经第二级放大器衰减后，输出工作点电压为V_{ref_in}，第一级放大器的输出级V_out不会进入线性区，V_in正常衰减后输出；其中，outn、outp为PGA电路的差分信号输出端。

进一步地，所述第一级放大器的输出级V_out的计算公式为：

G_gvd＝R4/R0，R0＝R1＝R2＝R3，R4＝R5＝R6＝R7 (1)

V_out＝G_gvd*V_in+V_{ref_in} (2)

由(2)式得知，输入信号V_in被放大或衰减G_gvd倍，同时工作点电平转移至V_{ref_in}，以避免运算放大器A0和运算放大器A1的输出级进入线性区。

进一步地，输入的信号V_in可差分输入也可单端输入，单端输入时将inn与inp任意一端接地，另一端输入信号V_in。

进一步地，所述第二级放大器包括运算放大器A2、运算放大器A3、电阻R8、R9、R10；

运算放大器A2和运算放大器A3的非反相输入端用于接收信号；运算放大器A2和运算放大器A3的反相输入端通过电阻R9连接；运算放大器A2和运算放大器A3的输出端为第二级放大器的两个输出端；

电阻R8位于运算放大器A2的反相输入端和输出端之间；电阻R10位于运算放大器A3的反相输入端和输出端之间。

进一步地，所述第三级放大器由全差分运算放大器A4、电阻R11、R12、R13、R14和电容C0、C1构成；

全差分运算放大器A4的输入端分别通过电阻R11和R12接收输入信号；

电容C0和电阻R13并联连接在全差分运算放大器A4的非反相输入端和反相输出端之间；电容C1和电阻R14并联连接在全差分运算放大器A4的反相输入端和非反相输出端之间。

进一步地，所述第三级放大器中，Vcm_out为输出级电路参考电压输入端；

R11＝R12、R13＝R14、C0＝C1，调节R11和R12改变第三级放大器的增益，调节C0和C1改变第三级放大器的通带带宽；增益G_lpf＝R13/R11。

进一步地，所述第一级放大器和所述第二级放大器中的运算放大器A0包括：PMOS管MP0、MP1、MP2、MP3、MP4，NMOS管MN0、MN1、MN2，电阻R和电容C；

MP0、MP1、MP2的源极均输入电压VDD；MP0的栅极与漏极连接；

MP1的栅极分别与MP0和MP2的栅极连接；MP1的漏极分别与MP3和MP4的源极连接；MP3和MP4的栅极分别用于接收输入信号inn和inp，其漏极分别连接MN0和MN1的漏极；

MN0和MN1的栅极连接，其源极均与MN2的源极连接；MN0的栅极与漏极连接；

MN2的栅极分别与MP4和MN1的漏极连接，并通过串联的电阻R和电容C与MP2和MN2的漏极连接；MP2和MN2的漏极均与运算放大器A0的输出端连接。

进一步地，所述第一级放大器和所述第二级放大器中的运算放大器A0、运算放大器A1、运算放大器A2、运算放大器A3的结构相同。

进一步地，所述第三级放大器中的全差分运算放大器A4采用二级放大差分输入差分输出结构，同时设置有共模反馈网络，输出共模电压由V_{cm_out}确定。

由于采用了上述技术方案，本发明具有如下的优点：具备高性能、高集成度特点的模拟前端电路，能有效处理大动态范围信号。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明实施例中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1为本发明实施例的一种大动态范围高性能PGA电路的结构示意图；

图2为本发明实施例的第一级电路结构示意图示意图；

图3为本发明实施例的第二级电路结构示意图；

图4为本发明实施例的第三级放大器的结构示意图；

图5为本发明实施例的前两级结构内部运放电路原理图示意图；

图6为本发明实施例的第三级放大器内部运放电路原理图示意图。

具体实施方式

结合附图和实施例对本发明作进一步说明，显然，所描述的实施例仅是本发明实施例一部分实施例，而不是全部的实施例。本领域普通技术人员所获得的所有其他实施例，都应当属于本发明实施例保护的范围。

常用的大规模集成电路，由单电源供电，内部集成的PGA工作时需要各个MOS管处于饱和区，需要同时满足：Vgs＞Vth、Vgs-Vth＝Vdsat＜Vds，在CMOS工艺中NMOS的过驱动电压Vdsat通常需要200mV，PMOS的过驱动电压通常需要300mV，当Vdsat＞Vds时，MOS管进入线性区，输出信号会发生失真，不能输出高质量的小信号。特别当输入信号小至几uV～几十mV，传统结构的PGA无法高质量的处理如此范围的信号，即使轨到轨输入输出放大器也无能为力。

针对此，本发明提出一种大动态范围高性能PGA电路的实施例，能有效处理大动态范围信号，信号范围为uV级(nV级)～VDD或超过VDD，同时实现一定的负电压输入范围，即Vin＜0，具备很高的无杂散动态范围。该PGA电路可用CMOS工艺实现，也可用其他工艺实现，可集成大规模芯片内部或设计成单片电路。本实施例将以CMOS_55nm工艺为例对本发明进行介绍，实现处理几uV～几V范围的信号。该PGA电路在更换工艺后可以实现处理几uV～几十V(甚至更高)范围的信号的能力，具备高性能、高集成度特点的模拟前端电路。本实施例将以CMOS_55nm工艺为例对本发明进行介绍，实现处理几uV～几V范围的信号。该架构在更换工艺后可以实现处理几uV～几十V(甚至更高)范围的信号的能力，具备高性能、高集成度特点的模拟前端电路。

参见图1，本实施例包括：

依次连接的第一级放大器(gvd)、第二级放大器(gvd_buf)和第三级放大器(lpf)；第一级放大器、第二级放大器和第三级放大器均有两个信号输入端和两个信号输出端，此外第一级放大器和第三级放大器均有一个参考电压输入端；

第一级放大器，其两个输出端分别连接第二级放大器的两个输入端，用于对输入的信号V_in进行放大或衰减，同时将PGA电路的输出工作点偏移至V_{ref_in}，确保PGA电路的输出级电路中的MOS管工作于饱和区；V_{ref_in}为第一级放大器的参考电压输入端；第一级放大器的两个信号输入端inn、inp可输入差分信号，或者由任意一端输入信号，另一端输入所需固定电平；

第二级放大器，其两个输出端分别连接第三级放大器的两个输入端，用于对接收到的信号进行放大，以提高对后级电路的驱动能力；

第三级放大器，其输出端为PGA电路的输出端，用于对接收到的信号进行滤波放大或衰减，输出给后级电路，实现输出级电路PMOS管满足V_out≤VDD-V_{dsat_PMOS}、Vout≥V_{dsat_NMOS}，以保证输出级电路的PMOS管与NMOS管均工作于饱和区，例如图5所示MP2、MN2构成的输出级电路，Vdsat_PMOS和V_{dsat_NMOS}分别为PMOS管和NMOS管的过驱动电压：V_{dsat_PMOS}＝V_{gs_PMOS}-V_{th_PMOS}、V_{dsat_NMOS}＝V_{gs_NMOS}-V_{th_NMOS}，扩宽信号输入动态范围。

本实施例对输入信号的处理流程为：gvd差分放大(电平偏移)—gvd_buf差分放大(衰减)—lpf滤波放大三个步骤，实现对信号的电平搬移，放大或衰减。

信号V_in由inn、inp输入，经gvd放大或衰减，同时将电路输出工作点偏移至V_{ref_in}。无论是小信号，还是大信号的摆幅低点(波谷)，经gvd适当的放大或衰减后，电路输出级均不会进入线性区。然后信号由差分缓冲放大级gvd_buf放大，以提高对后级电路的驱动能力，最后由lpf滤波放大，输出给后级电路adc。可实现输入级Vin＞VDD(Vin＜1mV)，输出级Vout≤VDD-V_dastPMOS-V_dsatNMOS，有效扩宽了信号输入动态范围。

第一级电路gvd级结构如图2所示，其包括：第一级放大器包括运算放大器A0、运算放大器A1、电阻R0至R7；

信号V_in由inn、inp两个输入端输入第一级放大器，从outn、outp两个输出端输出信号G_gvd*V_in+V_{ref_in}；若V_in摆幅较大，经第二级放大器衰减后，输出工作点电压为V_{ref_in}，第一级放大器的输出级V_out不会进入线性区，V_in正常衰减后输出。其中，outn、outp为PGA电路的差分信号输出端。

电路由两个运放A0、A1和8个电阻构成，信号V_in由inn、inp两个输入端输入gvd，从outn、outp两端输出信号G_gvd*V_in+V_{ref_in}，即使V_in是很小的信号，其输出工作点电压为V_{ref_in}，运放输出级MOS不会进入线性区，V_in正常放大后输出。如果V_in摆幅较大，经gvd衰减后，输出工作点电压为V_{ref_in}，运放输出级MOS不会进入线性区，V_in正常衰减后输出。输入信号可差分输入也可单端输入，单端输入时将inn与inp任意一端接地(根据需求确定其电平)，另一端输入信号。

G_gvd＝R4/R0，(R0＝R1＝R2＝R3，R4＝R5＝R6＝R7) (1)

V_out＝G_gvd*V_in+V_{ref_in} (2)

由(2)式得知，输入信号Vin出来被放大或衰减G_gvd倍，同时工作点电平转移至V_{ref_in}，可以有效的避免两个运放A0、A1的输出级进入线性区。由虚短虚断的概念可知，R0与R4上流过的电流相同，当输入信号Vin较大时，例如Vin＝VDD，R0＝4*R4，G_gvd＝1/4，即输入信号被衰减至1/4倍，同时输入信号在R0上产生压降，V0n处的电平在运放A0适合的输入范围。另外三路信号分析同理，整个电路架构可差分输入，也可单端输入。

第二级放大器结构如图3所示，其包括：第二级放大器包括运算放大器A2、运算放大器A3、电阻R8、R9、R10；

运算放大器A2和运算放大器A3的非反相输入端用于接收信号；运算放大器A2和运算放大器A3的反相输入端通过电阻R9连接；运算放大器A2和运算放大器A3的输出端为第二级放大器的两个输出端；

电阻R8位于运算放大器A2的反相输入端和输出端之间；电阻R10位于运算放大器A3的反相输入端和输出端之间。

第二级放大器采用差分输入差分输出方式，该级电路输入阻抗高，输出阻抗低，提高了对后级电路的驱动能力，放大差模信号抑制共模信号，增益G_{gvd_buf}＝1+R8/(2*R9)，(R8＝R10)。

第三级放大器的结构如图4所示，其包括：第三级放大器由全差分运算放大器A4、电阻R11、R12、R13、R14和电容C0、C1构成；

全差分运算放大器A4的输入端分别通过电阻R11和R12接收输入信号；

电容C0和电阻R13并联连接在全差分运算放大器A4的非反相输入端和反相输出端之间；电容C1和电阻R14并联连接在全差分运算放大器A4的反相输入端和非反相输出端之间。

第三级放大器放大有效信号，同时实现低通滤波器。R11＝R12、R13＝R14、C0＝C1，调节R11和R12可以改变lpf的增益，调节C0和C1可以改变lpf的通带带宽。增益G_lpf＝R13/R11，Vcm_out为输出级工作点电平，根据需求配置，应用中可根据需求增加lpf级数。Vcm_out为输出级电路参考电压输入端。

如图5所示，第一级放大器和第二级放大器中的运放可用图5中的运放实现，即本发明中的运放A0、A1、A2、A3均可用该结构实现，也可以用其他结构的运放实现。该结构包括：PMOS管MP0、MP1、MP2、MP3、MP4，NMOS管MN0、MN1、MN2，电阻R和电容C；

MP0、MP1、MP2的源极均输入电压VDD；MP0的栅极与漏极连接；

MP1的栅极分别与MP0和MP2的栅极连接；MP1的漏极分别与MP3和MP4的源极连接；MP3和MP4的栅极分别用于接收输入信号inn和inp，其漏极分别连接MN0和MN1的漏极；

MN0和MN1的栅极连接，其源极均与MN2的源极连接；MN0的栅极与漏极连接；

MN2的栅极分别与MP4和MN1的漏极连接，并通过串联的电阻R和电容C与MP2和MN2的漏极连接；MP2和MN2的漏极均与运算放大器A0的输出端连接。

如图6所示本发明中，第三级放大器中用的运放图6中的运放实现，即本发明中的运放A4可用该结构实现，也可根据需求用不同结构的运放实现。该结构运放采用二级放大差分输入差分输出结构，同时设计有共模反馈网络，输出共模电压由V_{cm_out}确定。

最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。

Claims (10)

1.一种大动态范围高性能PGA电路，适用于处理大动态范围信号，其特征在于，包括：

依次连接的第一级放大器、第二级放大器和第三级放大器；所述第一级放大器、所述第二级放大器和所述第三级放大器均有两个信号输入端和两个信号输出端，所述第一级放大器和所述第三级放大器均有一个参考电压输入端；

所述第一级放大器，其两个输出端分别连接第二级放大器的两个输入端，用于对输入的信号V_in进行放大或衰减，同时将PGA电路的输出工作点偏移至V_{ref_in}，确保PGA电路的输出级电路中的MOS管工作于饱和区；V_{ref_in}为第一级放大器的参考电压输入端；所述第一级放大器的两个信号输入端inn、inp可输入差分信号，或者由任意一端输入信号，另一端输入所需固定电平；

所述第二级放大器，其两个输出端分别连接第三级放大器的两个输入端，用于对接收到的信号进行放大，以提高对后级电路的驱动能力；

所述第三级放大器，其输出端为PGA电路的输出端，用于对接收到的信号进行滤波放大或衰减，输出给后级电路，实现输出级电路PMOS管满足V_out≤VDD-V_{dsat_PMOS}、Vout≥V_{dsat_NMOS}，以保证输出级电路的PMOS管与NMOS管均工作于饱和区，Vdsat_PMOS和V_{dsat_NMOS}分别为PMOS管和NMOS管的过驱动电压：V_{dsat_PMOS}＝V_{gs_PMOS}-V_{th_PMOS}、V_{dsat_NMOS}＝V_{gs_NMOS}-V_{th_NMOS}，扩宽信号输入动态范围。

2.根据权利要求1所述的PGA电路，其特征在于，所述第一级放大器包括运算放大器A0、运算放大器A1、电阻R0至R7；

信号V_in由inn、inp两个输入端输入第一级放大器，从outn、outp两个输出端输出信号G_gvd*V_in+V_{ref_in}；若V_in摆幅较大，经第二级放大器衰减后，输出工作点电压为V_{ref_in}，第一级放大器的输出级V_out不会进入线性区，V_in正常衰减后输出；其中，outn、outp为PGA电路的差分信号输出端。

3.根据权利要求2所述的PGA电路，其特征在于，所述第一级放大器的输出级V_out的计算公式为：

G_gvd＝R4/R0，R0＝R1＝R2＝R3，R4＝R5＝R6＝R7(1)

V_out＝G_gvd*V_in+V_{ref_in}(2)

由(2)式得知，输入信号V_in被放大或衰减G_gvd倍，同时工作点电平转移至V_{ref_in}，以避免运算放大器A0和运算放大器A1的输出级进入线性区。

4.根据权利要求3所述的PGA电路，其特征在于，输入的信号V_in可差分输入也可单端输入，单端输入时将inn与inp任意一端接地，另一端输入信号V_in。

5.根据权利要求1所述的PGA电路，其特征在于，所述第二级放大器包括运算放大器A2、运算放大器A3、电阻R8、R9、R10；

运算放大器A2和运算放大器A3的非反相输入端用于接收信号；运算放大器A2和运算放大器A3的反相输入端通过电阻R9连接；运算放大器A2和运算放大器A3的输出端为第二级放大器的两个输出端；

电阻R8位于运算放大器A2的反相输入端和输出端之间；电阻R10位于运算放大器A3的反相输入端和输出端之间。

6.根据权利要求1所述的PGA电路，其特征在于，所述第三级放大器由全差分运算放大器A4、电阻R11、R12、R13、R14和电容C0、C1构成；

全差分运算放大器A4的输入端分别通过电阻R11和R12接收输入信号；

电容C0和电阻R13并联连接在全差分运算放大器A4的非反相输入端和反相输出端之间；电容C1和电阻R14并联连接在全差分运算放大器A4的反相输入端和非反相输出端之间。

7.根据权利要求6所述的PGA电路，其特征在于，所述第三级放大器中，Vcm_out为输出级电路参考电压输入端；

R11＝R12、R13＝R14、C0＝C1，调节R11和R12改变第三级放大器的增益，调节C0和C1改变第三级放大器的通带带宽；增益G_lpf＝R13/R11。

8.根据权利要求1所述的PGA电路，其特征在于，所述第一级放大器和所述第二级放大器中的运算放大器A0包括：PMOS管MP0、MP1、MP2、MP3、MP4，NMOS管MN0、MN1、MN2，电阻R和电容C；

MP0、MP1、MP2的源极均输入电压VDD；MP0的栅极与漏极连接；

MP1的栅极分别与MP0和MP2的栅极连接；MP1的漏极分别与MP3和MP4的源极连接；MP3和MP4的栅极分别用于接收输入信号inn和inp，其漏极分别连接MN0和MN1的漏极；

MN0和MN1的栅极连接，其源极均与MN2的源极连接；MN0的栅极与漏极连接；

MN2的栅极分别与MP4和MN1的漏极连接，并通过串联的电阻R和电容C与MP2和MN2的漏极连接；MP2和MN2的漏极均与运算放大器A0的输出端连接。

9.根据权利要求1所述的PGA电路，其特征在于，所述第一级放大器和所述第二级放大器中的运算放大器A0、运算放大器A1、运算放大器A2、运算放大器A3的结构相同。

10.根据权利要求1所述的PGA电路，其特征在于，所述第三级放大器中的全差分运算放大器A4采用二级放大差分输入差分输出结构，同时设置有共模反馈网络，输出共模电压由V_cmout确定。