KR20060129531A - 고도의 선형 가변이득 증폭기 - Google Patents

고도의 선형 가변이득 증폭기 Download PDF

Info

Publication number
KR20060129531A
KR20060129531A KR1020067021002A KR20067021002A KR20060129531A KR 20060129531 A KR20060129531 A KR 20060129531A KR 1020067021002 A KR1020067021002 A KR 1020067021002A KR 20067021002 A KR20067021002 A KR 20067021002A KR 20060129531 A KR20060129531 A KR 20060129531A
Authority
KR
South Korea
Prior art keywords
amplifier
node
signal
output
inverting terminal
Prior art date
Application number
KR1020067021002A
Other languages
English (en)
Other versions
KR101127461B1 (ko
Inventor
박준배
이승욱
이정우
이경호
Original Assignee
지씨티 세미컨덕터 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지씨티 세미컨덕터 인코포레이티드 filed Critical 지씨티 세미컨덕터 인코포레이티드
Publication of KR20060129531A publication Critical patent/KR20060129531A/ko
Application granted granted Critical
Publication of KR101127461B1 publication Critical patent/KR101127461B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45136—One differential amplifier in IC-block form being shown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45166—Only one input of the dif amp being used for an input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45168—A dif amp being used as input stage to one or more other non-differential stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45434—Indexing scheme relating to differential amplifiers the CMCL output control signal being a voltage signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45522—Indexing scheme relating to differential amplifiers the FBC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45591—Indexing scheme relating to differential amplifiers the IC comprising one or more potentiometers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

본 발명의 가변이득 증폭기 회로는 한 쌍의 일단측 동작 증폭기를 사용하여 차등입력신호의 보완적인 부분들을 증폭시킨다. 단일차등증폭기 대신에 2개의 일단측 증폭기를 사용함으로써, 선형성이 크게 향상된다. 또한, 공통모드 피드백 회로가 회로로부터 출력된 신호의 품질에 악영향을 끼치는 경향이 있는 고조파 왜곡 및 다른 타입의 형태와 함께 제거된다.
가변이득 증폭기, 차등증폭기, 공통모드 피드백 회로

Description

고도의 선형 가변이득 증폭기{Highly Linear Variable Gain Amplifier}
본 출원은 발명의 명칭이 "Highly Linear Variable Gain Amplifier"인 2004년 3월 11일자로 출원된 미국 가출원 No. 60/551,788의 우선권을 주장한다.
본 발명은 일반적으로 신호 증폭에 관한 것으로, 보다 상세하게는 가변이득 증폭기 및 그 제어방법에 관한 것이다.
이득제어 증폭기는 많은 유무선 시스템에 사용되고 있다. 무선 애플리케이션에서, 소정의 동작범위를 통해 선형 특성을 나타내는 이득제어 증폭기는 특히 성능에 대한 만족스러운 수준을 얻는데 중요하다.
도 1은 휴대통신 수신기 형태의 무선 애플리케이션을 도시한 것으로, 상기 수신기는 신호경로를 따른 가변이득 증폭기를 포함한다. 상기 수신기는 안테나(1), RF 대역통과 필터(2), 및 저잡음 증폭기(3)를 포함한다. 저잡음 증폭기로부터 출력된 신호는 믹서(mixer)(4 및 5)에서 공진기 신호의 위상편이 형태로 결합된다. 이 수신기에서, 공진기 신호가 반송 주파수(carrier frequency)에 설정되고 이에 따라 기저대역신호 복구가 한 변환(conversion)을 통해 수행된다(이 형태의 수신기를 종종 직접변환 수신기라 한다). 각 믹서의 출력이 저역필터(LPF)로 통과되고 가변이득 증폭기(VGA)에 의해 증폭되며 ADC 컨버터에 의해 디지털 신호로 변환된다. 그런 후, 연이은 신호처리 단계들이 수행된다.
수신기의 직접변환 및 다른 타입의 수신기에서, 가변이득 증폭기는 수신기 신호경로를 따라 기저대역 신호에 도입된 잡음을 억제하는데 사용된다. 발생된 잡음 억제량은 일반적으로 증폭기의 이득에 비례한다. 수신된 신호레벨이 필요로 하는 레벨보다 적은 경우, 증폭기의 이득은 증가된다. 반대로, 수신된 신호레벨이 필요로 하는 레벨보다 큰 경우, 증폭기의 이득은 감소된다. 증폭기의 이득 및 이에 따른 기저대역 신호의 레벨을 조절함으로써, (아날로그 디지털 변환기를 포함하는) 수신기의 연이은 스테이지들(stages)의 동적범위에 대한 과도한 제약이 방지될 수 있다.
가변 이득 증폭기를 사용하여 구현되는 무선 애플리케이션에서, 증폭기 선형성의 증가는 허용가능한 잡음 대 신호비를 얻는데 중요한 것으로 간주된다. 불행히도, 이들 증폭기는 선형성이 충분하지 못한 경우, 필요한 신호는 강한 간섭신호에 의해 초래된 상호변조(Intermodulation)에 의해 손상된다.
도 2는 간섭이 무선 애플리케이션에서 신호에 영향을 끼칠 수 있는 한가지 방법을 비교에 의해 도시한 2개의 신호도이다. 제 1 신호도는 도 1에 도시된 바와 같이 가변이득 증폭기 중 하나에 입력되기 전에 통신 수신기에서 신호의 상태를 도시한 것이다. 이 신호는 실질적으로 신호경로를 따라 전파하는 동일 진폭을 갖는 소정의 신호 및 다중 간섭신호를 포함한다. 소정의 간섭 신호의 크기가 작을 경우, 소정의 신호는 VGA에 있을 수 있는 임의의 선형성에도 불구하고 소정의 레벨까지 증폭될 수 있다. 이는 제 2 신호도에 도시되어 있으며, 상기 신호도에서 소정의 신호 진폭이 간섭 신호와의 상호변조에 의해 발생된 간섭 항들의 진폭보다 더 크다(도 2에서, Psig는 기저대역 신호전력을 나타낸 것으로, 상기 전력은 형태가 삼각형으로 도시되어 있고 삼각형의 높이는 전력에 직접 비례한다).
도 3은 간섭이 무선 애플리케이션에서 신호에 영향을 끼칠 수 있는 또 다른 방식을 비교에 의해 도시한 2개의 신호도이다. 제 1 신호도는 도 1에 도시된 바와 같이 가변이득 증폭기 중 하나에 입력되기 전에 통신 수신기에서 신호의 상태를 도시한 것이다. 그러나, 도 2와는 다르게, 간섭 신호는 소정 신호보다 상당히 더 큰 진폭을 갖는다. 따라서, 비선형 특성을 갖는 가변이득 증폭기에 의해 증폭되는 경우, 소정의 신호는 간섭 신호와의 상호변조로 인해 발생된 잡음 항들에 의해 심각하게 손상된다. 이는 제 2 도면에 도시되어 있으며, 상기 도면에서 잡음 항의 진폭이 소정 신호의 진폭보다 훨씬 더 크다. 보상되지 않은 채로 남아있는 경우, 이 잡음은 수신기를 통해 전파되어 수신된 신호의 품질을 저하시키게 된다.
도 4는 수신기에 사용하기 위해 제안된 가변이득 증폭기를 도시한 것이다. 증폭기는 증폭기 입력부에 형성된 2개의 피드백 경로(51 및 52), 4개의 저항기, 및 가상 접지를 포함하는 신호차등 증폭기(signal differential amplifier)(50)에 의해 형성된다. 저항기(R1)는 반전(inverting) 및 비반전(non-inverting) 단자에 위치해 있고, 저항기(R2)는 피드백 경로를 따라 위치해 있다. 저항기(R1 및 R2)의 값은 증폭기의 이득을 제어한다. 즉, 가변 저항기(R1 및 R2)의 값을 변화시킴으로써 하기의 방정식에 의해 나타낸 바와 같이 증폭기를 소정의 이득으로 설정하게 된다:
Figure 112006072965919-PCT00001
여기서, VOUT 및 VOUTB는 증폭기의 차등출력 전력이고, VIN 및 VINB는 차등입력 전압이며, R2 및 R1의 비는 이득을 정의한다.
식(1)은 이상적인 동작 특성하에 있는 증폭기의 이득을 정의한 것이다. 그러나, 실제로, 이득은 무한하지 않으며 증폭기는 2차 영향을 받게 된다. 예컨대, 증폭기 이득은 무한하지 않기 때문에, 증폭기의 입력노드가 입력신호를 약간 따라가게 된다. 입력에서 발생하는 변동량은 증폭기의 이득 및 주파수 특성에 따른다.
도 5는 도 4의 동작 트랜스 컨덕턴스 증폭기(operational trans-conductance amplifier)의 블록도를 도시한 것이다. 도시된 바와 같이, 이 증폭기는 5개의 트랜지스터를 사용하여 모델화될 수 있으며, 트랜지스터(M1 및 M2)의 게이트는 각각 차등 입력(IN 및 INB)을 수신하고, 트랜지스터(M3 및 M4)의 게이트는 공통모드 피드백 회로(commom mode feedback circuit, CMFB)로부터의 제어신호를 수신하며, 트랜지스터(M5)는 도 5에 미도시된 외부 바이어스 회로로부터 동작 증폭기의 바이어스 전류를 설정하기 위해 형성되어 있다. 공통모드 피드백 회로는 2개의 출력신호(OUT 및 OUTB)의 공통모드 출력전압을 안정화시키는데 사용된다. 트랜지스터 쌍(M1 및 M3)과 트랜지스터 쌍(M2 및 M4) 사이에 각각 배치된 노드(N1 및 N2)는 증폭기의 차 등출력 전력(OUT 및 OUTB)을 제공함에 유의하라. 이들 전압은 CMFB로 다시 공급되며, 상기 전압들은 2개의 출력신호의 공통모드 출력 전압을 설정하는데 사용된다. M1, M2 및 M5는 NMOS 트랜지스터이고, M3 및 M4는 PMOS 트랜지스터이며, VDD는 트랜지스터(M3 및 M4)의 소스에 연결된 공급 전압이다.
증폭기의 비선형성은 주로 입력 트랜지스터의 공통 소스노드(A)에 기인한다. 보다 상세하게는, 증폭기가 대개 입력단에서 매우 큰 이득을 갖도록 설계되므로, 입력단에서의 작은 왜곡이 출력단에서 큰 왜곡을 발생시킨다. 이 큰 왜곡은 반대 방향으로 흐르는 2개의 전류신호의 결과로 과도거동노드(transient beahvior node) A 경험으로 인한 것이다(반대 방향의 흐름은 하기에 더 상세히 설명된다). 그 결과, 증폭기의 선형 특성을 변경시키고 이에 따라 증폭된 출력에서 발생하는 큰 왜곡을 일으키는 노드 A에 고조파가 발생된다. 전류신호는 하기에 더 상세히 설명된다.
2개의 입력신호(IN 및 INB)는 중앙 공통모드신호로부터 차등신호로서 동작하기 때문에, 2개의 입력신호는 다음과 같이 표현될 수 있다:
Figure 112006072965919-PCT00002
여기서, VCM은 공통모드 피드백 회로에 의해 정의된다. 따라서 입력전압이 증가하면, INB의 전압은 감소한다. 이 조건으로, 트랜지스터(M1 및 M2)에 흐르는 전류의 상대적 변화는 다른 극성을 띄게 된다. 즉, M1에서의 전류가 증가하면 M2에서의 전류는 감소되고, M1에서의 전류가 감소하면 M2에서의 전류는 증가한다. 따라서, 트랜지스터(M1 및 M2)로의 2개의 전류신호는 반대방향으로 흐른다고 할 수 있다.
도 5의 증폭기에서의 비선형성의 또 다른 소스는 공통모드 피드백 회로이다. 이 회로는 증폭기의 출력레벨을 안정화시키는데 유익한 반면에, 출력신호에 왜곡을 초래하는 혼합된 고조파를 생성한다.
본 발명의 목적은 제안되었던 다른 타입의 증폭기에 비하여 선형 특성이 향상된 가변이득 증폭기를 제공하는 것이다.
본 발명의 또 다른 목적은 제안되었던 다른 가변이득 증폭기에서 비선형성 왜곡의 주요 소스로서 역할을 하는 공통소스 노드 연결을 제거함으로써 상술한 목적들 중 하나 이상을 달성하는 것이다.
본 발명의 또 다른 목적은 제안되었던 다른 가변이득 증폭기에서 비선형성 왜곡의 주요 소스로서 역할을 하는 공통모드 피드백 회로를 제거함으로써 상술한 목적들 중 하나 이상을 달성하는 것이다.
본 발명의 또 다른 목적은 기저대역 신호 복구를 위해 상술한 가변이득 증폭기를 사용하는 통신 수신기를 제공 및/또는 하나 이상의 다른 신호처리 기능을 수행하는 것이다.
본 발명의 또 다른 목적은 상술한 바와 같이 가변이득 증폭기를 포함하는 통신 수신기를 제공하는 것이다.
본 발명의 또 다른 목적은 상술한 목적들 중 하나 이상을 달성하는 회로를 사용하여 신호를 증폭시키는 방법을 제공하는 것이다.
이들 및 다른 목적과 이점은 일실시예에 따라 제 1 입력신호를 증폭시키는 제 1 증폭기와, 제 2 입력신호를 증폭시키는 제 2 증폭기를 포함하는 가변이득 증폭기 회로를 제공함으로써 달성된다. 상기 제 1 및 제 2 입력신호는 바람직하게는 단일 차등입력신호의 다른 부분들이고, 상기 제 1 및 제 2 증폭기는 동일한 차등출력신호의 다른 부분들을 출력한다.
증폭기 회로는 또한 제 1 증폭기에서 제 1 신호를 증폭시키는 단계와, 제 2 증폭기에서 제 2 신호를 증폭시키는 단계를 포함하고, 상기 제 1 및 제 2 노드로의 전류가 서로를 따르게 되어 상기 제 1 및 제 2 입력신호에 고조파 성분의 발생을 감소시킨다. 바람직하기로, 상기 제 1 및 제 2 노드로의 전류방향은 동일한 방향이다. 또한, 상기 제 1 및 제 2 증폭기는 바람직하게는 단일출력동작 증폭기이다.
상기 제 1 증폭기는 또한 제 1 입력신호를 수신하는 비반전단자를 포함하고, 상기 제 2 증폭기는 제 2 입력신호를 수신하는 반전단자를 포함할 수 있다. 상기 제 1 증폭기의 반전단자에 연결된 제 1 노드는 또한 상기 제 1 증폭기의 출력부와 상기 제 2 증폭기의 비반전단자에 연결된다. 저항소자들이 바람직하게는 상기 제 1 노드와 상기 제 2 증폭기의 비반전 단자 사이의 신호경로를 따라 그리고 상기 제 1 노드와 상기 제 1 증폭기의 출력부 사이의 피드백 신호경로를 배치된다.
증폭기 회로는 또한 상기 제 2 증폭기의 비반전 단자에 연결된 제 2 노드를 포함할 수 있으며, 상기 제 2 노드는 상기 제 2 증폭기의 출력부와 상기 제 1 증폭 기의 반전단자에 연결된다. 저항소자들이 바람직하게는 상기 제 1 및 제 2 노드 사이의 신호경로를 따라 그리고 상기 제 2 노드와 상기 제 2 증폭기의 출력부 사이의 피드백 신호경로를 따라 배치된다.
바람직하기로, 상기 제 1 및 제 2 증폭기는 전류미러와, 상기 제 1 입력신호를 수신하는 게이트를 갖는 제 1 트랜지스터와, 상기 제 2 입력신호를 수신하는 게이트를 갖는 제 2 트랜지스터를 포함하도록 합체된다. 상기 제 1 및 제 2 트랜지스터의 소스가 공통노드를 형성하기 위해 연결되고, 상기 제 1 및 제 2 트랜지스터의 드레인이 전류미러에 연결된다. 상보 출력노드들이 상기 전류미러와 상기 제 1 및 제 2 트랜지스터 사이에 각각 배치된다.
본 발명의 가변이득 증폭기는 제안된 다른 가변이득 증폭기(VGA)에 비하면 향상된 선형성을 달성한다. 종래 VGA는 선형 특성을 나타내는 면에서 비이상적이며 또한 증폭기 출력에 잡음을 도입하는 것으로 나타났던 공통모드 피드백 회로를 사용하는 단일차등동작 증폭기를 사용한다. 본 발명은 각각이 2개의 차등입력신호 중 각 하나를 수신하도록 연결된 2개의 일단측 동작 증폭기로 상기 차등동작 증폭기를 대체함으로써 이들 결점을 극복한다. 이 설계를 통해, 선형성이 크게 향상되고 공통모드 피드백 회로의 사용이 회피될 수 있으며, 그 모두가 증폭기 출력에서 향상된 신호품질로 변환된다.
도 1은 직접변환 수신기를 도시한 것이다.
도 2는 제 1 세트 조건하에서 가변이득 증폭기에 대한 입출력 신호 파형을 도시한 것이다.
도 3은 제 2 세트 조건하에서 가변이득 증폭기에 대한 입출력 신호 파형을 도시한 것이다.
도 4는 제안되었던 가변이득 증폭기의 한 타입을 도시한 것이다.
도 5는 도 4에 도시된 증폭기에 대한 회로도를 도시한 것이다.
도 6은 본 발명의 바람직한 실시예에 따른 가변이득 증폭기를 도시한 것이다.
도 7은 도 6의 가변이득 증폭기에 포함된 일단측 동작 증폭기의 바람직한 회로도를 도시한 것이다.
도 6은 본 발명의 바람직한 실시예에 따른 가변이득 증폭기를 도시한 것이다. 이 증폭기는 제 1 및 제 2 일단측 동작 증폭기(100 및 110)와 3개의 가변 저항기(120, 130 및 140)를 포함한다. 상기 제 1 증폭기 및 상기 제 2 증폭기의 비반전 단자들이 차등입력신호(IN 및 INB)를 수신하도록 각각 연결되어 있다. 제 1 증폭기의 반전단자는 저항기(120)를 포함하는 피드백 경로를 통해 증폭기(100)의 출력부(OUT)에 연결되고, 제 2 증폭기의 반전단자는 저항기(130)를 포함하는 피드백 경로를 통해 증폭기(110)의 출력부(OUTB)에 연결된다. 저항기(120 및 130)는 바람직하게는 저항값이 같다.
제 1 증폭기의 비반전 단자 및 제 2 증폭기의 비반전 단자는 또 다른 저항기(140)를 통해 서로 결합되며, 상기 저항기(140)는 다른 2개의 저항기와는 값이 다르다. 보다 상세하게, 도 6에 도시된 바와 같이, 노드(A)는 증폭기(100)의 비반전 단자를 저항기(140)와 저항기(120)로부터 출력된 피드백 신호에 연결시킨다. 노드(B)는 증폭기(110)의 반전 단자를 저항기(140)와 저항기(130)로부터 출력된 피드백 신호에 연결시킨다. 이 배열에서, 저항기(120 및 130)와 함께 저항기(140)는 하기에 논의되는 식(2)에 나타낸 바와 같이 이득 기능을 수행한다.
본 발명의 가변이득 증폭기는 해당기술분야에 상당한 향상을 나타낸다. 관련 기술의 도 4에 도시된 바와 같이 하나의 차등 증폭기 대신에 2개의 일단측 동작 증폭기를 이용함으로써, 본 발명은 실질적으로 더 나은 선형 특성을 달성할 수 있다. 또한, 본 발명의 증폭기는 공통모드 피드백 회로 없이 수행될 수 있기 때문에, 왜곡을 도입하고 전반적으로 신호 품질을 저하시키는 경향이 있는 고조파 및 다른 잡음형태의 발생이 상당히 감소된다. 이들 이점은 하기에 더 상세히 설명된다.
관련 기술분야의 가변이득 증폭기에서 비선형성의 주요 원인은 입력신호에 도입된 고조파 성분이 출력신호에서 큰 고조파 왜곡으로 변환된다는 것이다. 본 발명은 차등 증폭기를 2개의 일단측 증폭기로 대체함으로써 이 문제를 줄이거나 완전히 제거한다. 이 구성으로, 2개의 입력 노드에서 전류방향이 서로 따르게 되고 따라서 증폭기 입력부에서 고조파 성분의 발생에 상당한 감소가 실현된다. 화살표(125 및 135)는 증폭기에 입력된 전류신호의 흐름방향을 도시하기 위해 제공되어 있다. 즉, 이들 화살표는 IN 신호의 전압이 증가할 때 및 INB 신호의 전압이 감소할 때의 전류방향을 도시한 것이다.
도 7은 도 6에 사용된 일단측 증폭기의 바람직한 회로도를 도시한 것이다. 이 도면은 5개의 트랜지스터를 포함하며, 이들 중 3개(M1, M2 및 M5)는 바람직하게는 NMOS로 구현되고 나머지 2개(M3 및 M4)는 PMOS로 구현된다. 트랜지스터(M1 및 M2)의 게이트가 차등입력신호(IN 및 INB)에 연결된다. IN 신호의 전압이 INB 신호의 전압보다 크다고 가정하면, OUT 신호의 전압은 증가하고 OUTB 신호의 전압은 감소하게 된다. 이는 동작 증폭기의 동작 원리로부터 명백해 진다.
IN 노드의 전압이 증가하면, M1 트랜지스터에 흐르는 전류도 증가한다. 그런 후, 이 전류는 결합된 트랜지스터(M3 및 M4)에 의해 형성된 전류 미러에 의해 OUT 노드로의 소스가 된다. 이 동작은 본 발명의 가변이득 증폭기의 동작에 적용된다.
보다 상세하게, 도 6을 참조로, IN 노드에 입력된 양의 전압이 증가함에 따라, OUT 노드에서 나온 신호가 증가한다. 이는 OUT 노드로부터의 전압이 증가되고, 차례로, 노드 A(증폭기(100)의 상보 입력노드)에서의 전압이 피드백 저항기(200)에 의해 증가되게 한다. 노드 A에서의 전압 및 OUT 노드로부터 출력된 전압을 제어하는데 있어, 저항기(R1 및 R2) 사이의 비는 예컨대 식(2)에 나타낸 식으로 이득을 설정한다.
동작 증폭기의 큰 이득은 노드 A 및 입력노드(IN)에서의 전압을 똑같게 할 수 있다. 마찬가지로, 노드 B 및 입력노드(INB)에서의 전압도 같게 된다. 따라서, 가변이득 증폭기의 출력 전압이 하기의 식으로 표현될 수 있는 준안정 조건에 도달하게 된다:
Figure 112006072965919-PCT00003
식(1) 및 식(2)의 비교로 관련 기술과 본 발명의 가변이득 증폭기의 이득이 동일할 수 있음이 드러났다. 그러나, 관련 기술의 증폭기와는 달리, 본 발명의 증폭기의 2개 입력노드(IN 및 INB)가 서로 따르므로 도 7에서 공통소스노드(C)에서 발생된 고조파 성분들이 최소화되거나 완전히 제거된다. 그 결과, 본 발명의 가변이득 증폭기의 출력노드(OUT 및 OUTB)에서 고조파 성분들이 크게 감소된다.
본 발명의 가변이득 증폭기의 또 다른 이점은 공통모드 피드백 회로가 필요없다는 것이다. 비교에 의해, 도 4의 증폭기에서, 입력공통모드 이득은 매우 작으며, 이는 동작 증폭기에서 어떤 오프세트가 VGA의 출력노드에서 큰 오프세트를 발생하게 할 수 있음을 의미한다. 이 공통이득은 도 4에서 트랜지스터(M5)의 드레인-소스 저항에 반비례하며, 대개 매우 크다. 따라서, 공통이득은 매우 작다.
대조적으로, 도 6의 가변이득 증폭기에서, OUT 신호는 IN 신호와 동일한 공통모드 전압을 가지며, OUTB 신호는 INB 신호와 동일한 공통모드 전압을 갖는다. 이 특징은 공통모드 피드백 회로를 사용할 필요성을 없애며, 다른 경우에는 공통모드 피드백 회로에 의해 발생되었던 고조파 왜곡을 제거함으로써 가변이득 증폭기의 향상된 선형 특성으로 변환된다.
본 발명은 또한 상술한 실시예들 중 어느 하나를 따른 가변이득 증폭기를 포 함하는 통신 수신기이다. 바람직하기로, 수신기는 기저대역신호 복구가 발생하는 상기 수신기 전단의 신호경로를 따르는 가변이득 증폭기를 포함한다. 이 구성으로, 본 발명의 증폭기는 수신된 신호로부터 기저대역 신호를 복구하는데 사용된 하나 이상의 믹서들의 출력부에 연결될 수 있다. 수신기는 도 1에 도시된 일반적으로 동일한 구조를 갖는 직접변환 수신기, 슈퍼헤테로다인 수신기 또는 임의의 다른 수신기 구성일 수 있다.
상술한 실시예 및 이점은 단지 속성상 예시적이며 본 발명을 제한하는 것으로 해석되지 않아야 한다. 본 교시는 다른 타입의 장치에도 용이하게 적용될 수 있다. 더욱이, 본 명세서에 제공된 본 발명의 설명은 예시적이며 특허청구범위를 한정하는 것은 아니다. 많은 대안, 변형 및 변경들이 당업자들에게 인식될 수 있다.
본 발명의 상세한 설명에 포함됨.

Claims (28)

  1. 제 1 입력신호를 증폭시키는 제 1 증폭기와,
    제 2 입력신호를 증폭시키는 제 2 증폭기를 구비하고,
    상기 제 1 및 제 2 입력신호는 단일 차등입력신호의 다른 부분들인 가변이득 증폭기.
  2. 제 1 항에 있어서,
    상기 제 1 입력신호를 상기 제 1 증폭기에 입력시키는 제 1 노드와,
    상기 제 2 입력신호를 상기 제 2 증폭기에 입력시키는 제 2 노드를 더 구비하고,
    상기 제 1 및 제 2 노드로의 전류가 서로를 따르고 이에 의해 상기 제 1 및 제 2 입력신호에 고조파 성분의 발생을 감소시키는 가변이득 증폭기.
  3. 제 2 항에 있어서,
    상기 제 1 및 제 2 노드로의 전류방향이 동일한 방향인 가변이득 증폭기.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 증폭기는 단일출력 동작 증폭기인 가변이득 증폭기.
  5. 제 1 항에 있어서,
    상기 제 1 증폭기는 상기 제 1 입력신호를 수신하는 비반전단자(non-inverting terminal)를 포함하고, 상기 제 2 증폭기는 상기 제 2 입력신호를 수신하는 반전단자를 포함하는 가변이득 증폭기.
  6. 제 5 항에 있어서,
    상기 제 1 증폭기의 상기 반전단자에 연결된 제 1 노드를 더 구비하고,
    상기 제 1 노드는 상기 제 1 증폭기의 출력부와 상기 제 2 증폭기의 비반전 단자에 연결되는 가변이득 증폭기.
  7. 제 6 항에 있어서,
    상기 제 1 노드와 상기 제 2 증폭기의 비반전 단자 사이의 신호경로를 따라 연결된 저항소자를 더 구비하는 가변이득 증폭기.
  8. 제 6 항에 있어서,
    상기 제 1 노드와 상기 제 1 증폭기의 출력부 사이의 피드백 신호경로를 따라 연결된 저항소자를 더 구비하는 가변이득 증폭기.
  9. 제 6 항에 있어서,
    상기 제 2 증폭기의 비반전 단자에 연결된 제 2 노드를 더 구비하고, 상기 제 2 노드는 상기 제 2 증폭기의 출력부와 상기 제 1 증폭기의 반전단자에 연결되는 가변이득 증폭기.
  10. 제 9 항에 있어서,
    상기 제 1 노드와 상기 제 2 노드 사이의 신호경로를 따라 연결된 저항소자를 더 구비하는 가변이득 증폭기.
  11. 제 9 항에 있어서,
    상기 제 2 노드와 상기 제 2 증폭기의 출력부 사이의 피드백 신호경로를 따라 연결된 저항소자를 더 구비하는 가변이득 증폭기.
  12. 제 9 항에 있어서,
    상기 제 1 노드와 상기 제 1 증폭기의 출력부 사이의 피드백 신호경로를 따라 연결된 제 1 저항과,
    상기 제 2 노드와 상기 제 2 증폭기의 출력부 사이의 피드백 신호경로를 따라 연결된 제 2 저항을 더 구비하고,
    상기 제 1 및 제 2 저항은 저항값이 동일한 가변이득 증폭기.
  13. 제 1 항에 있어서,
    상기 제 1 및 제 2 증폭기는 동일한 차등출력신호의 다른 부분들을 출력하는 가변이득 증폭기.
  14. 제 1 항에 있어서,
    상기 제 1 및 제 2 증폭기는
    전류미러와,
    상기 제 1 입력신호를 수신하는 게이트를 갖는 제 1 트랜지스터와,
    상기 제 2 입력신호를 수신하는 게이트를 갖는 제 2 트랜지스터를 포함하도록 합체되고,
    상기 제 1 및 제 2 트랜지스터의 소스가 공통노드를 형성하기 위해 연결되고, 상기 제 1 및 제 2 트랜지스터의 드레인이 전류미러에 연결되는 가변이득 증폭기.
  15. 제 14 항에 있어서,
    상기 전류미러와 상기 제 1 및 제 2 트랜지스터 사이에 각각 배치된 상보 출력노드(complementary output node)들을 더 구비하는 가변이득 증폭기.
  16. 제 1 항에 있어서,
    어떠한 공통모드 피드백 경로도 동작에 필요로 하지 않는 가변이득 증폭기.
  17. 제 1 증폭기에서 제 1 신호를 증폭시키는 단계와,
    제 2 증폭기에서 제 2 신호를 증폭시키는 단계를 포함하고,
    상기 제 1 및 제 2 신호는 단일차등입력신호의 다른 부분들인 신호증폭 수행방법.
  18. 제 17 항에 있어서,
    상기 제 1 증폭기의 입력노드로의 전류가 상기 제 2 증폭기의 입력노드로의 전류를 따르는 신호증폭 수행방법.
  19. 제 18 항에 있어서,
    상기 제 1 증폭기의 입력노드로의 전류 방향과 상기 제 2 증폭기의 입력노드로의 전류 방향이 동일한 신호증폭 수행방법.
  20. 제 17 항에 있어서,
    상기 제 1 및 제 2 증폭기는 단일출력 동작 증폭기인 신호증폭 수행방법.
  21. 제 17 항에 있어서,
    상기 제 1 신호를 상기 제 1 증폭기의 비반전 단자에 입력시키는 단계와,
    상기 제 2 신호를 상기 제 2 증폭기의 반전 단자에 입력시키는 단계를 더 포함하는 신호증폭 수행방법.
  22. 제 21 항에 있어서,
    상기 제 1 증폭기의 반전단자, 상기 제 1 증폭기의 출력부 및 상기 제 2 증폭기의 비반전단자에 제 1 노드가 연결되는 신호증폭 수행방법.
  23. 제 22 항에 있어서,
    상기 제 1 노드와 상기 제 2 증폭기의 비반전 단자 사이의 신호경로가 저항소자를 포함하는 신호증폭 수행방법.
  24. 제 22 항에 있어서,
    상기 제 2 증폭기의 비반전단자, 상기 제 2 증폭기의 출력부 및 상기 제 1 증폭기의 반전단자에 제 2 노드가 연결되는 신호증폭 수행방법.
  25. 제 24 항에 있어서,
    상기 제 1 노드와 상기 제 2 노드 사이의 신호경로가 저항소자를 포함하는 신호증폭 수행방법.
  26. 제 17 항에 있어서,
    상기 제 1 및 제 2 증폭기는 동일한 차등출력신호의 다른 부분들을 출력하는 신호증폭 수행방법.
  27. 제 17 항에 있어서,
    공통모드 피드백 회로없이 신호증폭이 수행되는 신호증폭 수행방법.
  28. 수신된 신호로부터 기저대역 신호를 복구하는 믹서(mixer)와,
    가변이득 증폭기를 구비하고,
    상기 가변이득 증폭기는 제 1 입력신호를 증폭시키는 제 1 증폭기와 제 2 입력신호를 증폭시키는 제 2 증폭기를 포함하고, 상기 제 1 및 제 2 입력신호는 단일차등입력신호의 다른 부분들인 통신 수신기.
KR1020067021002A 2004-03-11 2005-03-10 고도의 선형 가변이득 증폭기 KR101127461B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US55178804P 2004-03-11 2004-03-11
US60/551,788 2004-03-11
US11/066,546 2005-02-28
US11/066,546 US7202741B2 (en) 2004-03-11 2005-02-28 Highly linear variable gain amplifier
PCT/US2005/008197 WO2005086957A2 (en) 2004-03-11 2005-03-10 Highly linear variable gain amplifier

Publications (2)

Publication Number Publication Date
KR20060129531A true KR20060129531A (ko) 2006-12-15
KR101127461B1 KR101127461B1 (ko) 2012-03-23

Family

ID=34976263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067021002A KR101127461B1 (ko) 2004-03-11 2005-03-10 고도의 선형 가변이득 증폭기

Country Status (7)

Country Link
US (1) US7202741B2 (ko)
EP (1) EP1735907A4 (ko)
JP (1) JP2007528682A (ko)
KR (1) KR101127461B1 (ko)
CA (1) CA2559169A1 (ko)
TW (1) TW200610262A (ko)
WO (1) WO2005086957A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150081606A (ko) * 2014-01-06 2015-07-15 주식회사 파이칩스 저잡음 증폭기
KR20160049049A (ko) * 2013-09-25 2016-05-04 퀄컴 인코포레이티드 기저대역 프로세싱 회로

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1630951B1 (en) * 2004-08-26 2008-03-05 STMicroelectronics S.r.l. Low noise amplifier
EP1713177A1 (fr) * 2005-04-15 2006-10-18 Stmicroelectronics Sa Amplificateur differentiel à gain variable
US7493097B2 (en) * 2005-07-07 2009-02-17 Skyworks Solutions, Inc. High dynamic range compact mixer output stage for a wireless receiver
KR100852186B1 (ko) * 2006-11-02 2008-08-13 삼성전자주식회사 광 대역 프로그래머블 가변 이득 증폭기 및 그를 포함하는무선 수신기
KR20090090928A (ko) * 2008-02-22 2009-08-26 삼성전자주식회사 저잡음 증폭기
US7619472B1 (en) * 2008-06-04 2009-11-17 Newport Media, Inc. Noise-shaped blocker-reject amplifier
US9112462B2 (en) * 2013-05-15 2015-08-18 Honeywell International Inc. Variable-gain dual-output transconductance amplifier-based instrumentation amplifiers
US9246458B2 (en) 2014-06-05 2016-01-26 Stmicroelectronics, Inc. Fixed gain amplifier circuit
US10439576B2 (en) * 2016-11-10 2019-10-08 Skyworks Solutions, Inc. High-linearity variable gain amplifier with bypass path
JP7010652B2 (ja) * 2017-10-17 2022-01-26 株式会社ミツバ ノイズ除去回路およびノイズ除去方法ならびにモータ制御装置
IT202200009332A1 (it) * 2022-05-06 2023-11-06 St Microelectronics Srl Circuito amplificatore, amplificatore a guadagno variabile, dispositivo e procedimento corrispondenti
CN116455335B (zh) * 2023-06-16 2023-08-22 微龛(广州)半导体有限公司 可编程增益放大器、模数转换器及芯片

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4047122A (en) * 1976-02-11 1977-09-06 Westinghouse Electric Corporation Frequency compensated differential amplifier
US4107618A (en) * 1977-08-04 1978-08-15 Ormond Alfred N Amplifier system having signal gain independent of a reference voltage
JPH07105667B2 (ja) * 1986-03-26 1995-11-13 松下電器産業株式会社 電力増幅器
GB2222497A (en) * 1988-09-05 1990-03-07 Philips Electronic Associated Operational amplifier
JPH05191157A (ja) * 1992-01-10 1993-07-30 Toshiba Corp 平衡入力型音声増幅回路
WO1994020842A1 (en) * 1993-03-01 1994-09-15 Ford Motor Company Current replication circuit and exhaust gas oxygen monitoring
US5327098A (en) * 1993-07-29 1994-07-05 Burr-Brown Corporation Programmable gain amplifier circuitry and method for biasing JFET gain switches thereof
US6002299A (en) * 1997-06-10 1999-12-14 Cirrus Logic, Inc. High-order multipath operational amplifier with dynamic offset reduction, controlled saturation current limiting, and current feedback for enhanced conditional stability
US6052030A (en) * 1998-05-04 2000-04-18 Lucent Technologies Inc. Low voltage variable gain amplifier with feedback
DE19854847C2 (de) * 1998-11-27 2003-07-31 Vishay Semiconductor Gmbh Verstärkeranordnung
JP2000332548A (ja) * 1999-05-12 2000-11-30 Lucent Technol Inc 信号増幅回路および平衡入出力型差動増幅回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160049049A (ko) * 2013-09-25 2016-05-04 퀄컴 인코포레이티드 기저대역 프로세싱 회로
KR20150081606A (ko) * 2014-01-06 2015-07-15 주식회사 파이칩스 저잡음 증폭기

Also Published As

Publication number Publication date
US7202741B2 (en) 2007-04-10
EP1735907A4 (en) 2007-07-18
KR101127461B1 (ko) 2012-03-23
JP2007528682A (ja) 2007-10-11
US20060001489A1 (en) 2006-01-05
WO2005086957A2 (en) 2005-09-22
TW200610262A (en) 2006-03-16
CA2559169A1 (en) 2005-09-22
WO2005086957A3 (en) 2006-11-09
EP1735907A2 (en) 2006-12-27

Similar Documents

Publication Publication Date Title
KR101127461B1 (ko) 고도의 선형 가변이득 증폭기
US8676148B2 (en) Differential amplifier circuit and wireless receiving apparatus
US7948309B2 (en) DC-offset cancelled programmable gain array for low-voltage wireless LAN system and method using the same
US7292098B2 (en) Operational amplifier
US7193466B2 (en) Operational transconductance amplifier with DC offset elimination and low mismatch
US7812641B2 (en) Wireline transmission circuit
US7999612B2 (en) Operational amplifier having DC offset cancellation capability
US10637695B1 (en) High-speed low-voltage serial link receiver and method thereof
WO1999003197A2 (en) A high speed and high gain operational amplifier
US7161406B1 (en) Method and apparatus for providing non 2:1 Gilbert cell mixer
US10348260B2 (en) Amplifier circuit and filter
US20110140782A1 (en) Differential Gm-Boosting Circuit and Applications
JP2011124647A (ja) 可変利得増幅器
JP2005020591A (ja) 可変利得増幅器、これを用いた光ピックアップ信号処理用および携帯無線端末送受信信号処理用ｌｓｉ
JP2008067157A (ja) 差動増幅回路、周波数変換回路、並びに無線通信装置
JP2012029206A (ja) トランスコンダクタ回路、ミキサ回路、無線機器
CN101416386A (zh) 高线性可变增益放大器
US7202746B1 (en) Multiple-stage operational amplifier and methods and systems utilizing the same
US9641127B1 (en) Operational transconductance amplifier of improved linearity
JP4571145B2 (ja) 相互コンダクタンス回路
KR20120088988A (ko) 병렬 등화기
EP1260015B1 (en) Variable transconductance variable gain amplifier utilizing a degenerated differential pair
JP2008028766A (ja) 電子回路、増幅回路およびそれを搭載した通信システム
US20230378916A1 (en) Operational amplifier and electronic system
CN113595512B (zh) 高线性度低噪声放大器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150310

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170306

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190311

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 9