CN102868295A - 应用于高压dc-dc转换器的自举充电电路 - Google Patents

Abstract

本发明公开了一种应用于高压DC-DC转换器的自举充电电路，主要解决现有内部电源驱动能力有限和自举电压依赖DC-DC转换器输出引脚SW电压的问题。该自举充电电路包括电压差采样电路(1)，误差放大器(2)和跨导放大器(3)；电压差采样电路将DC-DC转换器输出引脚BST与输出引脚SW的差值转换为电压差信号SENSE；该电压差信号与DC-DC转换器内部基准电压REF经误差放大器差分放大，输出差分信号CTL；该差分信号经跨导放大器转换为电流信号，并通过二极管连接到电压差采样电路，构成负反馈控制环路；跨导放大器以DC-DC转换器高压电源VIN作为电源，保证充电电流直接由芯片电源提供。本发明有效地提高了主开关管驱动能力，保证自举电压稳定且不依赖于输出端SW电压，可用于大负载DC-DC转换器。

Description

应用于高压DC-DC转换器的自举充电电路

技术领域

本发明属于电子电路技术领域，涉及模拟集成电路，特别是一种应用于高压DC-DC转换器的自举充电电路。

背景技术

在电源管理领域，高压DC-DC转化器的主开关管都采用NMOS类型，这是因为NMOS比PMOS在相同的面积下导通电阻更小，因而更省面积。NMOS的源级为DC-DC转换器的输出引脚SW，漏极连接DC-DC转化器的输入引脚VIN。因此主开关管需要一个高于输出引脚SW电压的栅极驱动电压来驱动主开关管导通。但当主开关管导通时，输出引脚SW电压几乎等于输入引脚VIN电压，电路当中没有比输入引脚VIN电压更高的电压用来驱动主开关管栅极。因此，自举电路被广泛应用于高压DC-DC转换器中。

自举电路以DC-DC转换器的输出引脚SW作为浮动地，DC-DC转换器的输出引脚BST作为浮动电源，通过每个开关周期给连接在输出引脚SW与输出引脚BST之间的外部自举电容充电到指定电压，然后通过自举电容提供驱动主开关管NMOS栅极的驱动电压，实现主开关管NMOS正常导通和低的导通电阻。

图1显示了一个传统的自举充电电路图，低压转换器的输入端A与DC-DC转换器的高压输入VIN相连；其输出端B通过二极管D1连接到DC-DC转换器的输出引脚BST；外部自举电容C0跨接于DC-DC转换器的输出引脚SW与输出引脚BST之间。低压转换器的输出电压VCC为5V，在每个周期主开关管关闭时，VCC通过二极管给外部自举电容C0充电，并且钳位引脚BST的电压。这种方式要保证引脚BST与输出引脚SW的电压差恒定，前提是必须使引脚SW电压在每个周期续流阶段电压要小于等于零电压，当引脚SW无法下降到0V时，会使得引脚BST和引脚SW压差变小而出现欠压情况并影响主开关管导通。内部电源驱动能力有限和自举电压依赖于续流阶段的引脚SW电压成为限制传统自举电路的主要原因。随着DC-DC转换器带载能力的增大，需要更大的主开关管，开关管的栅漏极寄生电容会变大，需要更强的驱动能力。此时传统的自举充电电路会造成C0充电速度过慢而无法弥补下个周期自举电压驱动上管导通时的损耗，使得自举电压出现下降，无法完全驱动主开关管。

发明内容

本发明的目的在于针对上述现有自举充电电路的不足，提供了一种应用于高压DC-DC转换器的自举充电电路，提高驱动主开关管的能力，保证自举电压稳定且不依赖于输出端SW电压。

实现本发明目的的技术思路：通过引入负反馈环路调节引脚BST和引脚SW的压差，使得自举电压稳定性得到加强，其自举充电电路包括：电压差采样电路1、误差放大器2和跨导放大器3；

所述电压差采样电路1，用于采样DC-DC转换器的输出引脚BST与输出引脚SW之间的电压差，并输出电压差信号SENSE到误差放大器2；

所述误差放大器2，用于将电压差采样电路1输入的电压差信号SENSE与DC-DC转换器内部基准电压REF进行比较，并将两者差值放大得到的差分信号CTL输出到跨导放大器3；

所述跨导放大器3用于将误差放大器2输入的差分信号CTL转换为电流信号，并通过二极管D1连接到电压差采样电路1，从而构成负反馈控制环路，对引脚BST电压进行精确控制，保证引脚BST电压稳定且不依赖于引脚SW电压。

作为优选，上述自举充电电路中的电压差采样电路1，包括源、漏极之间耐压值大于12V的高压PMOS管M11，低压PMOS管M9、M10，电阻R1、R2和电容C1；

所述低压PMOS管M9与M10的源极相连，作为电压差采样电路1的输入端A连接到DC-DC转换器的输出引脚BST；其栅极相连构成有源电流镜结构；其漏极分别与电阻R1的一端和高压PMOS管M11的源极相连；

所述高压PMOS管M11的栅极与电阻R1的另一端相连，并作为电压差采样电路1的输入端B，连接到DC-DC转换器的输出引脚SW；其漏极作为输出端C，连接到误差放大器2输入端D，该输出端C输出的电压差信号SENSE正比于引脚BST和引脚SW之间的电压差；

所述电阻R2与所述电容C1并联跨接于高压PMOS管M11的漏极与地之间。

作为第一优选，上述自举充电电路中的误差放大器2，包括源、漏极之间耐压值大于12V的高压NMOS管M3、M4，低压NMOS管M1、M2，低压PMOS管M5、M6，电阻R4和电流源I2；

所述低压NMOS管M1与M2的源极相连构成差分对，连接到电流源I2；其栅极分别作为误差放大器2的输入端E和输入端D，该输入端E和输入端D分别与DC-DC转换器内部基准电压REF和电压差采样电路1输入的电压差信号SENSE相连接；其漏极分别与所述高压NMOS管M3和M4的漏极相连；

所述高压NMOS管M3和M4的栅极同时连接到DC-DC转换器内部电源VCC，在保护低压NMOS管M1和M2漏极电压的同时使得误差放大器能在高电源电压下工作；其源极分别与所述低压PMOS管M5和M6的漏极相连；

所述低压PMOS管M5与M6的栅极相连构成有源电流镜结构，其源极共同连接到DC-DC转换器的高压输入电源VIN；低压PMOS管M5的漏极作为误差放大器2的输出端F，其输出信号为差分信号CTL。

作为优选，上述自举充电电路中的跨导放大器3，包括源、漏极之间耐压值大于12V的高压PMOS管M8和低压PMOS管M7；

所述低压PMOS管M7的源极作为跨导放大器3的输入端H与DC-DC转换器的高压输入电源VIN连接；其栅极作为跨导放大器3的输入端G与误差放大器2输入的差分信号CTL相连接；其漏极与所述高压PMOS管M8的源极相连；

所述高压PMOS管M8的栅极与DC-DC转换器内部偏置电压BIAS连接；其漏极作为跨导放大器3的输出端L通过二极管D1连接到电压差采样电路1的输入端A，在DC-DC转换器每个周期的续流阶段给外部自举电容C0充电，保证DC-DC转换器的输出引脚BST与输出引脚SW的电压差恒定。

作为第二优选，上述自举充电电路中的误差放大器2，包括源、漏极之间耐压值大于12V的高压NMOS管M3、M4、M14、M15，低压NMOS管M1、M2、M16、M17，低压PMOS管M5、M6、M12、M13，电阻R4和电流源I2；

所述低压NMOS管M1与M2的源极相连构成差分对，连接到电流源I2；其栅极分别作为误差放大器2的输入端E和输入端D，该输入端E和输入端D分别与DC-DC转换器内部基准电压REF和电压差采样电路1输入的电压差信号SENSE相连接；其漏极分别与所述高压NMOS管M3和M4的漏极相连；

所述高压NMOS管M3和M4的栅极同时连接到DC-DC转换器内部电源VCC，在保护低压NMOS管M1和M2漏极电压的同时使得误差放大器能在高电源电压下工作；其源极分别与所述低压PMOS管M5和M6的漏极相连；

所述低压PMOS管M5与M12的栅极相连，构成有源电流镜结构；其源极共同连接到DC-DC转换器的高压输入电源VIN；低压PMOS管M12的漏极与高压NMOS管M14的漏极相连；

所述低压PMOS管M6与M13的栅极相连，构成有源电流镜结构；其源极共同连接到DC-DC转换器的高压输入电源VIN；低压PMOS管M5的漏极与高压NMOS管M15的漏极相连，并作为误差放大器2的输出端F，输出差分信号CTL；

所述高压NMOS管M14与M15的栅极同时连接到DC-DC转换器内部电源VCC；其源极分别与所述低压NMOS管M16和M17的漏极相连；

所述低压NMOS管M16与M17的栅极相连，构成有源电流镜结构；其源极共同连接到地。

作为第三优选，上述自举充电电路中的误差放大器2，包括源、漏极之间耐压值大于12V的高压NMOS管M3、M4、M14、M15，低压NMOS管M1、M2、M16、M17，低压PMOS管M5、M6、M12、M13，电阻R4和电流源I2；

所述低压NMOS管M1与M2的源极相连构成差分对，连接到电流源I2；其栅极分别作为误差放大器2的输入端E和输入端D，该输入端E和输入端D分别与DC-DC转换器内部基准电压REF和电压差采样电路1输入的电压差信号SENSE相连接；其漏极分别与所述高压NMOS管M3和M4的漏极相连；

所述高压NMOS管M3和M4的栅极同时连接到DC-DC转换器内部电源VCC；其源极分别与所述低压PMOS管M5和M6的漏极相连；

所述低压PMOS管M5与M6的源极共同连接到DC-DC转换器的高压输入电源VIN；其栅极共同与DC-DC转换器内部偏置电压BIAS1相连；其漏极分别与低压PMOS管M12与M13的源极相连；

所述低压PMOS管M12与M13的栅极共同连接到DC-DC转换器内部偏置电压BIAS2；低压PMOS管M12的漏极与高压NMOS管M14的源极相连；低压PMOS管M13的漏极与高压NMOS管M15的源极相连，并作为误差放大器2的输出端F，输出差分信号CTL；

所述高压NMOS管M14与M15的栅极同时连接到DC-DC转换器内部电源VCC；其源极分别与所述低压NMOS管M16和M17的漏极相连；

所述低压NMOS管M16与M17的栅极相连构成有源电流镜结构；其源极共同连接到地。

本发明与现有技术相比具有以下优点：

（1）本发明由于添加电压采样电路，使DC-DC转换器的输出引脚BST与输出引脚SW之间的电压差可以得到精确测量，并且与误差放大器，跨导放大器共同组成负反馈环路，同时由于采用DC-DC转换器内部基准电压REF作为基准电平，环路能够精确调节每个充电周期DC-DC转换器的输出引脚BST与输出引脚SW之间的电压差。

（2）本发明由于跨导放大器所产生的充电电流使用DC-DC转换器的高压输入电源VIN作为电源，保证充电电流直接由芯片电源提供，提高了充电驱动能力，能够加快充电速度，避免出现充电不足的情况；并且高压输入电源VIN的使用，使得此自举充电电路的工作电压范围增大，在充电阶段，DC-DC转换器的输出引脚SW电压大小不影响DC-DC转换器的输出引脚BST与输出引脚SW之间的电压差，即使输出引脚SW电压在充电阶段无法变为0电平，外部自举电容C0也能够实现完全充电。

附图说明

图1是传统自举充电电路结构框图；

图2是本发明的结构框图；

图3是本发明的第一实施例电路原理图；

图4是本发明的第二实施例电路原理图；

图5是本发明的第三实施例电路原理图；

图6是本发明的负反馈环路波特图。

具体实施方式

以下结合附图及其实施例对本发明作进一步描述。

参照图2，本发明应用于高压DC-DC转换器的自举充电电路包括：电压采样电路1、误差放大器2、跨导放大器3；

所述电压采样电路1，设有两个输入端A、B，一个输出端C；其中输入端A与DC-DC转换器的输出引脚BST相连；输入端B与DC-DC转换器的输出引脚SW相连；输出端C输出电压差信号SENSE到误差放大器2；

所述误差放大器2，设有两个输入端D、E，一个输出端F；其中输入端D与电压采样电路1输入的电压差信号SENSE相连；输入端E与DC-DC转换器内部基准电压REF相连；输出端F输出差分信号CTL到跨导放大器3；

所述跨导放大器3，设有两个输入端G、H，一个输出端L；其中输入端G与误差放大器2输入的差分信号CTL相连；输入端H与DC-DC转换器的高压输入电源VIN相连；输出端L通过二极管D1连接到电压采样电路1的输入端A，从而构成负反馈环路；外部自举电容C0跨接于DC-DC转换器的输出引脚BST与输出引脚SW之间；在DC-DC转换器每个周期的续流阶段通过负反馈环路给外部自举电容C0充电，从而保证DC-DC转换器输出引脚BST与输出引脚SW之间的电压差恒定。

针对图2所示的原理框图，本发明给出了具体电路结构的如下实施例：

实施例1

参照图3，本发明自举电路所包括的电压差采样电路1、误差放大器2和跨导放大器3，其具体电路结构如下：

本发明的电压差采样电路1，包括源、漏极之间耐压值大于12V的高压PMOS管M11，低压PMOS管M9、M10，电阻R1、R2和电容C1；

所述低压PMOS管M9与M10，其源极相连，并作为电压差采样电路1的输入端A，连接到DC-DC转换器的输出引脚BST；其栅极相连，构成有源电流镜结构；低压PMOS管M10的漏极通过串联电阻R1连接到DC-DC转换器的输出引脚BST，用于采样DC-DC转换器输出引脚BST与输出引脚SW之间的电压差V_BS，并将此电压差V_BS转换为采样电流I_S，再由低压PMOS管M9将采样电流I_S镜像输出；

所述高压PMOS管M11，其栅极作为电压差采样电路1的输入端B连接到DC-DC转换器的输出引脚SW，用来保证低压PMOS管M9的漏极与源极之间电压差不超过5V；其源极与低压PMOS管M9的漏极相连；其漏极通过电阻R2连接到地，并将采样电流I_S加到电阻R2上，产生电压差信号SENSE；高压PMOS管M11的漏极与电阻R2的公共端作为电压差采样电路1的输出端C，输出电压差信号SENSE；

所述电容C1，跨接于电压差采样电路1的输出端与地之间，用于对电压差采样电路1输出的电压差信号SENSE进行滤波，滤除高频噪声。

本发明的误差放大器2，包括源、漏极之间耐压值大于12V的高压PMOS管M3、M4，低压NMOS管M1、M2，低压PMOS管M5、M6，电阻R4和电流源I2；

所述低压NMOS管M1与M2，其源极相连构成差分对，连接到电流源I2；其栅极分别作为误差放大器2的输入端E和输入端D，该输入端E和输入端D分别与DC-DC转换器内部基准电压REF和电压差采样电路1输入的电压差信号SENSE相连接，对这两个电压进行差分放大；其漏极分别与所述高压PMOS管M3和M4的漏极相连；

所述高压PMOS管M3和M4，其栅极同时连接到DC-DC转换器内部电源VCC，在保护低压NMOS管M1和M2漏极电压的同时使得误差放大器能在高电源电压下工作；其源极分别与所述低压PMOS管M5和M6的漏极相连；

所述低压PMOS管M5与M6，其栅极相连构成有源电流镜结构；其源极共同连接到DC-DC转换器的高压输入电源VIN；低压PMOS管M5的漏极作为误差放大器2的输出端F，输出差分信号CTL。

本发明的跨导放大器3，包括源、漏极之间耐压值大于12V的高压PMOS管M8和低压PMOS管M7；

所述低压PMOS管M7，其源极作为跨导放大器3的输入端H与DC-DC转换器的高压输入电源VIN连接；其栅极作为跨导放大器3的输入端G与误差放大器2输入的差分信号CTL相连接，用于产生充电电流I_C；其漏极与高压PMOS管M8的源极相连；

所述高压PMOS管M8的栅极与DC-DC转换器内部偏置电压BIAS连接；其漏极作为跨导放大器3的输出端L通过二极管D1连接到电压差采样电路1，从而构成负反馈环路。

外部自举电容C0，跨接于DC-DC转换器的输出引脚BST与输出引脚SW之间；在DC-DC转换器每个周期的续流阶段给外部自举电容C0充电，保证DC-DC转换器的输出引脚BST与输出引脚SW的电压差恒定。

实施例2

参照图4，本发明自举电路所包括的电压差采样电路1、误差放大器2和跨导放大器3，其具体电路结构如下：

本发明的电压差采样电路1和跨导放大器3与实施例1相同。

本发明的误差放大器2，包括源、漏极之间耐压值大于12V的高压NMOS管M3、M4、M14、M15，低压NMOS管M1、M2、M16、M17，低压PMOS管M5、M6、M12、M13，电阻R4和电流源I2；

所述低压NMOS管M1与M2的源极相连构成差分对，连接到电流源I2；其栅极分别作为误差放大器2的输入端E和输入端D，该输入端E和输入端D分别与DC-DC转换器内部基准电压REF和电压差采样电路1输入的电压差信号SENSE相连接，对这两个电压进行差分放大；其漏极分别与所述高压NMOS管M3和M4的漏极相连；

所述高压NMOS管M3和M4的栅极同时连接到DC-DC转换器内部电源VCC，在保护低压NMOS管M1和M2漏极电压的同时使得误差放大器能在高电源电压下工作；其源极分别与所述低压PMOS管M5和M6的漏极相连；

所述低压PMOS管M5与M12的栅极相连，构成有源电流镜结构；其源极共同连接到DC-DC转换器的高压输入电源VIN；低压PMOS管M12的漏极与高压NMOS管M14的漏极相连；

所述低压PMOS管M6与M13的栅极相连，构成有源电流镜结构；其源极共同连接到DC-DC转换器的高压输入电源VIN；低压PMOS管M5的漏极与高压NMOS管M15的漏极相连，并作为误差放大器2的输出端F，输出差分信号CTL；

所述高压NMOS管M14与M15的栅极同时连接到DC-DC转换器内部电源VCC；其源极分别与所述低压NMOS管M16和M17的漏极相连；

所述低压NMOS管M16与M17的栅极相连，构成有源电流镜结构；其源极共同连接到地。

实施例3

参照图5，本发明自举电路所包括的电压差采样电路1、误差放大器2和跨导放大器3，其具体电路结构如下：

本发明的电压差采样电路1和跨导放大器3与实施例1相同。

本发明的误差放大器2，包括源、漏极之间耐压值大于12V的高压NMOS管M3、M4、M14、M15，低压NMOS管M1、M2、M16、M17，低压PMOS管M5、M6、M12、M13，电阻R4和电流源I2；

所述低压NMOS管M1与M2的源极相连构成差分对，连接到电流源I2；其栅极分别作为误差放大器2的输入端E和输入端D，该输入端E和输入端D分别与DC-DC转换器内部基准电压REF和电压差采样电路1输入的电压差信号SENSE相连接；其漏极分别与所述高压NMOS管M3和M4的漏极相连；

所述高压NMOS管M3和M4的栅极同时连接到DC-DC转换器内部电源VCC；其源极分别与所述低压PMOS管M5和M6的漏极相连；

所述低压PMOS管M5与M6的源极共同连接到DC-DC转换器的高压输入电源VIN；其栅极共同与DC-DC转换器内部偏置电压BIAS1相连；其漏极分别与低压PMOS管M12与M13的源极相连；

所述低压PMOS管M12与M13的栅极共同连接到DC-DC转换器内部偏置电压BIAS2；低压PMOS管M12的漏极与高压NMOS管M14的源极相连；低压PMOS管M13的漏极与高压NMOS管M15的源极相连，并作为误差放大器2的输出端F，输出差分信号CTL；

所述高压NMOS管M14与M15的栅极同时连接到DC-DC转换器内部电源VCC；其源极分别与所述低压NMOS管M16和M17的漏极相连；

所述低压NMOS管M16与M17的栅极相连构成有源电流镜结构；其源极共同连接到地。

本发明的具体工作原理是：

参照图3或图4或图5，电压差采样电路1通过低压PMOS管M10和电阻R1对DC-DC转换器输出引脚BST与输出引脚SW之间的电压差V_BS进行采样，并将此电压差V_BS转换为采样电流I_S；该采样电流I_S经低压PMOS管M9镜像流过电阻R2，在电阻R2上产生电压差信号SENSE；电压差信号SENSE与DC-DC转换器内部基准电压REF经误差放大器2差分放大后得到差分信号CTL；差分信号CTL控制低压PMOS管M7的栅极电压，M7把差分电压CTL转换为充电电流I_C；充电电流I_C通过二极管D1流入DC-DC转换器输出引脚BST，作为外部自举电容C0的充电电流，在DC-DC主开关管闭合阶段，对外部自举电容C0充电。因此，从对外部自举电容C0两端电压V_BS的采样到对外部自举电容C0的充电，构成了一个负反馈环路，在DC-DC的每个开关周期维持外部自举电容C0两端电压V_BS稳定；当外部自举电容C0两端电压V_BS变小时，采样电流I_S变小，引起电压差信号SENSE小于DC-DC转换器内部基准电压REF，使误差放大器2的输出CTL降低，通过控制低压PMOS管M7使充电电流I_C增加，给外部自举电容C0充电，使外部自举电容C0两端电压V_BS升高，直到电压差信号SENSE等于DC-DC转换器内部基准电压REF充电停止。

通过对负反馈环路进行分析，可得到电压差信号SENSE和DC-DC转换器内部基准电压REF的关系式如下：

$\mathrm{REF}=\mathrm{SENSE}=\frac{(V_{\mathrm{BST}}-V_{\mathrm{SW}}-V_{\mathrm{GS}10})\×R2}{R1}---1)$

其中，V_BST为DC-DC转换器输出引脚BST的电压，V_SW为DC-DC转换器输出引脚SW的电压，V_GS10为低压PMOS管M10栅极与源极之间电压差。

由公式1）可得DC-DC转换器输出引脚BST与输出引脚SW之间的电压差V_BS：

$V_{\mathrm{BS}}=V_{\mathrm{BST}}-V_{\mathrm{SW}}=\frac{\mathrm{REF}\×R1}{R2}+V_{\mathrm{GS}10}---2)$

其中V_GS10的表达式如公式3）所示：

$V_{\mathrm{GS}10}=V_{\mathrm{TH}}+\sqrt{\frac{2\×\mathrm{REF}\×L}{{\mathrm{\μ}}_n\×C_{\mathrm{OX}}\×W\×R2}}---3)$

其中，V_TH为低压PMOS管M10的导通阈值电压，W为M10的栅极宽度，L为M10的栅极长度，μ_n为电子迁移率，C_OX为单位面积栅氧化电容。

结合公式2）和公式3）可知，通过设定电阻R1和R2的比值以及DC-DC转换器内部基准电压REF的大小，能够设定DC-DC转换器输出引脚BST与输出引脚SW之间的电压差；并且当负反馈环路正常工作时，DC-DC转换器输出引脚BST的电压V_BST在充电阶段不受DC-DC转换器输出引脚SW的电压V_SW的影响，能够实现精确控制。

负反馈环路的频率响应原理如下：

负反馈环路当中的三个电容分别是外部自举电容C0，误差放大器2输出端F处的寄生电容C_F以及滤波电容C1；外部自举电容C0形成主极点f_P1，误差放大器2输出端F处的寄生电容C_F形成的次极点f_P2，滤波电容C1形成的高频极点f_P3，三个极点的计算公式如下：

$f_{P1}=\frac{1}{2\×\mathrm{\π}\×C0(1/g_{m10}+R1)}---4)$

$f_{P2}=\frac{1}{2\×\mathrm{\π}\×C_F\×R4}---5)$

$f_{P3}=\frac{1}{2\×\mathrm{\π}\×C1\×R3}---6)$

其中g_m10为低压PMOS管的跨导值。

图6给出了本发明的负反馈环路波特图，环路的0dB带宽表示为f_C，环路要稳定的前提，必须使得0dB带宽内只能有一个极点，因此三个极之间的关系需满足如下关系式：f_P1＜f_C＜f_P2＜f_P3，

由公式4）、5）和6）可以看出，要满足上述关系式，只需适当调节电阻R1、R4和R3或者环路当中的三个电容即可，因此该负反馈环路可以稳定。

以上仅是本发明的三个最佳实例，不构成对本发明的任何限制，显然在本发明的构思下，可以对其电路进行不同的变更与改进，但这些均在本发明的保护之列。

Claims (6)

1.一种应用于高压DC-DC转换器的自举充电电路，其特征在于：它包括电压差采样电路（1）、误差放大器（2）和跨导放大器（3）；

所述电压差采样电路（1），用于采样DC-DC转换器的输出引脚BST与输出引脚SW之间的电压差，并输出电压差信号SENSE到误差放大器（2）；

所述误差放大器（2），用于将电压差采样电路（1）输入的电压差信号SENSE与DC-DC转换器内部基准电压REF进行比较，并将两者差值放大得到的差分信号CTL输出到跨导放大器（3）；

所述跨导放大器（3）用于将误差放大器（2）输入的差分信号CTL转换为电流信号，并通过二极管D1连接到电压差采样电路（1），从而构成负反馈控制环路，对引脚BST电压进行精确控制，保证引脚BST电压稳定且不依赖于引脚SW电压。

2.根据权利要求1所述的应用于高压DC-DC转换器的自举充电电路，其特征在于电压差采样电路（1），包括源、漏极之间耐压值大于12V的高压PMOS管M11，低压PMOS管M9、M10，电阻R1、R2和电容C1；

所述低压PMOS管M9与M10的源极相连，作为电压差采样电路（1）的输入端A连接到DC-DC转换器的输出引脚BST；其栅极相连构成有源电流镜结构；其漏极分别与电阻R1的一端和高压PMOS管M11的源极相连；

所述高压PMOS管M11的栅极与电阻R1的另一端相连，并作为电压差采样电路（1）的输入端B，连接到DC-DC转换器的输出引脚SW；其漏极作为输出端C，连接到误差放大器（2）输入端D，该输出端C输出的电压差信号SENSE正比于引脚BST和引脚SW之间的电压差；

所述电阻R2与所述电容C1并联跨接于高压PMOS管M11的漏极与地之间。

3.根据权利要求1所述的应用于高压DC-DC转换器的自举充电电路，其特征在于误差放大器（2），包括源、漏极之间耐压值大于12V的高压NMOS管M3、M4，低压NMOS管M1、M2，低压PMOS管M5、M6，电阻R4和电流源I2；

所述低压NMOS管M1与M2的源极相连构成差分对，连接到电流源I2；其栅极分别作为误差放大器（2）的输入端E和输入端D，该输入端E和输入端D分别与DC-DC转换器内部基准电压REF和电压差采样电路（1）输入的电压差信号SENSE相连接；其漏极分别与所述高压NMOS管M3和M4的漏极相连；

所述高压NMOS管M3和M4的栅极同时连接到DC-DC转换器内部电源VCC，在保护低压NMOS管M1和M2漏极电压的同时使得误差放大器能在高电源电压下工作；其源极分别与所述低压PMOS管M5和M6的漏极相连；

所述低压PMOS管M5与M6的栅极相连构成有源电流镜结构；其源极共同连接到DC-DC转换器的高压输入电源VIN；低压PMOS管M5的漏极作为误差放大器（2）的输出端F，输出差分信号CTL。

4.根据权利要求1所述的应用于高压DC-DC转换器的自举充电电路，其特征在于跨导放大器（3），包括源、漏极之间耐压值大于12V的高压PMOS管M8和低压PMOS管M7；

所述低压PMOS管M7的源极作为跨导放大器（3）的输入端H与DC-DC转换器的高压输入电源VIN连接；其栅极作为跨导放大器（3）的输入端G与误差放大器（2）输入的差分信号CTL相连接；其漏极与所述高压PMOS管M8的源极相连；

所述高压PMOS管M8的栅极与DC-DC转换器内部偏置电压BIAS连接；其漏极作为跨导放大器（3）的输出端L通过二极管D1连接到电压差采样电路（1）的输入端A，在DC-DC转换器每个周期的续流阶段给外部自举电容C0充电，保证DC-DC转换器的输出引脚BST与输出引脚SW的电压差恒定。

5.根据权利要求1所述的应用于高压DC-DC转换器的自举充电电路，其特征在于误差放大器（2），包括源、漏极之间耐压值大于12V的高压NMOS管M3、M4、M14、M15，低压NMOS管M1、M2、M16、M17，低压PMOS管M5、M6、M12、M13，电阻R4和电流源I2；

所述低压NMOS管M1与M2的源极相连构成差分对，连接到电流源I2；其栅极分别作为误差放大器（2）的输入端E和输入端D，该输入端E和输入端D分别与DC-DC转换器内部基准电压REF和电压差采样电路（1）输入的电压差信号SENSE相连接；其漏极分别与所述高压NMOS管M3和M4的漏极相连；

所述高压NMOS管M3和M4的栅极同时连接到DC-DC转换器内部电源VCC，在保护低压NMOS管M1和M2漏极电压的同时使得误差放大器能在高电源电压下工作；其源极分别与所述低压PMOS管M5和M6的漏极相连；

所述低压PMOS管M5与M12的栅极相连，构成有源电流镜结构；其源极共同连接到DC-DC转换器的高压输入电源VIN；低压PMOS管M12的漏极与高压NMOS管M14的漏极相连；

所述低压PMOS管M6与M13的栅极相连，构成有源电流镜结构；其源极共同连接到DC-DC转换器的高压输入电源VIN；低压PMOS管M5的漏极与高压NMOS管M15的漏极相连，并作为误差放大器（2）的输出端F，输出差分信号CTL；

所述高压NMOS管M14与M15的栅极同时连接到DC-DC转换器内部电源VCC；其源极分别与所述低压NMOS管M16和M17的漏极相连；

所述低压NMOS管M16与M17的栅极相连，构成有源电流镜结构；其源极共同连接到地。

6.根据权利要求1所述的应用于高压DC-DC转换器的自举充电电路，其特征在于误差放大器（2），包括源、漏极之间耐压值大于12V的高压NMOS管M3、M4、M14、M15，低压NMOS管M1、M2、M16、M17，低压PMOS管M5、M6、M12、M13，电阻R4和电流源I2；

所述低压NMOS管M1与M2的源极相连构成差分对，连接到电流源I2；其栅极分别作为误差放大器（2）的输入端E和输入端D，该输入端E和输入端D分别与DC-DC转换器内部基准电压REF和电压差采样电路（1）输入的电压差信号SENSE相连接；其漏极分别与所述高压NMOS管M3和M4的漏极相连；

所述高压NMOS管M3和M4的栅极同时连接到DC-DC转换器内部电源VCC；其源极分别与所述低压PMOS管M5和M6的漏极相连；

所述低压PMOS管M5与M6的源极共同连接到DC-DC转换器的高压输入电源VIN；其栅极共同与DC-DC转换器内部偏置电压BIAS1相连；其漏极分别与低压PMOS管M12与M13的源极相连；

所述低压PMOS管M12与M13的栅极共同连接到DC-DC转换器内部偏置电压BIAS2；低压PMOS管M12的漏极与高压NMOS管M14的源极相连；低压PMOS管M13的漏极与高压NMOS管M15的源极相连，并作为误差放大器（2）的输出端F，输出差分信号CTL；

所述高压NMOS管M14与M15的栅极同时连接到DC-DC转换器内部电源VCC；其源极分别与所述低压NMOS管M16和M17的漏极相连；

所述低压NMOS管M16与M17的栅极相连构成有源电流镜结构；其源极共同连接到地。

Images