CN102005921B - 电压电流转换电路 - Google Patents

Abstract

本发明提供一种电压电流转换电路，其包括运算放大器及第一电流支路和第二电流支路，其中运算放大器为双输入输出放大器，其两个输出端分别控制第一电流支路和第二电流支路的共栅极晶体管。当输入电压变化时，双输出的运算放大器的两个输出端会几乎同时响应，而且能够保证输入电压和输出电流在很宽范围内变化时，本电路都可以稳定可靠的工作。

Description

电压电流转换电路

【技术领域】

本发明涉及电子电路领域，特别是关于一种电压电流转换电路。

【背景技术】

在许多应用中需要把电压信号转换成电流信号，例如各种开关型直流-直流电压转换器或交流-直流电压转换器中，都需要对开关器件的电流进行检测。一种常用的电流检测电路是基于一种电压电流转换电路，通过将检测点的电压转换为电流，通过该电流再获得检测点的电流。

如图1所示，电感L1与晶体管MNsw串联，可以通过检测晶体管MNsw的电流来获得电感L1的电流信息。当MNsw导通时，MNsw相当于一个电阻，其上的电流等于它的电压降除以它的电阻。如图1中所示，MNsw的电流即为SW节点的电压Vsw除以它的电阻Rsw。

图1中电压电流转换电路的晶体管MNse导通时也表现为电阻特性，晶体管MNse所在支路的电流为MNse的电压Vse除以MNse的电阻Rse。当MNsw的宽长比为MNse的宽长比的K倍时，MNsw等效于K个MNse的电阻并联，因此MNse的导通电阻为MNsw的K倍。在图1中MNsw的电压Vsw作为电压电流转换电流的一个输入端，而MNse的电压Vse作为集成运放的另一个输入端，因此MNsw的电压Vsw与MNse的电压Vse相等，由于MNsw与MNse的电压相等，而MNse的导通电阻为MNsw的K倍，则流经MNse的电流为MNsw的电流的1/K。

在图1的电压电流转换电路中，MP3和MP5形成电流镜，因此MP5漏极输出的电流可以镜像复制MNse的电流，通过测量MP5漏极的输出电流，即可求得MNse的电流，进而可以求得MNsw的电流，这样就实现了检测电感L1电流的目的。

图1的实现方法存在两个缺点：一，其输入电压检测范围被限制，最大输入电压需小于VDD-VGSMP3，VGSMP3为MP3的栅源电压；二，其输出电流精度会受到MP3沟长调制效应的影响，如当电源电压VDD变化时会导致MP3与MP5的漏源极电压VDS不相等，此时MP3和MP5构成的电流镜电路的电流复制比例会变化，引入误差。

为克服图1所示的电路的缺陷，一种改进电路如图2所示，通过MP4，MN1，MN2，MP6，MP1，MP2形成的反馈来调整MP3和MP5的漏极电压接近相等。此方法可以解决输入电压检测范围被限制的问题和抑制MP3沟长调制效应的影响。但是这种方法由于反馈通路的延时导致反应速度较慢，当输入电压信号SW的变化很快时，输出电流的响应速度较慢，不适合于如电流检测这种信号变化迅速的情况。

【发明内容】

本发明的目的在于提供一种能够减小沟长调制效应影响而且电流响应速度快的电压电流转换电路。

为达成前述目的，本发明一种电压电流转换电路，其包括：

运算放大器，其包括第一输入端、第二输入端、第一输出端以及第二输出端；

第一电流支路，其包括相互串联的第一晶体管、第三晶体管；

第二电流支路；其包括相互串联的第二晶体管、第四晶体管；

其中第一晶体管和第二晶体管的栅极相连，第一晶体管和第二晶体管构成电流镜，第三晶体管和第四晶体管的栅极相连，前述运算放大器的第一输入端接收输入电压，第二输入端连接于第一电流支路的电流反馈节点，所述电流反馈节点的电压表征第一电流支路的电流；运算放大器的第一输出端连接于第一晶体管与第二晶体管的栅极，运算放大器的第二输出端连接于第三晶体管和第四晶体管的栅极；第二电流支路的第四晶体管的输出端作为转换电流输出端。

进一步地，所述第一晶体管、第二晶体管、第三晶体管以及第四晶体管均为PMOS晶体管。

进一步地，所述第一电流支路的第一晶体管的源极和衬底连接于电源，第一晶体管的漏极连接于第三晶体管的源极，第一晶体管的栅极与第二电流支路的第二晶体管的栅极相连；所述第三晶体管的衬底连接于电源，第三晶体管的栅极与第二电流支路的第四晶体管的栅极相连，第三晶体管的漏极连接于前述反馈节点；前述反馈节点与地之间串联一个电阻或在导通状态下可等效为电阻的晶体管。

进一步地，所述第二电流支路的第二晶体管的源极和衬底连接于电源，第二晶体管的漏极连接于第四晶体管的源极；第四晶体管的衬底连接于电源，第四晶体管的漏极为前述转换电流输出端。

进一步地，前述运算放大器的第一输出端与第二输出端之间串联有一个电阻，所述第一输出端与第二输出端的电压差为该电阻两端的电压。

进一步地，所述运算放大器为折叠级联运算放大器结构，所述电阻串联于运算放大器的输出支路。

进一步地，所述运算放大器为电流镜运算放大器结构，所述电阻串联于运算放大器的输出支路。

本发明的电压电流转换电路相对于图1的现有技术由于增加了第三晶体管MP33和第四晶体管MP34相当于增加了输出阻抗，从而抑制了第一晶体管MP31的沟长调制效应。相对于图2的现有技术，本发明采用运算放大器的双输出端分别控制第一晶体管MP31、第二晶体管MP32以及第三晶体管MP33和第四晶体管MP34的栅极电压，可以实现第三晶体管MP33和第四晶体管MP34的栅极电压总比第一晶体管MP31和第二晶体管MP32的栅极电压低一个固定电压，这样可以保证第一晶体管MP31和第二晶体管MP32的栅极电压有足够的过驱动电压，通过本发明设计就可以保证此过驱动电压为稳定可靠的固定电压，不会随着输入电压和输出电流的变化而剧烈变化，这样输入电压和输出电流在很宽范围内变化时，本电路都可以稳定可靠的工作。而且当输入电压变化时，双输出的运算放大器的两个输出端会几乎同时响应，避免了图2现有技术中MP1的栅极需要通过由MP4，MN2，MN1，MP6组成的额外反馈环路后才响应，从而提高了整个电路的响应速度。

【附图说明】

图1是现有的电压电流转换电路的结构示意图。

图2是现有的另外一种电压电流转换电路的结构示意图。

图3是本发明的电压电流转换电路的结构示意图

图4是本发明的电压电流转换电路的第一晶体管MP31和第三晶体管MP33的等效电路。

图5是本发明的电压电流转换电路的运算放大器的结构示意图。

图6是本发明的电压电流转换电路的运算放大器另一实施例的结构示意图。

图7是本发明的电压电流转换电路的运算放大器再一实施例的结构示意图。

【具体实施方式】

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。

附图中标记为MP的晶体管即为PMOS晶体管，标记为MN的晶体管即为NMOS晶体管，下面的说明书中未具体说明是NMOS管还是PMOS管的，标号为MP的晶体管即为PMOS晶体管，标号为MN的晶体管即为NMOS晶体管。另外，本说明书中所提到的连接可以是直接相连，也可以是中间间隔有其他元件的间接相连。

请参阅图3所示，其显示本发明的电压电流转换电路的一个实施例的结构示意图。

如图3所示，本发明的电压电流转换电路包括一个双输入输出的运算放大器A。其中运算放大器A的第一输入端INM连接输入电压VIN，运算放大器A的第二输入端INP连接于一个反馈节点N。该反馈节点N连接于一个NMOS晶体管MNse的漏极，晶体管MNse的源极接地，栅极连接于一个控制电压Gate。在晶体管MNse导通的状态下，其也可以等效为一个电阻。由于运算放大器A的两个输入端的电压相等，因此运算放大器A的第二输入端INP的电压等于第一输入端INM的电压，也就是反馈节点N的电压等于第一输入端INM的输入电压VIN，因此在晶体管MNse等效为电阻的情况下，MNse的的电流为输入电压VIN/晶体管MNse等效电阻。

本发明的电压电流转换电路还包括两条构成电流镜的第一电流支路和第二电流支路。其中第一电流支路包括第一晶体管MP31和第三晶体管MP33。第二电流支路包括第二晶体管MP32和第四晶体管MP34。

其中第一电流支路的第一晶体管MP31的衬底和源极连接于电源VDD，第一晶体管MP31的栅极与第二电流支路的第二晶体管MP32的栅极相连，第一晶体管MP31的漏极连接于第三晶体管MP33的源极。第三晶体管MP33的衬底连接于电源VDD，第三晶体管MP33的栅极与第二电流支路的第四晶体管MP34的栅极相连，第三晶体管MP33的漏极连接于前述反馈节点N。

其中第二电流支路的第二晶体管MP32的衬底和源极连接于电源VDD，第二晶体管MP32的栅极与第一电流支路的第一晶体管MP31的栅极相连，第二晶体管MP32的漏极连接于第四晶体管MP34的源极。第四晶体管MP34的衬底连接于电源VDD，第四晶体管MP34的栅极与第一电流支路的第三晶体管MP33的栅极相连，第四晶体管MP34的漏极作为整个电压电流转换电路的转换电流输出端。

前述运算放大器A的第一输出端OUT1连接于第一晶体管MP31和第二晶体管MP32的栅极，控制第一晶体管MP31和第二晶体管MP32的导通。前述运算放大器A的第二输出端OUT2连接于第三晶体管MP33和第四晶体管MP34的栅极，控制第三晶体管MP33和第四晶体管MP34的导通。

相对于图1的现有技术，本发明的电压电流转换电路增加了第三晶体管MP33和第四晶体管MP34。如果第三晶体管MP33和第四晶体管MP34工作在饱和区，由于其栅极电压相等，且两者阈值电压相等，等效增加了输出阻抗，可以解决输入电压检测范围被限制的问题。而且可以抑制第一晶体管MP1的沟长调制效应的影响，有助于提高电流复制的电流精度。

下面以第一晶体管MP31和第二晶体管MP32的宽度和长度均相等，第三晶体管MP33和第四晶体管MP34的宽度和长度均相等为例(实际设计不一定需要相等，只是为了方便说明)来说明增加第三晶体管MP33和第四晶体管MP34之后电流复制精度的提高。

假设第三晶体管MP33和第四晶体管MP34的漏极电压存在一定差异ΔV1，其导致两路电流存在的差异为ΔI1。在分析ΔV1和ΔI1之间的关系时，可以对第一晶体管MP31和第三晶体管MP33的级联结构进行小信号分析，其小信号等效电路图如图4所示，因考虑图3中第一晶体管MP31的漏极电压变化时电源VDD不变化，所以可以将电源VDD等效为地，则第一晶体管MP31和第三晶体管MP33的级联结构的小信号等效电路为电阻Ro1与电阻Ro3和电流源的并联电路相串联，其中Ro3为第三晶体管MP33的输出电阻，Ro1为第一晶体管MP31的输出电阻，ΔVs为第三晶体管MP33源级电压的变化，ΔV1为第三晶体管MP33漏极电压的变化，ΔI1为第三晶体管MP33电流的变化。

根据KCL定理：

$\frac{0-\mathrm{\ΔVs}}{\mathrm{Ro}1}=\frac{\mathrm{\ΔVs}-\mathrm{\ΔV}1}{\mathrm{Ro}3}+(\mathrm{gm}1+\mathrm{gmb}1).\mathrm{\ΔVs}=\mathrm{\ΔI}1$ (公式1)

求解可得：

$\frac{\mathrm{\ΔI}1}{\mathrm{\ΔV}1}=-\frac{1}{\mathrm{Ro}1+\mathrm{Ro}3+(\mathrm{gm}1+\mathrm{gmb}1)\mathrm{Ro}1\mathrm{Ro}3}$ (公式2)

这里的负号表示电压和电流的变化方向相反，即漏级电压越低，电流越大；漏级电压越高，电流越小。

一般(gm1+gmb1)Ro1Ro3的值远大于Ro1+Ro3的值所以公式2可以简化为：

$\frac{\mathrm{\ΔI}1}{\mathrm{\ΔV}1}\≈-\frac{1}{(\mathrm{gm}1+\mathrm{gmb}1).\mathrm{Ro}1.\mathrm{Ro}3}$ (公式3)

而对于没有MP1和MP2的电流镜，MP3和MP5的漏极电压差异和其电流差异的关系为：

$\frac{\mathrm{\ΔI}}{\mathrm{\ΔV}}=-\frac{1}{\mathrm{Ro}1}$ (公式4)

其中Ro1为第一晶体管MP31的输出电阻。

比较公式3和公式4，可以看出增加第三晶体管MP33和第四晶体管MP34之后，相同漏极电压差ΔV导致的电流差ΔI减小了(gm1+gmb1)Ro3倍。所以增加第三晶体管MP33和第四晶体管MP34有助于提高电流复制电流精度。

如图3所示，本发明的电压电流转换电路中，运算放大器A的第一输出端OU1用于控制第一晶体管MP31和第二晶体管MP32的栅极电压，运算放大器A的第二输出端OUT2用于控制第三晶体管MP33和第四晶体管MP34的栅极电压。当输入电压变化时，双输出的运算放大器的两个输出端会几乎同时响应，避免了图2现有技术中MP1的栅极需要通过由MP4，MN2，MN1，MP6组成的额外反馈环路后才响应，从而提高了整个电路的响应速度。

下面将分别举例说明应用于图3本发明电压电流转换电路中的几种不同的双输出运算放大器的结构。

如图5所示，其显示本发明一个实施例中用于图3所示的电压电流转换电路中的双输出运算放大器的结构示意图。如图5所示，该运算放大器其包括输入端INM和输入端INP，其中输入端INM连接于第一PMOS晶体管MP51的栅极，输入端INP连接于第二PMOS晶体管MP52的栅极。

所述第一PMOS晶体管MP51和第二PMOS晶体管MP52的源极共同连接于一个第一电流源I1的一端，所述第一电流源I1的另一端连接于电源V，第一PMOS晶体管MP51和第二PMOS晶体管MP52的衬底共同连接于所述电源V。

第一PMOS晶体管MP51的漏极连接于一个第一NMOS晶体管MN51的漏极，所述第一NMOS晶体管MN51的衬底和源极接地，其中第一NMOS晶体管MN51的漏极与栅极相连。

第二PMOS晶体管MP52的漏极连接于一个第二NMOS晶体管MN52的漏极，所述第二NMOS晶体管MN52的衬底和源极接地，栅极与前述第一NMOS晶体管MN51的栅极相连。

所述运算放大器的输出支路包括一个第二电流源I2，第二电流源I2的一端连接于电源V，另一端作为第一输出端。第一输出端通过一个电阻R5与一个第三NMOS晶体管MN53的漏极相连，所述电阻R5与第三NMOS晶体管MN53的漏极相连的节点作为第二输出端。所述第三NMOS晶体管MN53的栅极连接于第二NOMS晶体管MN2的漏极，源极和衬底接地。在第二NMOS晶体管MN52的漏极与第一输出端OUT1之间串联连接有一个电阻R6和一个电容C1。

由于第一输出端OUT1的电压与第二输出端OUT2的电压差为电阻R5两端的电压，这样可以实现第三晶体管MP33和第四晶体管MP34的栅极电压总比第一晶体管MP31和第二晶体管MP32的栅极电压低一个固定电压，这样可以保证第一晶体管MP31和第二晶体管MP32的栅极电压有足够的过驱动电压，这个固定电压可以由I2*R5来确定，其中I2为电流源I2的电流值，R5为R5的电阻值，此电压一般设计为100～200mV为宜，太小会导致第一晶体管MP31和第二晶体管MP32的源漏电压太小而退出饱和区，如果设计太大会减小电流转换输出端的电压动态范围。通过本发明设计就可以保证此过驱动电压为稳定可靠的固定电压，不会随着输入电压和输出电流的变化而剧烈变化，这样输入电压和输出电流在很宽范围内变化时，本电路都可以稳定可靠的工作。

请参阅图6所示，其显示本发明的用于图3所示的电压电流转换电路中的双输出运算放大器的另一实施例的结构图。如图6所示，该运算放大器为折叠级联运算放大器结构，其包括第一输入端INP和第二输入端INM。第一输入端INP连接于第一PMOS晶体管MP61的栅极，第二输入端INM连接于第二PMOS晶体管MP62的栅极。第一PMOS晶体管MP61和第二PMOS晶体管MP62的衬底共同连接于电源V，第一PMOS晶体管MP61和第二PMOS晶体管MP62的源极共同连接于一个第一电流源I1的一端，所述第一电流源I1的另一端连接于所述电源V。第一PMOS晶体管MP61的漏极连接于一个第二电流源I2的一端，所述第二电流源I2的另一端接地。第二PMOS晶体管MP62的漏极连接于一个第三电流源I3的一端，所述第三电流源I3的另一端接地。

所述运算放大器还包括一个由第三PMOS晶体管MP63和第四PMOS晶体管MP64以及第一NMOS晶体管MN61和第二NMOS晶体管MN62组成的电流镜。其中第三PMOS晶体管MP63和第四PMOS晶体管MP64的源极和衬底均连接于电源V，第三PMOS晶体管MP63和第四PMOS晶体管MP64的栅极相连。

第三PMOS晶体管MP63的漏极与栅极相连，同时第三PMOS晶体管MP63的漏极与第一NMOS晶体管MN61的漏极相连。第一NMOS晶体管MN61的衬底接地，源极连接于前述第一PMOS晶体管MP61的漏极，栅极连接于一个控制电压Vb。

第四PMOS晶体管MP64的漏极作为集成运算放大电路的第一输出端OUT1，第一输出端OUT1经过一个电阻R5与第二NMOS晶体管MN62的漏极相连，其中电阻R5与第二NMOS晶体管MN62相连的节点作为集成运算放大电路的第二输出端OUT2。第二NMOS晶体管MN62的栅极与前述第一NMOS晶体管MN61的栅极共同连接于前述控制电压Vb，第二NMOS晶体管MN62的源极连接于前述第二PMOS晶体管MP62的漏极，第二NMOS晶体管MN62的衬底接地。

在第二NMOS晶体管MN62的源极与第一输出端OUT1之间串联有一个电阻R6和一个电容C1。

与前述图5所示的运算放大器相同，图6所示的运算放大器，由于第一输出端的电压与第二输出端的电压差为电阻R5两端的电压，其应用于图3所示的电压电流转换电路时，可以实现在图3所示的电压电流转换电路中第三晶体管MP33和第四晶体管MP34的栅极电压总比第一晶体管MP31和第二晶体管MP32的栅极电压低一个固定电压，这样可以保证第一晶体管MP31和第二晶体管MP32的栅极电压有足够的过驱动电压，通过本发明设计就可以保证此过驱动电压为稳定可靠的固定电压，不会随着输入电压和输出电流的变化而剧烈变化，这样输入电压和输出电流在很宽范围内变化时，本电路都可以稳定可靠的工作。而且当输入电压变化时，双输出的运算放大器的两个输出端会几乎同时响应，避免了图2现有技术中MP1的栅极需要通过由MP4，MN2，MN1，MP6组成的额外反馈环路后才响应，从而提高了整个电路的响应速度。

请参阅图7所示，其显示本发明的用于图3所示的电压电流转换电路中的双输出运算放大器的结构图。

如图7所示，该运算放大器为电流镜运算放大器结构，其包括第一输入端INM和第二输入端INP。其中第一输入端连接于第一PMOS晶体管MP71的栅极，第二输入端INP连接于第二PMOS晶体管MP72的栅极，所述第一PMOS晶体管MP71和第二PMOS晶体管MP72的衬底共同连接于电源V，所述第一PMOS晶体管MP71和第二PMOS晶体管MP72的源极公共连接于一个第一电流源I1的一端，所述第一电流源I1的另一端连接于电源V。

所述第一PMOS晶体管MP71的漏极连接于一个第一NMOS晶体管MN71的漏极。所述第一NMOS晶体管MN71的衬底和源极接地，第一NMOS晶体管MN71的栅极与漏极连接。

所述第二PMOS晶体管MP72的漏极连接于一个第二NMOS晶体管MN72的漏极。所述第二NMOS晶体管MN72的衬底和源极接地，栅极与漏极相连。

所述运算放大器还包括一个由第三PMOS晶体管MP73和第四PMOS晶体管MP74组成的电流镜。其中第三PMOS晶体管MP73和第四PMOS晶体管MP74的源极和衬底均连接于电源V，第三PMOS晶体管MP73和第四PMOS晶体管MP74的栅极相连。

第三PMOS晶体管MP73的栅极与漏极相连，同时第三PMOS晶体管MP73的漏极连接于一个第四NMOS晶体管MN74的漏极。所述第四NMOS晶体管MN74的栅极连接于前述第一PMOS晶体管MP71的漏极，第四NMOS晶体管MN74的源极和衬底接地。

第四PMOS晶体管MP74的漏极作为运算放大器的第一输出端OUT1，其漏极经过一个电阻R5与一个第三NMOS晶体管MN73的漏极相连。所述第三NOMS晶体管MN73的栅极连接于前述第二PMOS晶体管MP72的漏极，第三NOMS晶体管MN73的源极和衬底接地。其中电阻R5与第三NMOS晶体管MN73的漏极连接的节点作为运算放大器的第二输出端OUT2。

在第二PMOS晶体管MP72的漏极与第一输出端OUT1之间串联有一个电阻R6和一个电容C1。

与前述图5所示的运算放大器相同，图7所示的运算放大器，由于第一输出端的电压与第二输出端的电压差为电阻R5两端的电压，其应用于图3所示的电压电流转换电路时，可以实现在图3所示的电压电流转换电路中第三晶体管MP33和第四晶体管MP34的栅极电压总比第一晶体管MP31和第二晶体管MP32的栅极电压低一个固定电压，这样可以保证第一晶体管MP31和第二晶体管MP32的栅极电压有足够的过驱动电压，通过本发明设计就可以保证此过驱动电压为稳定可靠的固定电压，不会随着输入电压和输出电流的变化而剧烈变化，这样输入电压和输出电流在很宽范围内变化时，本电路都可以稳定可靠的工作。而且当输入电压变化时，双输出的运算放大器的两个输出端会几乎同时响应，避免了图2现有技术中MP1的栅极需要通过由MP4，MN2，MN1，MP6组成的额外反馈环路后才响应，从而提高了整个电路的响应速度。

本发明的电压电流转换电路相对于图1的现有技术由于增加了第三晶体管MP33和第四晶体管MP34相当于增加了输出阻抗，从而抑制了第一晶体管MP31的沟长调制效应。相对于图2的现有技术，本发明采用运算放大器的双输出端分别控制第一晶体管MP31、第二晶体管MP32以及第三晶体管MP33和第四晶体管MP34的栅极电压，可以实现第三晶体管MP33和第四晶体管MP34的栅极电压总比第一晶体管MP31和第二晶体管MP32的栅极电压低一个固定电压，这样可以保证第一晶体管MP31和第二晶体管MP32的栅极电压有足够的过驱动电压，通过本发明设计就可以保证此过驱动电压为稳定可靠的固定电压，不会随着输入电压和输出电流的变化而剧烈变化，这样输入电压和输出电流在很宽范围内变化时，本电路都可以稳定可靠的工作。而且当输入电压变化时，双输出的运算放大器的两个输出端会几乎同时响应，避免了图2现有技术中MP1的栅极需要通过由MP4，MN2，MN1，MP6组成的额外反馈环路后才响应，从而提高了整个电路的响应速度。

上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (7)

1.一种电压电流转换电路，其包括：

运算放大器，其包括第一输入端、第二输入端、第一输出端以及第二输出端；

第一电流支路，其包括相互串联的第一晶体管、第三晶体管；

第二电流支路；其包括相互串联的第二晶体管、第四晶体管；

其中第一晶体管和第二晶体管的栅极相连，第一晶体管和第二晶体管构成电流镜，第三晶体管和第四晶体管的栅极相连，前述运算放大器的第一输入端接收输入电压，第二输入端连接于第一电流支路的电流反馈节点，所述电流反馈节点的电压表征第一电流支路的电流；运算放大器的第一输出端连接于第一晶体管与第二晶体管的栅极，运算放大器的第二输出端连接于第三晶体管和第四晶体管的栅极；第二电流支路的第四晶体管的输出端作为转换电流输出端。

2.如权利要求1所述的电压电流转换电路，其特征在于：所述第一晶体管、第二晶体管、第三晶体管以及第四晶体管均为PMOS晶体管。

3.如权利要求2所述的电压电流转换电路，其特征在于：所述第一电流支路的第一晶体管的源极和衬底连接于电源，第一晶体管的漏极连接于第三晶体管的源极，第一晶体管的栅极与第二电流支路的第二晶体管的栅极相连；所述第三晶体管的衬底连接于电源，第三晶体管的栅极与第二电流支路的第四晶体管的栅极相连，第三晶体管的漏极作为前述反馈节点；前述反馈节点与地之间串联一个电阻或在导通状态下可等效为电阻的晶体管。

4.如权利要求2所述的电压电流转换电路，其特征在于：所述第二电流支路的第二晶体管的源极和衬底连接于电源，第二晶体管的漏极连接于第四晶体管的源极；第四晶体管的衬底连接于电源，第四晶体管的漏极为前述转换电流输出端。

5.如权利要求1所述的电压电流转换电路，其特征在于：前述运算放大器的第一输出端与第二输出端之间串联有一个电阻，所述第一输出端与第二输出端的电压差为该电阻两端的压降。

6.如权利要求5所述的电压电流转换电路，其特征在于：所述运算放大器为折叠级联运算放大器结构，所述电阻串联于运算放大器的输出支路。

7.如权利要求5所述的电压电流转换电路，其特征在于：所述运算放大器为电流镜运算放大器结构，所述电阻串联于运算放大器的输出支路。

Images