CN111629463A - 一种振荡电路 - Google Patents
一种振荡电路 Download PDFInfo
- Publication number
- CN111629463A CN111629463A CN202010534517.4A CN202010534517A CN111629463A CN 111629463 A CN111629463 A CN 111629463A CN 202010534517 A CN202010534517 A CN 202010534517A CN 111629463 A CN111629463 A CN 111629463A
- Authority
- CN
- China
- Prior art keywords
- type transistor
- module
- current
- electrically connected
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B3/00—Ohmic-resistance heating
- H05B3/40—Heating elements having the shape of rods or tubes
- H05B3/42—Heating elements having the shape of rods or tubes non-flexible
- H05B3/48—Heating elements having the shape of rods or tubes non-flexible heating conductor embedded in insulating material
- H05B3/50—Heating elements having the shape of rods or tubes non-flexible heating conductor embedded in insulating material heating conductor arranged in metal tubes, the radiating surface having heat-conducting fins
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本申请公开了一种振荡电路,所述振荡电路的放大模块与箝位模块构成低压差线性稳压器,将箝位模块的第二端的电位限制在预设电压,由于箝位模块的第二端的输出阻抗在放大模块带宽内很小,可以为该点提供类似交流虚地的作用,该点的虚地作用使得振荡模块无需占晶圆面积较大的大电容即可实现在低频下实现提高电路负阻的目的,有利于减小振荡电路所需的晶圆面积。此外,由于低压差线性稳压器的存在,即使振荡模块中的电容为了适应晶圆的一致性进行调节增大,也不会导致箝位模块的第二端的电位变化,最终输出的振荡信号的上限不会发生变化,有利于保证振荡电路输出的振荡信号的振荡幅度,保证振荡电路具有良好的性能。
Description
技术领域
本申请涉及集成电路技术领域,更具体地说,涉及一种振荡电路。
背景技术
晶体振荡器在各类电子系统中已经获得了大量的应用。随着无线通讯技术的不断发展,便携式移动设备的普及,时钟信号成为各类设备内部器件协同工作的必要信号。
在很多数字集成电路中都要用到实时时钟(RealTime Clock,RTC)信号,产生实时时钟信号的关键部分就是32.768kHz的晶体振荡器电路,随着数字集成电路的不断发展,对晶体振荡器电路提出了更新、更高的要求,这些要求集中表现在高稳定度、宽电源电压范围、小面积、低功耗和低成本等方面。
现有技术中的晶体振荡器电路为了提高电路在限定电流条件下电路的负阻,需要设置比较大的MOM电容使用于上拉的晶体管的跨导负阻产生作用,而大电容占据了大量的晶圆面积,不仅难以满足电路小尺寸的要求,而且较大的晶圆面积又使得电路成本居高不下。
发明内容
为解决上述技术问题,本申请提供了一种振荡电路,以实现降低振荡电路所占晶圆面积的目的,从而满足电路的小尺寸和低成本的要求。
为实现上述技术目的,本申请实施例提供了如下技术方案:
一种振荡电路,包括:电压产生模块、放大模块、限流模块、振荡模块和箝位模块;其中,
所述电压产生模块包括第一输出端和第二输出端,所述电压产生模块用于接收基准电流,产生第一电压和第二电压,所述第一电压通过所述第一输出端输出,所述第二电压通过所述第二输出端输出;
所述放大模块包括第一输入端、第二输入端、偏置输入端和第三输出端,所述第一输入端与所述第一输出端电连接,所述偏置输入端与所述第二输出端电连接,所述第三输出端与所述箝位模块的控制端电连接;所述放大模块与所述箝位模块构成低压差线性稳压器,以将所述箝位模块的第二端的电位限制在预设电压;所述箝位模块的第二端与第二输入端和所述振荡模块的输入端电连接,所述箝位模块包括耗尽型晶体管;
所述限流模块包括第三输入端、第四输入端和第四输出端,所述第三输入端与所述第二输出端电连接,所述第四输入端用于接收工作电压,所述第四输出端与所述箝位模块的第一端电连接;
所述限流模块通过与电压产生模块的晶体管构成大比例电流镜,来设定振荡模块工作电流的上限,当所述振荡模块的工作电流未超过设定的工作电流的上限时,所述限流模块的输出晶体管工作在线性区;当所述振荡模块的工作电流超过设定的工作电流上限时,所述限流模块的输出晶体管工作在饱和区,使所述振荡模块的工作电流小于或等于设定的工作电流的上限;
所述振荡模块由于放大模块和箝位模块的作用,振荡模块的电压和电压产生模块的第一输入端的电压近似相等,且振荡模块的晶体管尺寸与电压产生模块的晶体管尺寸成比例,振荡模块的电流与电压产生模块的电流成比例,配合振荡电路的外部晶体产生振荡信号。
可选的,所述振荡模块包括的晶体管的尺寸与所述电压产生模块包括的晶体管的尺寸成比例,以使所述振荡模块产生的电流与所述电压产生模块产生的电流成比例。
可选的,还包括:滤波模块;
所述滤波模块接于所述第一输出端与所述第一输入端之间,用于滤除噪声。
可选的,所述电压产生模块包括:第一P型晶体管、第一N型晶体管和第一电阻;其中,
所述第一P型晶体管的控制端与所述第一N型晶体管的控制端以及第一电阻的一端均电连接,所述第一P型晶体管的第一端作为所述第一输出端,且用于接收所述基准电流,所述第一P型晶体管的第二端与所述第一电阻的另一端以及所述第一N型晶体管的第二端均电连接;
所述第一N型晶体管的第一端接地,所述第一N型晶体管的控制端还作为所述第二输出端。
可选的,所述滤波模块包括:第二电阻和第二N型晶体管;其中,
所述第二电阻的一端与所述第一输出端连接,另一端与所述第二N型晶体管以及所述第一输入端均电连接;
所述第二N型晶体管的第一端和第二端均接地。
可选的,所述限流模块包括:第一电流镜单元和第二电流镜单元;其中,
所述第一电流镜单元与所述第一N型晶体管构成第一电流镜,用于产生与所述第一电流互为镜像的中间电流;
所述第二电流镜单元用于产生与所述中间电流互为镜像的所述第二电流。
可选的,所述第一电流镜单元包括第三N型晶体管,所述第二电流镜单元包括第二P型晶体管和第五P型晶体管;其中,
所述第三N型晶体管的控制端作为所述第三输入端,与所述第一N型晶体管的控制端电连接,所述第三N型晶体管的第一端接地,所述第三N型晶体管的第二端与所述第二P型晶体管的第二端、第二P型晶体管的控制端以及第五P型晶体管的控制端均电连接;
所述第二P型晶体管的第一端与所述第五P型晶体管的第一端电连接,作为所述第四输入端,用于接收所述工作电压;
所述第五晶体管的第二端与所述箝位模块的第二端电连接。
可选的,所述放大模块包括:第三P型晶体管、第四P型晶体管、第四N型晶体管、第五N型晶体管和第六N型晶体管;其中,
所述第三P型晶体管的第一端与所述第四P型晶体管的第一端连接,用于接收所述工作电压;
所述第三P型晶体管的控制端与所述第三P型晶体管的第二端、所述第四P型晶体管的控制端以及第四N型晶体管的第二端均电连接;
所述第四P型晶体管的第二端与所述第六N型晶体管的第二端以及所述嵌位模块的控制端均电连接;
所述第四N型晶体管的控制端作为所述第一输入端,用于接收所述第一电压;所述第四N型晶体管的第一端与所述第六N型晶体管的第一端以及所述第五N型晶体管的第二端均电连接;
所述第五N型晶体管的控制端与所述第一N型晶体管的控制端电连接,所述第五N型晶体管的第一端接地。
可选的,所述振荡模块包括:第一电容、第二电容、第三电阻、第六P型晶体管和第八N型晶体管;其中,
所述第六P型晶体管的第一端与所述箝位模块的第二端电连接,所述第六P型晶体管的第二端与所述第三电阻的第一端、第八N型晶体管的第二端、外部晶体的第一端以及第一电容的第一端均电连接,作为所述振荡模块的输出端;
所述外部晶体的第二端与所述第六P型晶体管的控制端、第三电阻的第二端、第八N型晶体管的控制端以及第二电容的第一端均电连接;
所述第二电容的第二端与所述第八N型晶体管的第一端以及第一电容的第二端均电连接。
可选的,所述箝位模块包括第七N型晶体管;
所述第七N型晶体管的控制端、第一端和第二端分别作为所述箝位模块的控制端、第一端和第二端。
从上述技术方案可以看出,本申请实施例提供了一种振荡电路,所述振荡电路由电压产生模块、放大模块、限流模块、振荡模块和箝位模块构成,其中,所述放大模块与所述箝位模块构成低压差线性稳压器,将所述箝位模块的第二端的电位限制在预设电压,由于所述箝位模块的第二端的输出阻抗在放大模块带宽内很小,可以为该点提供类似交流虚地的作用,该点的虚地作用使得所述振荡模块无需占晶圆面积较大的大电容即可实现在低频下实现提高电路负阻的目的,有利于减小所述振荡电路所需的晶圆面积。
此外,由于所述低压差线性稳压器的存在,即使振荡模块中的电容为了适应晶圆的一致性进行调节增大,也不会导致箝位模块的第二端的电位变化,最终输出的振荡信号的上限不会发生变化,有利于保证振荡电路输出的振荡信号的振荡幅度,保证振荡电路具有良好的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为现有技术中的晶体振荡器电路的电路结构示意图;
图2为本申请的一个实施例提供的振荡电路的结构示意图;
图3为本申请的另一个实施例提供的振荡电路的结构示意图。
具体实施方式
正如背景技术中所述,现有技术中的晶体振荡器电路为了提高电路在限定电流条件下电路的负阻,需要设置比较大的MOM电容使用于上拉的晶体管的跨导负阻产生作用。具体地,参考图1,图1为传统的振荡电路的电路结构示意图,第一晶体管MP0、第二晶体管MN0、第一电阻R0、第一电容C0、第二电容C1和第三电容C2构成,具体连接关系参考图1,所述第一晶体管MP0为P型晶体管,所述第二晶体管MN0为N型晶体管。图1中,A、B表示电路内部节点,GND表示接地,Vout表示输出端,Iref表示系统提供的基准电流。
首先,图1中的振荡电路为了提高在限定电流条件下的负阻,需要设置面积比较大的第一电容C0使第一晶体管MP0的跨导gm负阻产生作用,为使第一晶体管MP0的第二端虚地,在32K低频实现该功能需要大电容,而众所周知的,大电容需要占据晶圆的较大面积,造成成本和尺寸的上升。
其次,通常情况下制备所述振荡电路的晶圆的一致性会有偏差,造成晶圆的频偏会偏离理想值,需要增加第二电容C1和第三电容C2的电容值来调节频偏,而大的第二电容C1和第二电容C1的电容值,在振荡电路的功耗一定的情况下,会降低晶圆两端电压的振荡幅度,给振荡电路的性能带来不良影响。
有鉴于此,本申请实施例提供了一种振荡电路,包括:电压产生模块、放大模块、限流模块、振荡模块和箝位模块;其中,
所述电压产生模块包括第一输出端和第二输出端,所述电压产生模块用于接收基准电流,产生第一电压和第二电压,所述第一电压通过所述第一输出端输出,所述第二电压通过所述第二输出端输出;
所述放大模块包括第一输入端、第二输入端、偏置输入端和第三输出端,所述第一输入端与所述第一输出端电连接,所述偏置输入端与所述第二输出端电连接,所述第三输出端与所述箝位模块的控制端电连接;所述放大模块与所述箝位模块构成低压差线性稳压器,以将所述箝位模块的第二端的电位限制在预设电压;所述箝位模块的第二端与第二输入端和所述振荡模块的输入端电连接,所述箝位模块包括耗尽型晶体管;
所述限流模块包括第三输入端、第四输入端和第四输出端,所述第三输入端与所述第二输出端电连接,所述第四输入端用于接收工作电压,所述第四输出端与所述箝位模块的第一端电连接;
所述限流模块通过与电压产生模块的晶体管构成电流镜,来设定振荡模块工作电流的上限,当所述振荡模块的工作电流未超过设定的工作电流的上限时,所述限流模块的输出晶体管工作在线性区;当所述振荡模块的工作电流超过设定的工作电流上限时,所述限流模块的输出晶体管工作在饱和区,使所述振荡模块的工作电流小于或等于设定的工作电流的上限;
所述振荡模块由于放大模块和箝位模块的作用,振荡模块的电压和电压产生模块的第一输入端的电压近似相等,且振荡模块的晶体管尺寸与电压产生模块的晶体管尺寸成比例,振荡模块的电流与电压产生模块的电流成比例,配合振荡电路的外部晶体产生振荡信号。
所述振荡电路由电压产生模块、放大模块、限流模块、振荡模块和箝位模块构成,其中,所述放大模块与所述箝位模块构成低压差线性稳压器,将所述箝位模块的第二端的电位限制在预设电压,由于所述箝位模块的第二端的输出阻抗在放大模块带宽内很小,可以为该点提供类似交流虚地的作用,该点的虚地作用使得所述振荡模块无需占晶圆面积较大的大电容即可实现在低频下实现提高电路负阻的目的,有利于减小所述振荡电路所需的晶圆面积。
此外,由于所述低压差线性稳压器的存在,即使振荡模块中的电容为了适应晶圆的一致性进行调节增大,也不会导致箝位模块的第二端的电位变化,最终输出的振荡信号的上限不会发生变化,有利于保证振荡电路输出的振荡信号的振荡幅度,保证振荡电路具有良好的性能。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请试试提供了一种振荡电路,如图2所示,包括:电压产生模块10、放大模块30、限流模块40、振荡模块60和箝位模块50;其中,
所述电压产生模块10包括第一输出端和第二输出端,所述电压产生模块10用于接收基准电流,产生第一电压和第二电压,所述第一电压通过所述第一输出端输出,所述第二电压通过所述第二输出端输出;
所述放大模块30包括第一输入端、第二输入端、偏置输入端和第三输出端,所述第一输入端与所述第一输出端电连接,所述偏置输入端与所述第二输出端电连接,所述第三输出端与所述箝位模块50的控制端电连接;所述放大模块30与所述箝位模块50构成低压差线性稳压器,以将所述箝位模块50的第二端的电位限制在预设电压;所述箝位模块50的第二端与第二输入端和所述振荡模块60的输入端电连接,所述箝位模块50包括耗尽型晶体管;
所述限流模块40包括第三输入端、第四输入端和第四输出端,所述第三输入端与所述第二输出端电连接,所述第四输入端用于接收工作电压,所述第四输出端与所述箝位模块50的第一端电连接;
所述限流模块40通过与电压产生模块10的晶体管构成电流镜,来设定振荡模块60工作电流的上限,当所述振荡模块60的工作电流未超过设定的工作电流的上限时,所述限流模块40的输出晶体管工作在线性区;当所述振荡模块60的工作电流超过设定的工作电流上限时,所述限流模块40的输出晶体管工作在饱和区,使所述振荡模块60的工作电流小于或等于设定的工作电流的上限;
所述振荡模块60由于放大模块和箝位模块的作用,振荡模块60的电压和电压产生模块的第一输入端的电压近似相等,且振荡模块60的晶体管尺寸与电压产生模块10的晶体管尺寸成比例,振荡模块60的电流与电压产生模块10的电流成比例,配合振荡电路的外部晶体产生振荡信号。
在图2中,所述电压产生模块10的输入端用于接收系统基准电流源提供的基准电流,另一端接地,输出分为第一输入端和第二输入端。
图2中,O1、O2、O3和O4分别表示所述第一输出端、第二输出端、第三输出端和第四输出端,I1、I2、I3和I4分别表示所述第一输入端、第二输入端、第三输入端和第四输入端。
所述放大模块30的第一输入端用于接收所述第一电压,所述第二输入端与所述箝位模块50的第一端连接,所述第三输出端与所述箝位模块50的控制端连接,通过所述第三输出端与所述箝位模块50的第一端构成反馈回路。放大模块30的一个电压输入端接收由系统给出的工作电压提供电源,另一个电压输入端接地。
在本实施例中,所述放大模块30与所述箝位模块50构成低压差线性稳压器(LowDropout Regulator,LDO),将所述箝位模块50的第二端的电位限制在预设电压,由于所述箝位模块50的第二端的输出阻抗在放大模块30带宽内很小,可以为该点提供类似交流虚地的作用,该点的虚地作用使得所述振荡模块60无需占晶圆面积较大的大电容即可实现在低频下实现提高电路负阻的目的,有利于减小所述振荡电路所需的晶圆面积。
此外,由于所述低压差线性稳压器将所述箝位模块50的第二端的电压箝位在预设电压,即使振荡模块60中的电容为了适应晶圆的一致性进行调节增大,也不会导致箝位模块50的第二端的电位变化,最终输出的振荡信号的上限不会发生变化,有利于保证振荡电路输出的振荡信号的振荡幅度,保证振荡电路具有良好的性能。
为了实现所述振荡模块60产生的电流与所述电压产生模块10产生的电流成比例的目的,可以使所述振荡模块60包括的晶体管的尺寸与所述电压产生模块10包括的晶体管的尺寸成比例。
在上述实施例的基础上,在本申请的一个实施例中,为了避免基准电流和第一电压中携带的噪声对于放大模块30的影响,可选的,仍然参考图2,所述振荡电路还包括:滤波模块20;
所述滤波模块20接于所述第一输出端与所述第一输入端之间,用于滤除噪声。
下面对本申请实施例提供的振荡电路的各个模块的可行电路结构进行说明,参考图3,所述电压产生模块10包括:第一P型晶体管MP1、第一N型晶体管MN1和第一电阻R1;其中,
所述第一P型晶体管MP1的控制端与所述第一N型晶体管MN1的控制端以及第一电阻R1的一端均电连接,所述第一P型晶体管MP1的第一端作为所述第一输出端,且用于接收所述基准电流,所述第一P型晶体管MP1的第二端与所述第一电阻R1的另一端以及所述第一N型晶体管MN1的第二端均电连接;
所述第一N型晶体管MN1的第一端接地,所述第一N型晶体管MN1的控制端还作为所述第二输出端。
所述滤波模块20包括:第二电阻R2和第二N型晶体管MN2;其中,
所述第二电阻R2的一端与所述第一输出端连接,另一端与所述第二N型晶体管MN2以及所述第一输入端均电连接;
所述第二N型晶体管MN2的第一端和第二端均接地。
所述限流模块40包括:第一电流镜单元41和第二电流镜单元42;其中,
所述第一电流镜单元41与所述第一N型晶体管MN1构成第一电流镜,用于产生与所述第一电流互为镜像的中间电流;
所述第二电流镜单元42用于产生与所述中间电流互为镜像的所述第二电流。
所述第一电流镜单元41包括第三N型晶体管MN3,所述第二电流镜单元42包括第二P型晶体管MP2和第五P型晶体管MP5;其中,
所述第三N型晶体管MN3的控制端作为所述第三输入端,与所述第一N型晶体管MN1的控制端电连接,所述第三N型晶体管MN3的第一端接地,所述第三N型晶体管MN3的第二端与所述第二P型晶体管MP2的第二端、第二P型晶体管MP2的控制端以及第五P型晶体管MP5的控制端均电连接;
所述第二P型晶体管MP2的第一端与所述第五P型晶体管MP5的第一端电连接,作为所述第四输入端,用于接收所述工作电压;
所述第五晶体管的第二端与所述箝位模块50的第二端电连接。
其中,所述第五P型晶体管MP5可称为所述限流模块40的输出晶体管。
所述放大模块30包括:第三P型晶体管MP3、第四P型晶体管MP4、第四N型晶体管MN4、第五N型晶体管MN5和第六N型晶体管MN6;其中,
所述第三P型晶体管MP3的第一端与所述第四P型晶体管MP4的第一端连接,用于接收所述工作电压;
所述第三P型晶体管MP3的控制端与所述第三P型晶体管MP3的第二端、所述第四P型晶体管MP4的控制端以及第四N型晶体管MN4的第二端均电连接;
所述第四P型晶体管MP4的第二端与所述第六N型晶体管MN6的第二端以及所述嵌位模块的控制端均电连接;
所述第四N型晶体管MN4的控制端作为所述第一输入端,用于接收所述第一电压;所述第四N型晶体管MN4的第一端与所述第六N型晶体管MN6的第一端以及所述第五N型晶体管MN5的第二端均电连接;
所述第五N型晶体管MN5的控制端与所述第一N型晶体管MN1的控制端电连接,所述第五N型晶体管MN5的第一端接地。
在图3所示的电路结构中,所述放大模块30采用大增益放大器,并且带宽大于振荡电路频率32k,箝位住D点电压,保证D点的稳定性,此时将振荡信号的振荡幅度上限稳定在D点电压,采用该方法替换传统电路中起相同作用的大电容,有利于减小电路所占的晶圆面积。
并且,放大模块30的尾电流通过第二电流镜单元产生,与限流作用的第一电流镜单元复用同一支路电流,减少了电路支路,大大降低了电路所占的晶圆面积。
所述振荡模块60包括:第一电容C1、第二电容C2、第三电阻R3、第六P型晶体管MP6和第八N型晶体管MN8;其中,
所述第六P型晶体管MP6的第一端与所述箝位模块50的第二端电连接,所述第六P型晶体管MP6的第二端与所述第三电阻R3的第一端、第八N型晶体管MN8的第二端、外部晶体J1的第一端以及第一电容C1的第一端均电连接,作为所述振荡模块60的输出端;
所述外部晶体J1的第二端与所述第六P型晶体管MP6的控制端、第三电阻R3的第二端、第八N型晶体管MN8的控制端以及第二电容C2的第一端均电连接;
所述第二电容C2的第二端与所述第八N型晶体管MN8的第一端以及第一电容C1的第二端均电连接。
所述箝位模块50包括第七N型晶体管MN7;
所述第七N型晶体管MN7的控制端、第一端和第二端分别作为所述箝位模块50的控制端、第一端和第二端。
图3中,Iref表示所述基准电流,GND表示接地,VDD表示所述工作电压,Vout表示振荡模块60的输出端,用于输出最终的振荡信号。
上文所述的晶体管的控制端可以是指晶体管的栅极,第一端和第二端可以分别指晶体管的源极和漏极。例如,对于第一N型晶体管MN1而言,第一N型晶体管MN1的控制端可以是指第一N型晶体管MN1的栅极,所述第一N型晶体管MN1的第一端可以是指第一N型晶体管MN1的源极,所述第一N型晶体管MN1的第二端可以是指第一N型晶体管MN1的漏极。对于第一P型晶体管MP1而言,第一P型晶体管MP1的控制端可以是指第一P型晶体管MP1的栅极,所述第一P型晶体管MP1的第一端可以是指第一P型晶体管MP1的源极,所述第一P型晶体管MP1的第二端可以是指第一P型晶体管MP1的漏极。
限流模块中第三N型晶体管MN3镜像第一N型晶体管MN1的电流,第三N型晶体管MN3与第二P型晶体管MP2串联,第二P型晶体管MP2与第三N型晶体管MN3电流一致,第五P型晶体管最终等效镜像基准电流,第五P型晶体管MP5的电流与基准电流成一个比例N1。
振荡模块由于放大模块和箝位模块的作用,振荡模块的电压和电压产生模块的第一输入端的电压近似相等,且振荡模块的晶体管尺寸与电压产生模块的晶体管尺寸成比例,振荡模块的电流与电压产生模块的电流成比例N2,在本申请的一个可选实施例中,N1大于N2,即所述限流模块通过与电压产生模块的晶体管构成的电流镜为大比例电流镜。
下面对图3所示的振荡电路的具体工作过程进行描述,当工作电压上电后,基准电流从外部流入E点,经过二极管连接形式的第一P型晶体管MP1和第一N型晶体管MN1到地,第一电压的值为所述第一P型晶体管MP1和第一N型晶体管MN1的栅源电压之和,所述第二电压的值为所述第一N型晶体管MN1的栅源电压。
第五N型晶体管MN5与第一N型晶体管MN1和第三N型晶体管MN3为电流镜形式连接,第五N型晶体管MN5镜像第一N型晶体管MN1的电流。第五N行晶体管提供向下电流,第四N型晶体管MN4和第六N型晶体管MN6作为输入对管,第三P型晶体管MP3和第四P型晶体管MP4作为电流镜负载,构成五管放大器结构,该放大器与第七N型晶体管MN7构成输出为NMOS的LDO结构,输出D点电压等于第一电压,D点输出阻抗在放大器带宽内很小,可以为D点提供类似交流虚地的作用。第六P型晶体管MP6、第八N型晶体管MN8与第一P型晶体管MP1、第一N型晶体管MN1成比例,且D点与E电电压相同,保证流经第六P型晶体管MP6和第八N型晶体管MN8的电流与流经第一P型晶体管MP1和第一N型晶体管MN1的电流成比例。
第六P型晶体管MP6、第八N型晶体管MN8、第三电阻R3、第一电容C1和第二电容C2构成振荡模块60,由于D点的虚地作用,无需图1中所示的大电容,有利于节省晶圆面积,缩小晶圆尺寸。
振荡模块60的振荡信号的幅度上限由D点决定,由于第五N型晶体管MN5、第四N型晶体管MN4、第六N型晶体管MN6、第三P型晶体管MP3、第四P型晶体管MP4和第七N型晶体管MN7构成的LDO结构箝位D点电压,在第一电容C1和第二电容C2增加的情况下,D点的电压也不变,振荡信号的幅度上限不会发生变化,保证了振荡电路的性能。
第三N型晶体管MN3镜像第一N型晶体管MN1的电流,第五P型晶体管MP5和第二P型晶体管MP2的尺寸成比例,在流经第五P型晶体管MP5的电流较小的情况下,第五P型晶体管MP5工作在线性区,起到类似电阻的作用,在流经第五P型晶体管MP5的电流较大的情况下,第五P型晶体管MP5工作在饱和区,与第二P型晶体管MP2构成电流镜,起到限流的作用。
此外,所述第七N型晶体管MN7为耗尽型晶体管,阈值电压为零或为负值,这使第七N型晶体管MN7的C点电压小于或等于D点电压时也可开启,大大降低了电路可工作的最低工作电压,使可工作的工作电压范围扩大到1.5V~3.6V。
综上所述,本申请实施例提供的振荡电路相较于现有技术中的振荡电路具有以下优异性能:
1、增加低压差线性稳压器,该低压差线性稳压器由放大模块30和耗尽型晶体管共同组成,采用该低压差线性稳压器替代传统振荡电路的大电容,可将振荡电路做到足够小,以节省晶圆面积。
2、放大模块30的尾电流源偏置由第二电流镜的栅极提供,减少电路支路,大大降低芯片面积。
3、增加限流模块40,由第一电流镜单元、第二电流镜单元组成,对振荡电路起到限流作用,设置功耗上限,不仅仅可以降低功耗,并且增加对晶体选择的灵活度,大大降低成本。
4、采用耗尽型晶体管作为所述箝位模块50,大大降低了电路可工作的最低电源电压,使电源电压范围扩大到1.5V—3.6V。
5、添加滤波模块20,起到滤除高频噪声作用。
本说明书中各实施例中记载的特征可以相互替换或者组合,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种振荡电路,其特征在于,包括:电压产生模块、放大模块、限流模块、振荡模块和箝位模块;其中,
所述电压产生模块包括第一输出端和第二输出端,所述电压产生模块用于接收基准电流,产生第一电压和第二电压,所述第一电压通过所述第一输出端输出,所述第二电压通过所述第二输出端输出;
所述放大模块包括第一输入端、第二输入端、偏置输入端和第三输出端,所述第一输入端与所述第一输出端电连接,所述偏置输入端与所述第二输出端电连接,所述第三输出端与所述箝位模块的控制端电连接;所述放大模块与所述箝位模块构成低压差线性稳压器,以将所述箝位模块的第二端的电位限制在预设电压;所述箝位模块的第二端与第二输入端和所述振荡模块的输入端电连接,所述箝位模块包括耗尽型晶体管;
所述限流模块包括第三输入端、第四输入端和第四输出端,所述第三输入端与所述第二输出端电连接,所述第四输入端用于接收工作电压,所述第四输出端与所述箝位模块的第一端电连接;
所述限流模块通过与电压产生模块的晶体管构成大比例电流镜,来设定振荡模块工作电流的上限,当所述振荡模块的工作电流未超过设定的工作电流的上限时,所述限流模块的输出晶体管工作在线性区;当所述振荡模块的工作电流超过设定的工作电流上限时,所述限流模块的输出晶体管工作在饱和区,使所述振荡模块的工作电流小于或等于设定的工作电流的上限;
所述振荡模块由于放大模块和箝位模块的作用,振荡模块的电压和电压产生模块的第一输入端的电压近似相等,且振荡模块的晶体管尺寸与电压产生模块的晶体管尺寸成比例,振荡模块的电流与电压产生模块的电流成比例,配合振荡电路的外部晶体产生振荡信号。
2.根据权利要求1所述的振荡电路,其特征在于,所述振荡模块包括的晶体管的尺寸与所述电压产生模块包括的晶体管的尺寸成比例,以使所述振荡模块产生的电流与所述电压产生模块产生的电流成比例。
3.根据权利要求1所述的振荡电路,其特征在于,还包括:滤波模块;
所述滤波模块接于所述第一输出端与所述第一输入端之间,用于滤除噪声。
4.根据权利要求3所述的振荡电路,其特征在于,所述电压产生模块包括:第一P型晶体管、第一N型晶体管和第一电阻;其中,
所述第一P型晶体管的控制端与所述第一N型晶体管的控制端以及第一电阻的一端均电连接,所述第一P型晶体管的第一端作为所述第一输出端,且用于接收所述基准电流,所述第一P型晶体管的第二端与所述第一电阻的另一端以及所述第一N型晶体管的第二端均电连接;
所述第一N型晶体管的第一端接地,所述第一N型晶体管的控制端还作为所述第二输出端。
5.根据权利要求3所述的振荡电路,其特征在于,所述滤波模块包括:第二电阻和第二N型晶体管;其中,
所述第二电阻的一端与所述第一输出端连接,另一端与所述第二N型晶体管以及所述第一输入端均电连接;
所述第二N型晶体管的第一端和第二端均接地。
6.根据权利要求3所述的振荡电路,其特征在于,所述限流模块包括:第一电流镜单元和第二电流镜单元;其中,
所述第一电流镜单元与所述第一N型晶体管构成第一电流镜,用于产生与所述第一电流互为镜像的中间电流;
所述第二电流镜单元用于产生与所述中间电流互为镜像的所述第二电流。
7.根据权利要求6所述的振荡电路,其特征在于,所述第一电流镜单元包括第三N型晶体管,所述第二电流镜单元包括第二P型晶体管和第五P型晶体管;其中,
所述第三N型晶体管的控制端作为所述第三输入端,与所述第一N型晶体管的控制端电连接,所述第三N型晶体管的第一端接地,所述第三N型晶体管的第二端与所述第二P型晶体管的第二端、第二P型晶体管的控制端以及第五P型晶体管的控制端均电连接;
所述第二P型晶体管的第一端与所述第五P型晶体管的第一端电连接,作为所述第四输入端,用于接收所述工作电压;
所述第五晶体管的第二端与所述箝位模块的第二端电连接。
8.根据权利要求3所述的振荡电路,其特征在于,所述放大模块包括:第三P型晶体管、第四P型晶体管、第四N型晶体管、第五N型晶体管和第六N型晶体管;其中,
所述第三P型晶体管的第一端与所述第四P型晶体管的第一端连接,用于接收所述工作电压;
所述第三P型晶体管的控制端与所述第三P型晶体管的第二端、所述第四P型晶体管的控制端以及第四N型晶体管的第二端均电连接;
所述第四P型晶体管的第二端与所述第六N型晶体管的第二端以及所述嵌位模块的控制端均电连接;
所述第四N型晶体管的控制端作为所述第一输入端,用于接收所述第一电压;所述第四N型晶体管的第一端与所述第六N型晶体管的第一端以及所述第五N型晶体管的第二端均电连接;
所述第五N型晶体管的控制端与所述第一N型晶体管的控制端电连接,所述第五N型晶体管的第一端接地。
9.根据权利要求3所述的振荡电路,其特征在于,所述振荡模块包括:第一电容、第二电容、第三电阻、第六P型晶体管和第八N型晶体管;其中,
所述第六P型晶体管的第一端与所述箝位模块的第二端电连接,所述第六P型晶体管的第二端与所述第三电阻的第一端、第八N型晶体管的第二端、外部晶体的第一端以及第一电容的第一端均电连接,作为所述振荡模块的输出端;
所述外部晶体的第二端与所述第六P型晶体管的控制端、第三电阻的第二端、第八N型晶体管的控制端以及第二电容的第一端均电连接;
所述第二电容的第二端与所述第八N型晶体管的第一端以及第一电容的第二端均电连接。
10.根据权利要求1所述的振荡电路,其特征在于,所述箝位模块包括第七N型晶体管;
所述第七N型晶体管的控制端、第一端和第二端分别作为所述箝位模块的控制端、第一端和第二端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010534517.4A CN111629463B (zh) | 2020-06-12 | 2020-06-12 | 一种振荡电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010534517.4A CN111629463B (zh) | 2020-06-12 | 2020-06-12 | 一种振荡电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111629463A true CN111629463A (zh) | 2020-09-04 |
CN111629463B CN111629463B (zh) | 2022-06-17 |
Family
ID=72261218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010534517.4A Active CN111629463B (zh) | 2020-06-12 | 2020-06-12 | 一种振荡电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111629463B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113437950A (zh) * | 2021-07-29 | 2021-09-24 | 广东华芯微特集成电路有限公司 | 一种低功耗架构 |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6046650A (en) * | 1997-04-16 | 2000-04-04 | Motorola, Inc. | Oscillator circuit having optimized frequency modulation circuit |
CN1534863A (zh) * | 2003-01-15 | 2004-10-06 | 松下电器产业株式会社 | 振荡电路 |
US20050248385A1 (en) * | 2004-05-06 | 2005-11-10 | Hynix Semiconductor, Inc. | Voltage supplier of semiconductor memory device |
JP2006217544A (ja) * | 2005-02-07 | 2006-08-17 | Sanyo Electric Co Ltd | 発振器 |
CN101286739A (zh) * | 2007-04-11 | 2008-10-15 | 联发科技股份有限公司 | 控制混频控制振荡器的电路与方法及其频率数据回复电路 |
CN101295982A (zh) * | 2007-04-26 | 2008-10-29 | 联发科技股份有限公司 | 频率合成器 |
CN101398695A (zh) * | 2007-09-26 | 2009-04-01 | 株式会社瑞萨科技 | 半导体集成电路器件 |
CN102420520A (zh) * | 2011-12-02 | 2012-04-18 | 电子科技大学 | 一种限流保护电路以及集成该电路的dc-dc转换器 |
CN103001490A (zh) * | 2012-12-20 | 2013-03-27 | 西安电子科技大学 | 含有过载保护功能的dc-dc变换控制器 |
CN103728549A (zh) * | 2012-10-15 | 2014-04-16 | 上海海尔集成电路有限公司 | 晶体振荡电路的测试方法及测试装置 |
CN104868880A (zh) * | 2015-06-09 | 2015-08-26 | 圣邦微电子(北京)股份有限公司 | 时钟信号发生电路 |
CN104898761A (zh) * | 2015-06-25 | 2015-09-09 | 北京工业大学 | 晶体管合成电感 |
CN105227180A (zh) * | 2015-05-06 | 2016-01-06 | 上海晟矽微电子股份有限公司 | 一种环形振荡器电路 |
US20160218683A1 (en) * | 2013-09-12 | 2016-07-28 | Dockon Ag | Logarithmic detector amplifier system in open-loop configuration for use as high sensitivity selective receiver without frequency conversion |
CN107276587A (zh) * | 2017-08-16 | 2017-10-20 | 电子科技大学 | 一种具有外部同步功能的振荡器电路 |
US20180183413A1 (en) * | 2016-12-23 | 2018-06-28 | Ati Technologies Ulc | Adaptive oscillator for clock generation |
CN110350887A (zh) * | 2018-04-08 | 2019-10-18 | 中芯国际集成电路制造(上海)有限公司 | 电阻电容振荡器电路及时钟信号的产生方法 |
-
2020
- 2020-06-12 CN CN202010534517.4A patent/CN111629463B/zh active Active
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6046650A (en) * | 1997-04-16 | 2000-04-04 | Motorola, Inc. | Oscillator circuit having optimized frequency modulation circuit |
CN1534863A (zh) * | 2003-01-15 | 2004-10-06 | 松下电器产业株式会社 | 振荡电路 |
US20050248385A1 (en) * | 2004-05-06 | 2005-11-10 | Hynix Semiconductor, Inc. | Voltage supplier of semiconductor memory device |
JP2006217544A (ja) * | 2005-02-07 | 2006-08-17 | Sanyo Electric Co Ltd | 発振器 |
CN101286739A (zh) * | 2007-04-11 | 2008-10-15 | 联发科技股份有限公司 | 控制混频控制振荡器的电路与方法及其频率数据回复电路 |
CN101295982A (zh) * | 2007-04-26 | 2008-10-29 | 联发科技股份有限公司 | 频率合成器 |
CN101398695A (zh) * | 2007-09-26 | 2009-04-01 | 株式会社瑞萨科技 | 半导体集成电路器件 |
CN102420520A (zh) * | 2011-12-02 | 2012-04-18 | 电子科技大学 | 一种限流保护电路以及集成该电路的dc-dc转换器 |
CN103728549A (zh) * | 2012-10-15 | 2014-04-16 | 上海海尔集成电路有限公司 | 晶体振荡电路的测试方法及测试装置 |
CN103001490A (zh) * | 2012-12-20 | 2013-03-27 | 西安电子科技大学 | 含有过载保护功能的dc-dc变换控制器 |
US20160218683A1 (en) * | 2013-09-12 | 2016-07-28 | Dockon Ag | Logarithmic detector amplifier system in open-loop configuration for use as high sensitivity selective receiver without frequency conversion |
CN105227180A (zh) * | 2015-05-06 | 2016-01-06 | 上海晟矽微电子股份有限公司 | 一种环形振荡器电路 |
CN104868880A (zh) * | 2015-06-09 | 2015-08-26 | 圣邦微电子(北京)股份有限公司 | 时钟信号发生电路 |
CN104898761A (zh) * | 2015-06-25 | 2015-09-09 | 北京工业大学 | 晶体管合成电感 |
US20180183413A1 (en) * | 2016-12-23 | 2018-06-28 | Ati Technologies Ulc | Adaptive oscillator for clock generation |
CN107276587A (zh) * | 2017-08-16 | 2017-10-20 | 电子科技大学 | 一种具有外部同步功能的振荡器电路 |
CN110350887A (zh) * | 2018-04-08 | 2019-10-18 | 中芯国际集成电路制造(上海)有限公司 | 电阻电容振荡器电路及时钟信号的产生方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113437950A (zh) * | 2021-07-29 | 2021-09-24 | 广东华芯微特集成电路有限公司 | 一种低功耗架构 |
CN113437950B (zh) * | 2021-07-29 | 2023-12-01 | 广东华芯微特集成电路有限公司 | 一种低功耗架构 |
Also Published As
Publication number | Publication date |
---|---|
CN111629463B (zh) | 2022-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108803761B (zh) | 一种含有高阶温度补偿的ldo电路 | |
CN108776506B (zh) | 一种高稳定性的低压差线性稳压器 | |
CN102880219B (zh) | 一种具有动态补偿特性的线性稳压器 | |
CN111176358B (zh) | 一种低功耗低压差线性稳压器 | |
CN111290467B (zh) | 工艺补偿的增益提升电压调节器 | |
CN113311898B (zh) | 一种具有电源抑制的ldo电路、芯片及通信终端 | |
KR100210174B1 (ko) | 부동 동작점을 갖는 cmos 상호 컨덕턴스 증폭기 | |
CN113760029A (zh) | 一种基于全mos基准源的新型低压差线性稳压器 | |
CN210431389U (zh) | 振荡电路和集成电路 | |
CN111629463B (zh) | 一种振荡电路 | |
CN113741610B (zh) | 一种基准电压电路及芯片 | |
CN110460308B (zh) | 一种宽范围的环形压控振荡器电路 | |
CN110879629A (zh) | 一种低压差线性稳压电路 | |
CN217484784U (zh) | 低功耗高瞬态响应无片外电容低压差线性稳压器 | |
CN114337548A (zh) | 晶体振荡电路、集成电路及电子设备 | |
US7928810B2 (en) | Oscillator arrangement and method for operating an oscillating crystal | |
CN112859984B (zh) | 一种高电源抑制比快速瞬态的线性稳压器电路 | |
EP4194991A1 (en) | Transient boost circuit for ldo, chip system and device | |
CN114356016A (zh) | 低功耗cmos超宽温度范围瞬态增强型ldo电路 | |
CN109240405B (zh) | 一种自适应ldo电路 | |
JP2005501457A (ja) | 高速電圧制御発振器 | |
CN205405319U (zh) | 一种改进型片上线性稳压器 | |
CN112003611A (zh) | 一种环形振荡器及电路实现方法 | |
CN115079765B (zh) | 线性稳压器及包括其的集成电路器件 | |
CN115202427B (zh) | 一种稳压电路及电源管理芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |