CN101286739A - 控制混频控制振荡器的电路与方法及其频率数据回复电路 - Google Patents

控制混频控制振荡器的电路与方法及其频率数据回复电路 Download PDF

Info

Publication number
CN101286739A
CN101286739A CNA2008100924358A CN200810092435A CN101286739A CN 101286739 A CN101286739 A CN 101286739A CN A2008100924358 A CNA2008100924358 A CN A2008100924358A CN 200810092435 A CN200810092435 A CN 200810092435A CN 101286739 A CN101286739 A CN 101286739A
Authority
CN
China
Prior art keywords
circuit
signal
mixing control
control generator
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100924358A
Other languages
English (en)
Other versions
CN101286739B (zh
Inventor
汪炳颖
赵冠华
蔡政宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101286739A publication Critical patent/CN101286739A/zh
Application granted granted Critical
Publication of CN101286739B publication Critical patent/CN101286739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L9/00—Automatic control not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00032—Dc control of switching transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H03K2005/00071—Variable delay controlled by a digital setting by adding capacitance as a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种控制混频控制振荡器的电路与方法及其频率数据回复电路，该控制混频控制振荡器的电路包括一电荷泵以及一数字回路滤波器，该电荷泵耦接至该混频控制振荡器，该电荷泵接收一上/下信号并送出一电流信号至该混频控制振荡器，该数字回路滤波器接收该上/下信号并产生一数字码信号给该混频控制振荡器，该混频控制振荡器的输出频率被该电流信号与该数字码信号控制。

Description

控制混频控制振荡器的电路与方法及其频率数据回复电路
技术领域
本发明是有关于频率数据回复电路(CDR circuit)，特别是有关于以混频控制振荡器为基础的频率数据回复电路。
背景技术
频率数据回复电路在高速串化器/解串化器设计中扮演了很重要的角色，基于对较低芯片成本与较高集成度设计的迫切需求，低芯片面积与功耗的需求造成了较先进制造工艺被采用，然而，对于一传统的模拟频率数据回复电路，由于其内的核心元件因栅极氧化层漏电而无法使用于回路滤波器中(因为当无输入数据时，漏电使得回路滤波器的控制电压不稳定)，因此面积与功率并不会随着制造工艺微缩化而减少，此外，一般而言，设计低电压模拟电路会消耗较多的面积与电流。
近来，为了解决上述的问题，有许多全数字频率数据回复电路解决方案被发表，全数字频率数据回复电路解决方案的缺点在于(1)因对于多相位产生器(其为模拟电路，通常为锁相回路(PLL)或延迟锁定回路)的需求而使得无法随着制造工艺微缩化、(2)相位量化误差(phase quantization error)、(3)因对于相位内差器(interpolator)的需求(以产生较小的相位分辨率)而造成较大的面积与功耗以及(4)回路潜伏时间(loop latency)。
发明内容
依据本发明一实施例的一种控制一混频控制振荡器的电路包括一电荷泵以及一数字回路滤波器，该电荷泵耦接至该混频控制振荡器，该电荷泵接收一上/下信号并送出一电流信号至该混频控制振荡器，该数字回路滤波器接收该上/下信号并产生一数字码信号给该混频控制振荡器，该混频控制振荡器的输出频率被该电流信号与该数字码信号控制。
依据本发明一实施例的一种控制一混频控制振荡器的方法包括提供一上/下信号，依据该上/下信号通过一电荷泵产生一电流信号，依据该上/下信号通过一数字回路滤波器产生一数字码信号，以及依据该电流信号与该数字码信号控制该混频控制振荡器的输出频率。
依据本发明另一实施例的一种频率数据回复电路包括一相位检测器、一数字回路滤波器、一混频控制振荡器、一电荷泵以及一粗略调整控制单元，该相位检测器接收一上/下信号，该数字回路滤波器接收该上/下信号并产生一数字码信号，该混频控制振荡器接收该数字句柄，该电荷泵耦接至该混频控制振荡器，该电荷泵依据该上/下信号送出一电流信号至该混频控制振荡器，该粗略调整控制单元耦接至该混频控制振荡器，该粗略调整控制单元对该混频控制振荡器的输出频率粗略地进行调整，该混频控制振荡器的输出频率受该电流信号、该粗略调整控制单元以及该数字句柄的控制。
附图说明
图1A为显示本发明一实施例的混频控制振荡器以及控制该混频控制振荡器的电路的方块图。
图1B为图1A所示的混频控制振荡器110的一实施电路。
图2为显示本发明一实施例的一种频率数据回复电路的方块图。
图3为图2所示的数字回路滤波器的实施方块图。
图4显示一控制一压控振荡器(VCO)的电路。
图5显示该电路400的另一实施例。
图6显示依据本发明一实施例的用于控制一数字控制振荡器的电路。
图7显示依据本发明一实施例的用于控制一混频控制振荡器的电路。
图8显示依据本发明一实施例的用于控制一混频控制振荡器的电路。
图9显示依据本发明一实施例的提供数字句柄以控制一振荡器的电路。
图10显示依据本发明一实施例的提供数字句柄以控制一振荡器的电路。
图11显示图10所示的电路的一实施例。
图12为显示本发明一实施例的简化模拟回路滤波器。
图13显示依据本发明一实施例的混频控制振荡器以及控制该混频控制振荡器的电路的另一范例。
图14为实现混频控制振荡器1306内的粗略调整功能的实施例。
附图标号：
100～电路；
110～混频控制振荡器；
120～电荷泵；
130～粗略调整控制单元；
CS、CS’、I1、I2、I4、I8～电流源；
S、S’、S0、S1、S2、S3～开关；
VDD～电源供应节点；
GND接地；
PU+、PU-～上拉元件；
PD+、PD-～下拉元件；
C+、C-～电容
DCC[7:0]～数位句柄；
T1、T2～金氧半晶体管；
200～电路；
210～相位检测器；
220～数字回路滤波器；
230～数字控制振荡器；
240～电荷泵；
250～粗略调整控制单元；
260～解串化器；
270～频率检测器
400～电路；
402、502～电荷泵；
404、504～模拟回路滤波器；
406、506、606～压控振荡器；
R1～电阻；
C1、C2～电容；
600～电路；
604、704、802～数字回路滤波器；
706、806～混频控制振荡器；
708、808～电荷泵；
710～简化模拟回路滤波器；
900～电路；
902～噪声整型量化器；
904、1004、1104～解码器；
906、1006、1106～振荡器；
1000、1100～电路；
1002、1102～Δ-∑调变器；
1003、1103～加法器；
1200～简化模拟回路滤波器；
1204～电阻；
1206～操作放大器；
具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：
图4显示一控制一压控振荡器(VCO)的电路，请参照图4，该电路400包括一电荷泵402以及一模拟回路滤波器404，该电荷泵402依据一上/下信号对该模拟回路滤波器404抽取或提供电流I，该模拟回路滤波器404将该电流I转换成一电压V以控制该压控振荡器406，该压控振荡器406输出的振荡信号的频率为该电压V所决定，图5显示该电路400的另一实施例，该电荷泵502与该压控振荡器506与图4所示的该电荷泵402与该压控振荡器406相同，该模拟回路滤波器504可以一电阻R1、一第一电容C1以及一第二电容C2来实现，该电阻R1提供一比例增益(proportional gain)给该压控振荡器506，然而，电容(如C1)会在集成电路内占据大幅面积，因此，可提供数字控制振荡器以避免使用电容。
图6显示依据本发明一实施例的用于控制一数字控制振荡器的电路，该用于数字控制振荡器606的控制电路600是以数字回路滤波器604实现，该数字回路滤波器604对该上/下信号进行处理并产生一数字码D，数字控制振荡器606所输出的振荡器号的频率由该数字码D所决定，该数字码D包含比例(proportional)与积分(integral)信息，于此实施例中，大部分的电路是建构于数字领域内，而数字的操作运算可以是同步(synchronous)的或是非同步的，假若操作运算为同步，则必然在该上/下信号到该数字码D之间存在数个频率周期的延迟时间，因此，数字控制振荡器606无法非常迅速地对该上/下信号作出反应，而在某些应用中会产生问题，因此本发明揭示一双重控制振荡器(dualcontrolled oscillator)以解决上述的问题。
图7显示依据本发明一实施例的用于控制一混频控制振荡器的电路，用于控制一混频控制振荡器706的电路700包括一电荷泵708、一简化模拟回路滤波器710以及一数字回路滤波器704，从该电荷泵708经该简化模拟回路滤波器710至该混频控制振荡器706的路径为一模拟比例增益(analogproportional gain)路径，其提供一模拟信号以控制该混频控制振荡器706，从数字回路滤波器704至该混频控制振荡器706的路径为一数字积分增益(digitalintegral gain)路径，其提供一数字信号以控制该混频控制振荡器706，该电荷泵708与该简化模拟回路滤波器710被用来缩短从该上/下信号到该混频控制振荡器706的输出的反应时间，一模拟积分增益路径会因为电容而占据大幅面积，因此在本实施例中，该积分增益路径是以数字电路来实现，而简化模拟回路滤波器710则为模拟回率滤波器的简化版，而且可用一电阻或一电容来实现。
图12为显示本发明一实施例的简化模拟回路滤波器，该简化模拟回路滤波器1200包括一电阻1204以及一操作放大器1206，该操作放大器1206通过其输出端耦接至该电阻1204，该操作放大器1206的反相输入端耦接至该输出端，该操作放大器1206的非反相输入端耦接至一偏压电压V，节点N1与N2分别耦接至电荷泵与混频控制振荡器。
图8显示依据本发明一实施例的用于控制一混频控制振荡器的电路，用于控制一混频控制振荡器806的电路800包括一电荷泵808以及一数字回路滤波器804，于此实施例中，该混频控制振荡器806是以一为电流控制也为数字控制的振荡器所实现，因此该电荷泵808可以直接对该混频控制振荡器806抽取或提供电流，而不需要一简化模拟回路滤波器(如710)。
图9显示依据本发明一实施例的提供数字句柄以控制一振荡器的电路，该电路900包括一噪声整型(noise-shaping)量化器902以及一解码器904，当需要对振荡器进行高分辨率的控制时，该输入可包括数个位，电路900的输入为上/下计数器(up-down counter；如图11所示)的结果，该上/下计数器根据一上/下信号对上或下进行计数，该输入可以分为粗略位信号CB以及细微位信号FB，举例而言，对于一输入[n:0]，粗略位信号CB可为[n:m]，而细微位信号FB可为[m-1:0]，粗略位信号CB可作为直接控制该振荡器906的粗略控制信号，细微位信号FB则被输入至噪声整型量化器902，在进行噪声整型操作后，噪声整型量化器902输出一前细微控制(pre-fine control)信号至该解码器904，该解码器904进一步对前细微控制信号进行解码并输出一细微控制信号至该振荡器906，由于振荡器906分别受到粗略控制信号与细微控制信号的控制，所以可能会产生非单调的(non-monotonic)问题。
图10显示依据本发明一实施例的提供数字句柄以控制一振荡器的电路，提供数字句柄以控制一振荡器的该电路1000包括一Δ-∑调变器1002、一加法器1003以及一解码器1004，该输入可以分为粗略位信号CB以及细微位信号FB，举例而言，对于一输入[n:0]，粗略位信号CB可为[n:m]，而细微位信号FB可为[m-1:0]，细微位信号FB被输入至噪声整型量化器(如该Δ-∑调变器1002)，该Δ-∑调变器1002的输出信号FB_out被加入粗略位信号CB以产生一FREQ_code信号，该解码器1004接收FREQ_code信号以产生一振荡器句柄信号OSC_code signal，该振荡器句柄信号是用来控制该振荡器1006。
由于输出信号FB_out是在输入该振荡器1006之前被加入粗略位信号CB，因此只有一控制信号(振荡器句柄信号)可以直接控制该振荡器1006，振荡器句柄信号包括了粗调与细调的信息，由于只有一控制信号，该振荡器1006便可避免非单调的问题。
图11显示图10所示的电路的一实施例，提供数字句柄以控制一振荡器1106的该电路1000包括一Δ-∑调变器1102、一加法器1103以及一解码器1104，Δ-∑调变器1102是以一一阶Δ-∑调变器(first-order Δ-∑modulator)实现，振荡器句柄信号包括了粗调与细调的信息。
图1A为显示本发明一实施例的混频控制振荡器以及控制该混频控制振荡器的电路的方块图，控制该混频控制振荡器110的该电路102包括一电荷泵120、一粗略调整控制单元130以及一数字回路滤波器220(示于图2中)，该混频控制振荡器110接收来自该数字回路滤波器220的该数字句柄DCC[31:0]，该电荷泵120耦接至该混频控制振荡器110，该电荷泵120对该混频控制振荡器110抽取或提供电流，更明确地说，该电荷泵120包括一第一电流源CS、一耦接于一供应电压与该混频控制振荡器110之间的一第一开关S、一第二电流源CS’、一耦接于一接地与该混频控制振荡器110之间的一第一开关S’，该粗略调整控制单元130为一电流数字模拟转换器(current DAC)且该粗略调整控制信号为粗略调整电流Icoarse(如图1A所示)，该电流数字模拟转换器包括耦接于该电源供应电压与该混频控制振荡器110之间的四个电流源I1、I2、I4及I8以及各耦接于一对应的电流源与该混频控制振荡器110之间的四个开关S0、S1、S2及S3，电流源I1、I2、I4及I8之间的电流之间有2次方的幂次关系，且开关S0、S1、S2及S3受一二元信号所控制，混频控制振荡器110的输出信号是依据该粗略调整信号与该数字句柄DCC[31:0]所控制。
图1B为图1A所示的混频控制振荡器110的一实施电路，于此实施例中，该混频控制振荡器110包括一对反相器，其各包括串联于一电源供应节点VDD与接地GND之间的一上拉元件PU+/PU-与一下拉元件PD+/PD-、源极耦接至所述的下拉元件PD+/PD-且栅极交互耦接至漏极的一对金氧半晶体管T1/T2以与门极接收该数位句柄DCC[7:0]且源/漏极分别耦接至金氧半晶体管T1/T2的漏极的一对金氧半电容C+/C-。
图13显示依据本发明一实施例的混频控制振荡器以及控制该混频控制振荡器的电路的另一范例，请参照图13，该电流源1304有一固定电流值，相较于如图1A所示的实施例，图1A的粗略调整控制单元130可在图13中省略，该粗略调整功能可被整合至混频控制振荡器1306内，该混频控制振荡器1306接收一细微数字码FD与一粗略数字码CD，细微数字码FD用于微调该混频控制振荡器1306的输出频率，粗略数字码CD用于粗调该混频控制振荡器1306的输出频率，该混频控制振荡器1306同时受到一模拟信号(电荷泵1302的电流信号)与一数字信号(细微数字码FD与粗略数字码CD)。
图14为实现混频控制振荡器1306内的粗略调整功能的实施例，细微数字码FD用于控制如图1B所示的电路内的电容，粗略数字码CD用于控制如图14所示的电路内的电容，其中图14所示的每一电容的电容值皆远大于图1B所示的电容，通过对较大的电容进行开关，便可对混频控制振荡器1306的输出频率进行粗调，如有M组电容，便可有M阶的频率粗调，图14所示的电容组便可视为一粗略调整控制单元，也可当作是在混频控制振荡器的内或外。
图2为显示本发明一实施例的一种频率数据回复电路的方块图，该频率数据回复电路包括一相位检测器210、一数字回路滤波器220、一混频控制振荡器230、一电荷泵240以及一粗略调整控制单元250，该相位检测器210接收一上/下信号Up/Dn，该数字回路滤波器220接收该上/下信号Up/Dn并产生一数字句柄，该混频控制振荡器230接收该数字句柄，较佳而言，该混频控制振荡器230是依照图1B所示而建构，该电荷泵240耦接至该混频控制振荡器230，该电荷泵240依据该上/下信号Up/Dn送出一电流信号至该混频控制振荡器230，该粗略调整控制单元250耦接至该混频控制振荡器230并对其提供一粗略调整控制信号，较佳而言，该粗略调整控制单元250为一电流数字模拟转换器(如图2所示)，更明确地说，频率数据回复电路可还包括一频率检测器270，其耦接至该粗略调整控制单元(电流数字模拟转换器)250、该混频控制振荡器230与该相位检测器210，此外，频率数据回复电路可还包括一解串化器(deserializer)260，其耦接至该相位检测器210，使得数据与频率得以回复。
图3为图2所示的数字回路滤波器的实施方块图，该数字回路滤波器包括一上/下计数器310、一累加器(accumulator)320、一加法器330以及一二元热转换器(binary to thermal converter)340，该上/下计数器310接收该上/下信号Up与Dn并产生一5位信号与一7位信号，累加器接收该7位信号并产生一1位信号，该加法器330接收该5位信号与1位信号并产生一5位信号，二元热转换器340接收来自该加法器330的5位信号并产生一32位的数字句柄。
图2的混频控制振荡器230通过切换粗略调整控制单元250的电流源产生的控制信号、来自该电荷泵240的模拟比例路径以及来自该数字回路滤波器220的数字控制路径而提供一系统频率。
数字控制振荡器的输出频率系是由注入该电源供应节点的电流与所述的金氧半电容(MOS Capacitor)的电容值所决定，电流源的切换系是受到一4位频率侦测检测计数器所控制，该4位频率侦测检测计数器提供二元信号志图1A所示的所述的开关S0、S1、S2与S3。
通过图2所示的电荷泵240存在着一模拟比例增益路径，该电荷泵240接收相位检测器的相位误差，并对混频控制振荡器230抽取或提供电流以进行相位校正。
如图1B所示，其有一通过切换N型金氧半电容的开关的数字控制部份，数字回路滤波器的热句柄(thermal controlling code)控制混频控制振荡器的N型金氧半电容并调整其负载，当控制位由低转为高电位，数字控制振荡器的负载便增加，同时也降低了其输出频率，数字控制振荡器本质上便具有良好的抗电源供应比(power supply rejection ratio；PSSR)当电源供应节点VDD的电压增加时，注入数字控制振荡器的电流也因为电流源的通道长度调变而增加，同时，负载电容也随N型金氧半电容的栅极对源极压差的增加而增加，这两种因素的影响会相互抵销，因此会有良好的抗电源供应比。
当输出频率的频路低于或高于目标频率时，注入该数字控制振荡器的电流亦也依据数字频率侦测检测器的结果而增加或减少，当频率锁定之后，系统便自动切换到数据回复路径，相位侦测检测器会依据IQ频率相位对输入信号进行取样并产生早/晚的信息，该信息透过通过一前馈电荷泵(feed forwardcharge pump)传送至该数字控制振荡器，该电荷泵利用电流控制的特性而对该数字控制振荡器抽取或提供电流以进行相位校正。

Claims (15)

1.一种控制一混频控制振荡器的电路，其特征在于，该控制一混频控制振荡器的电路包括：
一电荷泵，耦接至所述的混频控制振荡器，且接收一上/下信号并送出一电流信号至该混频控制振荡器；以及
一数字回路滤波器，接收所述的上/下信号并产生一数字码信号给所述的混频控制振荡器；
其中，所述的混频控制振荡器的输出频率被所述的电流信号与数字码信号控制。
2.如权利要求1所述的电路，其特征在于，该电路还包括一粗略调整控制单元，该粗略调整控制单元耦接至所述的混频控制振荡器且对该混频控制振荡器的输出频率进行粗调。
3.如权利要求2所述的电路，其特征在于，所述的粗略调整控制单元为一电流数字模拟转换器，其提供一粗略调整电流至所述的混频控制振荡器的电源供应节点。
4.如权利要求2所述的电路，其特征在于，所述的粗略调整控制单元包括受到一粗略数字码控制的电容。
5.如权利要求1所述的电路，其特征在于，所述的数字回路滤波器包括一接收所述的上/下信号的上/下计数器、一耦接至所述的上/下计数器的累加器、一耦接至所述的上/下计数器与所述的累加器的加法器以及一耦接至所述的加法器的二元热转换器，且所述的数字回路滤波器产生所述的数字码信号。
6.一种控制一混频控制振荡器的方法，其特征在于，该方法包括：
提供一上/下信号；
依据所述的上/下信号通过一电荷泵产生一电流信号；
依据所述的上/下信号通过一数字回路滤波器产生一数字码信号；以及
依据所述的电流信号与所述的数字码信号控制所述的混频控制振荡器的输出频率。
7.如权利要求6所述的方法，其特征在于，该方法还包括通过一粗略调整控制单元对所述的混频控制振荡器的输出频率进行粗调。
8.如权利要求7所述的方法，其特征在于，所述的粗略调整控制单元为一电流数字模拟转换器，其提供一粗略调整电流至所述的混频控制振荡器的电源供应节点。
9.如权利要求7所述的方法，其特征在于，所述的粗略调整控制单元包括受到一粗略数字码控制的电容。
10.一种频率数据回复电路，其特征在于，该频率数据回复电路包括：
一相位检测器，接收一上/下信号；
一数字回路滤波器，接收所述的上/下信号并产生一数字码信号；
一混频控制振荡器，接收所述的数字句柄；
一电荷泵，耦接至所述的混频控制振荡器，并依据所述的上/下信号送出一电流信号至所述的混频控制振荡器；以及
一粗略调整控制单元，耦接至所述的混频控制振荡器，且对该混频控制振荡器的输出频率粗略地进行调整；
其中，所述的混频控制振荡器的输出频率受所述的电流信号、所述的粗略调整控制单元以及所述的数字句柄的控制。
11.如权利要求10所述的频率数据回复电路，其特征在于，所述的混频控制振荡器包括一对反相器、一对金氧半晶体管以及一对金氧半电容，反相器各包括串联于一电源供应节点与接地之间的一上拉元件与一下拉元件，金氧半晶体管的源极耦接至所述的下拉元件且栅极交互耦接至漏极，金氧半电容的栅极接收所述的数字句柄且源/漏极分别耦接至金氧半晶体管的漏极。
12.如权利要求11所述的频率数据回复电路，其特征在于，所述的粗略调整控制单元为一电流数字模拟转换器，其提供一粗略调整电流至所述的混频控制振荡器的电源供应节点。
13.如权利要求11所述的频率数据回复电路，其特征在于，所述的粗略调整控制单元包括受到一粗略数字码控制的电容。
14.如权利要求13所述的频率数据回复电路，其特征在于，该频率数据回复电路还包括一频率检测器，其耦接至所述的电流数字模拟转换器、所述的混频控制振荡器与所述的相位检测器。
15.如权利要求10所述的频率数据回复电路，其特征在于，所述的数字回路滤波器包括一上/下计数器、一累加器、一加法器以及一二元热转换器，所述的上/下计数器接收所述的上/下信号，所述的累加器耦接至该上/下计数器，所述的加法器耦接至该上/下计数器与该累加器，所述的二元热转换器耦接至该加法器，且所述的数字回路滤波器产生所述的数字码信号。
CN2008100924358A 2007-04-11 2008-04-11 控制混频控制振荡器的电路与方法及其频率数据回复电路 Active CN101286739B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US91109007P 2007-04-11 2007-04-11
US60/911,090 2007-04-11
US12/060,315 US8334725B2 (en) 2007-04-11 2008-04-01 Circuit and method for controlling mixed mode controlled oscillator and CDR circuit using the same
US12/060,315 2008-04-01

Publications (2)

Publication Number Publication Date
CN101286739A true CN101286739A (zh) 2008-10-15
CN101286739B CN101286739B (zh) 2012-12-19

Family

ID=39853690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100924358A Active CN101286739B (zh) 2007-04-11 2008-04-11 控制混频控制振荡器的电路与方法及其频率数据回复电路

Country Status (3)

Country Link
US (2) US8334725B2 (zh)
CN (1) CN101286739B (zh)
TW (1) TWI367633B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102118163A (zh) * 2010-07-20 2011-07-06 钰创科技股份有限公司 双回路控制的锁相回路
CN103001630A (zh) * 2011-09-08 2013-03-27 阿尔卑斯电气株式会社 相位同步电路以及电视信号接收电路
CN103107807A (zh) * 2011-11-09 2013-05-15 财团法人成大研究发展基金会 频率与数据回复架构及其相位检测器
CN106105039A (zh) * 2014-01-21 2016-11-09 联发科技（新加坡）私人有限公司 三角积分调制器、模拟数字转换电路、三角积分调变方法以及模拟数字转换方法
CN107959507A (zh) * 2012-07-16 2018-04-24 凌力尔特公司 无线接收机及其信号处理方法
CN109314520A (zh) * 2016-04-08 2019-02-05 模拟比特公司 用于锁相环的方法和电路
CN110601698A (zh) * 2018-06-13 2019-12-20 瑞昱半导体股份有限公司 串行器/解串器实体层电路
CN111629463A (zh) * 2020-06-12 2020-09-04 深圳昂瑞微电子技术有限公司 一种振荡电路

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334725B2 (en) * 2007-04-11 2012-12-18 Mediatek Inc. Circuit and method for controlling mixed mode controlled oscillator and CDR circuit using the same
TW201001924A (en) * 2008-06-30 2010-01-01 Sitronix Technology Corp Control method of voltage controlled oscillator (VCO)
US7911248B2 (en) * 2008-12-04 2011-03-22 Electronics And Telecommunications Research Institute Apparatus for linearization of digitally controlled oscillator
WO2010126522A1 (en) * 2009-04-30 2010-11-04 Hewlett-Packard Development Company, L.P. Method and system for load sharing in a multiple power supply system
US8953581B1 (en) * 2009-05-13 2015-02-10 Dust Networks, Inc. Timing synchronization for wireless networks
TWI451102B (zh) * 2009-09-24 2014-09-01 Hon Hai Prec Ind Co Ltd 對串列訊號進行測試的資料處理設備及方法
US8339165B2 (en) 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
US7999586B2 (en) * 2009-12-23 2011-08-16 Intel Corporation Digital phase locked loop with closed loop linearization technique
US9094028B2 (en) * 2012-04-11 2015-07-28 Rambus Inc. Wide range frequency synthesizer with quadrature generation and spur cancellation
US9008253B2 (en) 2012-10-23 2015-04-14 Novatek Microelectronics Corp. Control method for selecting frequency band and related clock data recovery device
US9344094B2 (en) * 2013-03-15 2016-05-17 Intel Corporation Temperature compensated PLL calibration
JPWO2014174806A1 (ja) 2013-04-22 2017-02-23 株式会社Ｊｏｌｅｄ Ｅｌ表示装置の製造方法
US9025713B2 (en) * 2013-10-04 2015-05-05 M31 Technology Corporation Method for portable device processing data based on clock extracted from data from host
US9455728B2 (en) 2014-04-04 2016-09-27 International Business Machines Corporation Digital phase locked loop for low jitter applications
KR102247301B1 (ko) 2014-06-09 2021-05-03 삼성전자주식회사 클럭 데이터 복원 회로 및 이의 동작 방법
TWI565244B (zh) * 2015-03-19 2017-01-01 禾瑞亞科技股份有限公司 電源產生電路、頻率產生電路與頻率控制系統
KR102501200B1 (ko) 2016-02-15 2023-02-21 에스케이하이닉스 주식회사 클럭 데이터 복구 회로, 클럭 데이터 복구 방법 및 그를 포함하는 집적 회로
US9509319B1 (en) * 2016-04-26 2016-11-29 Silab Tech Pvt. Ltd. Clock and data recovery circuit
US20180026646A1 (en) * 2016-07-25 2018-01-25 Sandisk Technologies Llc Multiple-output oscillator circuits
US10355702B2 (en) 2017-07-18 2019-07-16 Qualcomm Incorporated Hybrid phase-locked loop
CN107493022B (zh) * 2017-09-21 2023-06-30 桂林电子科技大学 一种低电压高效电荷泵
TWI771076B (zh) 2020-06-23 2022-07-11 円星科技股份有限公司 逐漸逼近式類比數位轉換電路及其操作方法
US20240039520A1 (en) * 2022-07-28 2024-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Clock synthesizer

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563553A (en) * 1995-08-15 1996-10-08 Sigmatel Inc. Method and apparatus for a controlled oscillation that may be used in a phase locked loop
US5648744A (en) * 1995-12-22 1997-07-15 Microtune, Inc. System and method for voltage controlled oscillator automatic band selection
US5696468A (en) * 1996-02-29 1997-12-09 Qualcomm Incorporated Method and apparatus for autocalibrating the center frequency of a voltage controlled oscillator of a phase locked loop
US5978425A (en) 1997-05-23 1999-11-02 Hitachi Micro Systems, Inc. Hybrid phase-locked loop employing analog and digital loop filters
US5942949A (en) * 1997-10-14 1999-08-24 Lucent Technologies Inc. Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve
US6674824B1 (en) 1998-08-18 2004-01-06 National Science Council Method and circuitry for controlling a phase-locked loop by analog and digital signals
US6268778B1 (en) * 1999-05-03 2001-07-31 Silicon Wave, Inc. Method and apparatus for fully integrating a voltage controlled oscillator on an integrated circuit
JP3356136B2 (ja) * 1999-10-19 2002-12-09 日本電気株式会社 Ｐｌｌ回路
JP3808338B2 (ja) * 2001-08-30 2006-08-09 株式会社ルネサステクノロジ 位相同期回路
US6683502B1 (en) * 2002-03-12 2004-01-27 Xilinx, Inc. Process compensated phase locked loop
JP2003304118A (ja) 2002-04-09 2003-10-24 Mitsubishi Electric Corp Ｌｃ発振回路
US7127022B1 (en) 2003-03-21 2006-10-24 Xilinx, Inc. Clock and data recovery circuits utilizing digital delay lines and digitally controlled oscillators
US20060119443A1 (en) * 2004-12-08 2006-06-08 Via Technologies Inc. Damping coefficient variation mechanism in a phase locked loop
US7095287B2 (en) * 2004-12-28 2006-08-22 Silicon Laboratories Inc. Method and apparatus to achieve a process, temperature and divider modulus independent PLL loop bandwidth and damping factor using open-loop calibration techniques
US7420427B2 (en) * 2005-03-28 2008-09-02 Texas Instruments Incorporated Phase-locked loop with a digital calibration loop and an analog calibration loop
JP2006324750A (ja) * 2005-05-17 2006-11-30 Nec Electronics Corp クロック生成回路
US20070237277A1 (en) * 2006-04-07 2007-10-11 Reinhold Unterricker Method and Integrated Circuit for Controlling an Oscillator Signal
US7629856B2 (en) * 2006-10-27 2009-12-08 Infineon Technologies Ag Delay stage, ring oscillator, PLL-circuit and method
US7859343B2 (en) * 2006-11-13 2010-12-28 Industrial Technology Research Institute High-resolution varactors, single-edge triggered digitally controlled oscillators, and all-digital phase-locked loops using the same
US8334725B2 (en) * 2007-04-11 2012-12-18 Mediatek Inc. Circuit and method for controlling mixed mode controlled oscillator and CDR circuit using the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102118163A (zh) * 2010-07-20 2011-07-06 钰创科技股份有限公司 双回路控制的锁相回路
CN103001630A (zh) * 2011-09-08 2013-03-27 阿尔卑斯电气株式会社 相位同步电路以及电视信号接收电路
CN103107807A (zh) * 2011-11-09 2013-05-15 财团法人成大研究发展基金会 频率与数据回复架构及其相位检测器
CN103107807B (zh) * 2011-11-09 2015-07-08 财团法人成大研究发展基金会 频率与数据回复架构及其相位检测器
CN107959507A (zh) * 2012-07-16 2018-04-24 凌力尔特公司 无线接收机及其信号处理方法
CN107959507B (zh) * 2012-07-16 2021-04-30 凌力尔特公司 无线接收机及其信号处理方法
CN106105039A (zh) * 2014-01-21 2016-11-09 联发科技（新加坡）私人有限公司 三角积分调制器、模拟数字转换电路、三角积分调变方法以及模拟数字转换方法
CN109314520A (zh) * 2016-04-08 2019-02-05 模拟比特公司 用于锁相环的方法和电路
CN110601698A (zh) * 2018-06-13 2019-12-20 瑞昱半导体股份有限公司 串行器/解串器实体层电路
CN111629463A (zh) * 2020-06-12 2020-09-04 深圳昂瑞微电子技术有限公司 一种振荡电路

Also Published As

Publication number Publication date
US8334725B2 (en) 2012-12-18
TW200843355A (en) 2008-11-01
US20130069700A1 (en) 2013-03-21
TWI367633B (en) 2012-07-01
US8952759B2 (en) 2015-02-10
US20080253492A1 (en) 2008-10-16
CN101286739B (zh) 2012-12-19

Similar Documents

Publication Publication Date Title
CN101286739B (zh) 控制混频控制振荡器的电路与方法及其频率数据回复电路
US11175633B2 (en) System and method for fast-converging digital-to-time converter (DTC) gain calibration for DTC-based analog fractional-N phase lock loop (PLL)
CN105814797B (zh) 开关电容回路滤波器
US8373460B2 (en) Dual loop phase locked loop with low voltage-controlled oscillator gain
US20120032824A1 (en) Successive approximation register analog-to-digital converter, and operating clock adjustment method therefor
EP3577847B1 (en) Clock data recovery with non-uniform clock tracking
WO2010042763A1 (en) Clock clean-up phase-locked loop (pll)
CN110908270B (zh) 一种恒定斜率数字时间转换器及其控制方法
JP4216075B2 (ja) フラクショナル補償法（ｆｒａｃｔｉｏｎａｌｃｏｍｐｅｎｓａｔｉｏｎｍｅｔｈｏｄ）を使用するフラクショナルｎ周波数シンセサイザ（ｆｒａｃｔｉｏｎａｌ−ｎｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒ）
CN102035544A (zh) 电流源、电子装置和集成电路
US7791384B2 (en) Phase synchronization apparatus
JP2004139268A (ja) クロック信号発生回路
CN102938645A (zh) 电压控制器、频率控制电路、以及使用其的信号产生装置
TW201112640A (en) ADC-based mixed-mode digital phase-locked loop
CN110780700B (zh) 一种采用bf量化器的数字ldo电路
CN109787621A (zh) 亚采样数字锁相环
Hiraku et al. A 0.5 V 10MHz-to-100MHz 0.47 μz power scalable AD-PLL in 40nm CMOS
KR100400314B1 (ko) 클럭 동기 장치
CN102158226A (zh) 电压保持电路
CA2312349A1 (en) Integrated circuit phase-locked loop charge pump
CN210518272U (zh) 异步逐次逼近模拟-数字转换器的延迟控制电路
CN102710233A (zh) 一种连续时间滤波器的自适应调谐系统
Lee et al. Application of Ring-Amplifiers for Low-Power Wide-Bandwidth Digital Subsampling ADC-PLL
El-Shafie et al. A novel N-bit SAR implementation for All-Digital DLL circuits
CN116488644A (zh) 一种全数字锁相环电路结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant