CN102118163A - 双回路控制的锁相回路 - Google Patents

Abstract

本发明公开一种双回路控制的锁相回路，其包含一相位频率侦测电路、一第一电荷泵、一第二电荷泵、一第一电容、一滤波器、一第一加法器、一电压控制延迟电路及一分频器。该相位频率侦测电路根据一参考时钟脉冲及一分频反馈时钟脉冲，输出一开关信号；该第一电荷泵和该第一电容用以根据该开关信号，产生一粗调控制电压；该第二电荷泵、该滤波器及该第一加法器用以根据该开关信号和该粗调控制电压，产生一微调控制电压；该电压控制延迟电路用以根据该粗调控制电压和该微调控制电压，输出一反馈时钟脉冲；该分频器对该反馈时钟脉冲分频，以输出该分频反馈时钟脉冲。

Description

双回路控制的锁相回路

技术领域

本发明涉及一种双回路控制的锁相回路，尤指一种根据不同电流源的电流，产生粗调控制电压与微调控制电压，以调整反馈时钟脉冲的双回路控制的锁相回路。

背景技术

请参照图1，图1为现有技术说明应用于双回路锁相回路100的示意图。双回路锁相回路100利用具有大振荡器增益的粗调线圈去调整因为制成、电压及温度变异所造成的振荡器频率的漂移，以及利用具有小振荡器增益的微调线圈去调整双回路锁相回路效能的参数，例如相位噪声(phase noise)、随机抖动(random jitter)及回路频宽(loop band-width)。因此，比起单线圈锁相回路，双回路锁相回路100具有更低的相位噪声和随机抖动。

然而，如图1所示，在双回路锁相回路100中，为了提供一个稳定的零点(zero)，电容C₂必须为一大电容。另外，双回路锁相回路100的粗调/微调线圈分别利用不同的控制电压进行调整，以及双回路锁相回路100具有很复杂的滤波器。因此，上述缺点对于设计者而言，并非可以很轻易地克服。

发明内容

本发明的一实施例提供一种双回路控制的锁相回路。该锁相回路包含一相位频率侦测电路、一第一电荷泵、一第二电荷泵、一第一电容、一滤波器、一第一加法器、一电压控制延迟电路及一分频器。该相位频率侦测电路用以根据一参考时钟脉冲及一分频反馈时钟脉冲的差异，以产生一开关信号，该相位频率侦测电路具有一第一输入端，用以接收该参考时钟脉冲，一第二输入端，用以接收该分频反馈时钟脉冲，一输出端，用以输出该开关信号；该第一电荷泵用以根据该开关信号，产生一粗调控制电压，该第一电荷泵具有一第一端，耦接于该相位频率侦测电路的输出端，用以接收该开关信号，一第二端，用以接收该第一电压，及一第三端，用以输出该粗调控制电压；该第二电荷泵用以根据该开关信号，产生一预微调电压，该第二电荷泵具有一第一端，该相位频率侦测电路的输出端，用以接收该开关信号，一第二端，用以接收该第一电压，及一第三端，用以输出该预微调电压；该第一电容具有一第一端，耦接于该第一电荷泵的第三端，及一第二端，耦接于一地端；该滤波器用以滤除该预微调电压的高频部分，具有一第一端，耦接于该第二电荷泵的第三端，及一第二端，耦接于该地端；该第一加法器用以根据该预微调电压和该粗调控制电压，产生一微调控制电压，该第一加法器具有一第一端，耦接于该第一电荷泵的第三端，用以接收该粗调控制电压，一第二端，耦接于该第二电荷泵的第三端，用以接收该预微调电压，及一第三端，用以输出该微调控制电压；该电压控制延迟电路(voltage control delay line)具有一第一输入端，耦接于该第一电荷泵的第三端，用以接收该粗调控制电压，一第二输入端，耦接于该第一加法器的第三端，用以接收该微调控制电压，及一输出端，用以输出一反馈时钟脉冲；及该分频器耦接于该电压控制延迟电路和该相位频率侦测电路，用以对该反馈时钟脉冲分频，以输出该分频反馈时钟脉冲。

本发明提供的一种双回路控制的锁相回路。该锁相回路利用一第一电流源和一第二电流源，以放大一第一电容的等效电容值，其中该第一电容提供该锁相回路一稳定的零点和一粗调控制电压。另外，该锁相回路通过并联的一第二电容、一电阻以及该粗调控制电压，产生一微调控制电压。如此，本发明具有下述优点：第一、本发明不需一数字校正电路、一电感电容槽(LC tank)；第二、本发明的第一电容的面积比传统模拟双回路控制的锁相回路内的电容的面积小；第三、本发明具有一简单设计的滤波器，且因为本发明的粗调电压控制单元和微调电压控制单元有相同的控制电压，所以可减少降低除错或测试的复杂度；第四、由于微调电压控制单元的前馈增益较小，因而从晶体振荡器产生的低频相位噪声不会被放大，而实现低噪声抖动的要求。

附图说明

图1为现有技术说明应用于双回路锁相回路的示意图；

图2为本发明的一实施例说明双回路控制的锁相回路的示意图；

图3为说明锁相回路的开回路增益的波德图的示意图；

图4为说明粗调控制电压与微调控制电压的关系的示意图。

其中，附图标记

200          锁相回路             202       相位频率侦测电路

204          第一电荷泵           206       第二电荷泵

208          第一电容             210       滤波器

212          第一加法器           214       电压控制延迟电路

216          分频器               2042      第一电流源

2044         第一开关             2062      第二电流源

2064         第二开关             2102      第二电容

2104         电阻                 2142      粗调电压控制单元

2144         细调电压控制单元     2146      第二加法器

B*IP         第一电流             IP        第二电流

S            开关信号             Vcoarse   粗调控制电压

Vpre-fine    预微调电压           Vfine     微调控制电压

CLKcoarse    粗调时钟脉冲控制信号 CLKfine   微调时钟脉冲控制信号

FC           反馈时钟脉冲         DFC       分频反馈时钟脉冲

REF          参考时钟脉冲         Z1        零点

G0           零对数增益点         P3        极点

C1           Vcoarse曲线          C2        Vfine曲线

A1           Vcoarse的范围        A2        Vfine的范围

具体实施方式

请参照图2，图2为本发明的一实施例说明双回路控制的锁相回路200的示意图。锁相回路200包含一相位频率侦测电路202、一第一电荷泵204、一第二电荷泵206、一第一电容208、一滤波器210、一第一加法器212、一电压控制延迟电路(voltage controlled delay line)214及一分频器216。相位频率侦测电路202具有一第一输入端，用以接收参考时钟脉冲REF，一第二输入端，用以接收分频反馈时钟脉冲DFC，一输出端，用以输出开关信号S。相位频率侦测电路202用以根据参考时钟脉冲REF及分频反馈时钟脉冲DFC的差异，以产生开关信号S。第一电荷泵204具有一第一端，耦接于相位频率侦测电路202的输出端，用以接收开关信号S，一第二端，用以接收第一电压VDD，及一第三端，用以输出一粗调控制电压Vcoarse。第二电荷泵206具有一第一端，耦接于相位频率侦测电路202的输出端，用以接收开关信号S，一第二端，用以接收第一电压VDD，及一第三端，用以输出一预微调电压Vpre-fine。第一电容208具有一第一端，耦接于第一电荷泵204的第三端，及一第二端，耦接于一地端。滤波器210用以滤除预微调电压Vpre-fine的高频部分，而滤波器210具有一第一端，耦接于第二电荷泵206的第三端，及一第二端，耦接于地端。第一加法器212具有一第一端，耦接于第一电荷泵204的第三端，用以接收粗调控制电压Vcoarse，一第二端，耦接于第二电荷泵206的第三端，用以接收预微调电压Vpre-fine，及一第三端，用以输出微调控制电压Vfine。电压控制延迟电路214，具有一第一输入端，耦接于第一电荷泵204的第三端，用以接收粗调控制电压Vcoarse，一第二输入端，耦接于第一加法器212的第三端，用以接收微调控制电压Vfine，及一输出端，用以输出一反馈时钟脉冲FC，其中反馈时钟脉冲FC为一差动时钟脉冲。电压控制延迟电路214包含一粗调电压控制单元2142、一微调电压控制单元2144及一第二加法器2146。粗调电压控制单元2142具有一粗调增益函数(gr*Kvco)/s，用以根据粗调控制电压Vcoarse，产生一粗调时钟脉冲控制信号CLKcoarse；微调电压控制单元2144具有一微调增益函数Kvco/s，用以根据微调控制电压Vfine，产生一微调时钟脉冲控制信号CLKfine；第二加法器2146将粗调时钟脉冲控制信号CLKcoarse和微调时钟脉冲控制信号CLKfine相加，而电压控制延迟电路214根据第二加法器2146输出的结果，产生反馈时钟脉冲FC，其中粗调增益函数(gr*Kvco)/s为微调增益函数Kvco/s的一第一预定倍数(gr)，其中gr远大于1。分频器216耦接于电压控制延迟电路214和相位频率侦测电路202，用以对反馈时钟脉冲FC分频，以输出分频反馈时钟脉冲DFC。

第一电荷泵204包含一第一电流源2042及一第一开关2044。第一电流源2042具有一第一端，耦接于第一电荷泵204的第二端，及一第二端；第一开关2044具有一第一端，耦接于第一电荷泵204的第一端，一第二端，耦接于第一电流源2042的第二端，及一第三端，耦接于第一电荷泵204的第三端。当第一电荷泵204接收开关信号S时，第一电流源2042根据第一电流B*IP，对第一电容208充电，以决定粗调控制电压Vcoarse，其中粗调控制电压Vcoarse根据式(1)决定：

$\mathrm{Vcoarse}=\frac{B*\mathrm{IP}}{s*\mathrm{Cz}}---\left(1\right)$

其中Cz为第一电容208的电容值。

第二电荷泵206包含一第二电流源2062及一第二开关2064。第二电流源2062具有一第一端，耦接于第二电荷泵206的第二端，及一第二端；第二开关2064具有一第一端，耦接于第二电荷泵206的第一端，一第二端，耦接于第二电流源2062的第二端，及一第三端，耦接于第二电荷泵206的第三端。滤波器210包含一第二电容2102及一电阻2104。第二电容2102具有一第一端，耦接于滤波器210的第一端，及一第二端，耦接于地端；电阻2104具有一第一端，耦接于滤波器210的第一端，及一第二端，耦接于地端。当第二电荷泵206接收开关信号S时，第二电流源2062根据第二电流IP，对第一电容208充电，以决定预调控制电压Vpre-fine，其中预调控制电压Vpre-fine根据式(2)决定：

$\mathrm{Vpre}-\mathrm{fine}=\mathrm{IP}*(\frac{1}{s*\mathrm{Cp}}//\mathrm{Rp})---\left(2\right)$

其中Cp为第二电容2102的电容值，Rp为电阻2104的电阻值，其中第一电容208的电容值Cz远大于第二电容2102的电容值Cp。

第一加法器212接收粗调控制电压Vcoarse和预微调电压Vpre-fine后，根据粗调控制电压Vcoarse和预微调电压Vpre-fine，产生并输出微调控制电压Vfine，其中微调控制电压Vfine根据式(3)决定：

$\mathrm{Vfine}=\mathrm{Vcoarse}+\mathrm{IP}*(\frac{1}{s*\mathrm{Cp}}//\mathrm{Rp})$ (3)

$=\mathrm{IP}\frac{B+s*(\mathrm{Rp}*\mathrm{Cz}+B*\mathrm{Rp}*\mathrm{Cp})}{s*\mathrm{Cz}*(1+s*\mathrm{Cp}*\mathrm{Rp})}$

其中B为第一电流B*IP与第二电流源2062的比值，亦即第一电流B*IP为第二电流IP的一第二预定倍数(亦即B倍)，其中第二预定倍数B远小于1，且第二预定倍数B和第一预定倍数gr互为倒数。

因此，电压控制延迟电路214的粗调电压控制单元2142可根据粗调控制电压Vcoarse和粗调增益函数(gr*Kvco)/s，产生一第一开回路增益(open-loopgain)A1，其中第一开回路增益A1根据式(4)决定：

$\mathrm{Al}=\mathrm{Vcoarse}*(2*\mathrm{\π}*\mathrm{gr}*\frac{\mathrm{Kvco}}{s})$ (4)

$=2*\mathrm{\π}*\mathrm{IP}*\mathrm{Kvco}*\frac{B*\mathrm{gr}}{s^2*\mathrm{Cz}}$

电压控制延迟电路214的微调电压控制单元2144可根据微调控制电压Vfine和微调增益函数Kvco/s，产生一第二开回路增益A2，其中第二开回路增益A2根据式(5)决定：

$A2=\mathrm{Vfine}*(2*\mathrm{\π}*\frac{\mathrm{Kvco}}{s})$ (5)

$=2*\mathrm{\π}*\mathrm{IP}*\mathrm{Kvco}*\frac{B+s*\mathrm{Rp}*(\mathrm{Cz}+B*\mathrm{Cp})}{s^2*\mathrm{Cz}*(1+\mathrm{Cp}*\mathrm{Rp})}$

锁相回路200的开回路增益A为第一开回路增益A1和第二开回路增益A2的和。因此，电压控制延迟电路214的开回路增益A根据式(6)决定：

$A=2*\mathrm{\π}*\mathrm{IP}*\mathrm{Kvco}*\frac{(B+B*\mathrm{gr})+s*(\mathrm{Rp}*\mathrm{Cz}+B*\mathrm{Rp}*\mathrm{Cp}+B*\mathrm{gr}*\mathrm{Rp}*\mathrm{Cp})}{s^2*\mathrm{Cz}*(1+\mathrm{Cp}*\mathrm{Rp})}---\left(6\right)$

根据式(6)、式(7)和式(8)，可得锁相回路200的三个极点(pole)P1、P2、P3和零点(zero)Z1：

P1＝P2＝0

$P3=\frac{-1}{\mathrm{Rp}*\mathrm{Cp}}---\left(7\right)$

$Z1=-B*\frac{1+\mathrm{gr}}{\mathrm{Rp}*[\mathrm{Cz}+B*\mathrm{Cp}*(1+\mathrm{gr})]}---\left(8\right)$

因为，第一预定倍数gr远大于1且和第二预定倍数B互为倒数，以及第一电容208的电容值Cz远大于第二电容2102的电容值Cp，所以式(8)可被简化成式(9)：

$Z1\≅\frac{-1}{\mathrm{Rp}*\mathrm{Cz}}---\left(9\right)$

请参照图3，图3为说明锁相回路200的开回路增益A的波德图的示意图，其中开回路增益A的波德图的纵轴为相对应于开回路增益A的对数值，横轴为ω(锁相回路200的反馈时钟脉冲FC的频率)。如图3所示，因为零点Z1在零对数增益点G0(开回路增益A的对数值为零)的左边，且极点P3在零对数增益点G0的右边，所以零对数增益点G0在-20dB/十倍(-20dB/dec)的线段上，导致锁相回路200处于稳定状态。另外，因为极点P3和零点Z1分别由式(7)和式(9)所决定，所以可通过控制第一电容208的电容值Cz和第二电容2102的电容值Cp，改变极点P3和零点Z1在图3上的位置。

请参照图4，图4为说明粗调控制电压Vcoarse与微调控制电压Vfine的关系的示意图。如图4所示，为了使粗调电压控制单元2142的粗调控制电压Vcoarse与微调电压控制单元2144的微调控制电压Vfine相等，粗调电压控制单元2142的电路架构和微调电压控制单元2144的电路架构相同，但粗调电压控制单元2142内的元件尺寸和微调电压控制单元2144内的元件尺寸不同。因此，如图4所示，粗调控制电压Vcoarse曲线C1的斜率为微调控制电压Vfine曲线C2的斜率的第一预定倍数gr倍。另外，第一预定倍数gr可随锁相回路200的设计而改变。

综上所述，本发明所提供的双回路控制的锁相回路利用第一电流源和第二电流源，以放大第一电容的等效电容值，其中第一电容提供锁相回路一个稳定的零点和粗调控制电压。另外，双回路控制的锁相回路通过并联的第二电容、电阻以及粗调控制电压，产生微调控制电压。如此，本发明具有下述优点：第一、本发明不需数字校正电路、电感电容槽(LC tank)；第二、本发明的第一电容的面积比传统模拟双回路控制的锁相回路内的电容的面积小；第三、本发明具有简单设计的滤波器，且因为粗调电压控制单元和微调电压控制单元有相同的控制电压，所以可减低除错或测试的复杂度；第四、由于微调电压控制单元的前馈增益较小，因而从晶体振荡器产生的低频相位噪声不会被放大，而达成低噪声抖动的要求。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (8)

1.一种双回路控制的锁相回路，其特征在于，包含：

一相位频率侦测电路，用以根据一参考时钟脉冲及一分频反馈时钟脉冲的差异，以产生一开关信号，该相位频率侦测电路具有一第一输入端，用以接收该参考时钟脉冲，一第二输入端，用以接收该分频反馈时钟脉冲，一输出端，用以输出该开关信号；

一第一电荷泵，具有一第一端，耦接于该相位频率侦测电路的输出端，用以接收该开关信号，一第二端，用以接收该第一电压，及一第三端，用以输出一粗调控制电压；

一第二电荷泵，具有一第一端，耦接于该相位频率侦测电路的输出端，用以接收该开关信号，一第二端，用以接收该第一电压，及一第三端，用以输出一预微调电压；

一第一电容，具有一第一端，耦接于该第一电荷泵的第三端，及一第二端，耦接于一地端；

一滤波器，用以滤除该预微调电压的高频部分，具有一第一端，耦接于该第二电荷泵的第三端，及一第二端，耦接于该地端；

一第一加法器，用以根据该预微调电压和该粗调控制电压，产生一微调控制电压，该第一加法器具有一第一端，耦接于该第一电荷泵的第三端，用以接收该粗调控制电压，一第二端，耦接于该第二电荷泵的第三端，用以接收该预微调电压，及一第三端，用以输出该微调控制电压；

一电压控制延迟电路，具有一第一输入端，耦接于该第一电荷泵的第三端，用以接收该粗调控制电压，一第二输入端，耦接于该第一加法器的第三端，用以接收该微调控制电压，及一输出端，用以输出一反馈时钟脉冲；及

一分频器，耦接于该电压控制延迟电路和该相位频率侦测电路，用以对该反馈时钟脉冲分频，以输出该分频反馈时钟脉冲。

2.根据权利要求1所述的锁相回路，其特征在于，该电压控制延迟电路包含：

一粗调电压控制单元，具有一粗调增益函数，用以根据该粗调控制电压，产生一粗调时钟脉冲控制信号；及

一微调电压控制单元，具有一微调增益函数，用以根据该微调控制电压，产生一微调时钟脉冲控制信号；

其中该粗调增益函数为该微调增益函数的一第一预定倍数。

3.根据权利要求1所述的锁相回路，其特征在于，该滤波器包含：

一第二电容，具有一第一端，耦接于该滤波器的第一端，及一第二端，耦接于该地端；及

一电阻，具有一第一端，耦接于该滤波器的第一端，及一第二端，耦接于该地端。

4.根据权利要求1所述的锁相回路，其特征在于，该第一电荷泵包含：

一第一电流源，具有一第一端，耦接于该第一电荷泵的第二端，及一第二端；及

一第一开关，具有一第一端，耦接于该第一电荷泵的第一端，一第二端，耦接于该第一电流源的第二端，及一第三端，耦接于该第一电荷泵的第三端。

5.根据权利要求1所述的锁相回路，其特征在于，该第二电荷泵包含：

一第二电流源，具有一第一端，耦接于该第二电荷泵的第二端，及一第二端；及

一第二开关，具有一第一端，耦接于该第二电荷泵的第一端，一第二端，耦接于该第二电流源的第二端，及一第三端，耦接于该第二电荷泵的第三端。

6.根据权利要求2、4或5所述的锁相回路，其特征在于，该第一电流源提供的一第一电流为该第二电流源提供的一第二电流的一第二预定倍数，其中该第二预定倍数远小于一，且该第一预定倍数和该第二预定倍数互为倒数。

7.根据权利要求1或3所述的锁相回路，其特征在于，该第一电容的电容值远大于该第二电容的电容值。

8.根据权利要求1所述的锁相回路，其特征在于，该反馈时钟脉冲为一差动时钟脉冲。

Images