CN201174688Y - 数字辅助pll锁相环电路 - Google Patents

Abstract

本实用新型涉及一种控制电路，尤其是指一种数字辅助PLL锁相环电路。该电路由鉴频鉴相器、低通滤波器、压控振荡器、递减计数器、窗口上下限、设定初始值部分组成。其中，递减计数器、窗口上下限、设定初始值三部分构成一个数字辅助功能，数字辅助单独提供一个控制，通过数字编码提供一个锁相窗口，使得VCO的频率落在锁相环的锁相窗口之内。这样既加快了锁定频率的速度，也避免了失锁的问题。

Description

数字辅助PLL锁相环电路

技术领域

本实用新型涉及一种控制电路，尤其是指一种数字辅助PLL锁相环电路。

背景技术

锁相环是使一个信号或系统能精确地跟踪另一个信号或系统的电路。更确切地，锁相环是这样的一个电路，这个电路不仅在频率上而且在相位上使一个由振荡器产生的输出信号和输入参考信号相同步。在同步状态即锁定状态，振荡器产生的输出信号和输入参考信号之间的相位误差为零或保持恒定。如果相位误差渐渐增大，一个控制机理就会作用在振荡器上，这种控制机理使相位误差又渐渐减小。在这种控制系统中，振荡器输出信号的相位实际上是与参考信号的相位相锁定，这就是为什么称这种电路为相位锁定环路的原因。锁相环在本质上是一个相位负反馈系统，在这个相位负反馈系统中振荡器输出信号、输入参考信号和反馈信号均是相位信号，而不是电流或电压信号。

随着集成电路的发展，锁相环已经成为现代通信系统中不可替代的一部分。锁相环的应用领域主要包括射频收发信机中的频率合成器、高速数据通信与光纤通信中的时钟与数据恢复电路和微处理器与数字信号处理器中的时钟合成器等。

锁相环一般由鉴频鉴相器、低通滤波器、压控振荡器部分组成。如图1所示。鉴频鉴相器两端输入分别为参考频率和压控振荡器输出频率，鉴频鉴相器输出端接低通滤波器输入端；低通滤波器输出端接压控振荡器输入端。其工作过程为，鉴频鉴相器比较参考频率和压控振荡器输出频率的相位，输出一个相位误差信号ΔΦ，低通滤波器滤除ΔΦ中的高频分量，把直流分量送给压控振荡器，从而改变振荡频率，最终这个负反馈环路使得振荡频率和参考频率之间保持很小的相位差，锁相环进入稳定状态。一些PLL电路中的压控振荡器要求有很宽的频率范围(从几十兆到几百兆)，普通的锁相环电路难以满足需要，容易造成失锁。

发明内容

本实用新型的目的在于设计一种数字辅助PLL锁相环电路，数字辅助单独提供一个控制，通过数字编码提供一个锁相窗口，使得VCO的频率落在锁相环的锁相窗口之内。这样既加快了锁定频率的速度，也避免了失锁的问题。

按照本实用新型提供的技术方案，所述数字辅助PLL锁相环电路包括鉴频鉴相器、低通滤波器、压控振荡器、递减计数器、窗口上下限设定电路、初始值设定电路；其特征是：鉴频鉴相器的两端输入分别为参考频率和压控振荡器输出频率；鉴频鉴相器的输出端接低通滤波器的输入端；低通滤波器的输出端接压控振荡器的输入端；压控振荡器的输出接递减计数器的输入端；初始值设定电路由外部提供一组决定锁相窗口的数字编码，初始值设定电路的输出接递减计数器的置位端；递减计数器的输出端接窗口上下限设定电路的输入端；窗口上下限电路的输出端接低通滤波器的冲放电控制部分；

其中，初始值设定电路按照提供给数字辅助PLL锁相环电路的编码对递减计数器进行置位；

递减计数器按照提供给数字辅助PLL锁相环电路的置位对振荡频率进行计数；计数计满后的输出状态给窗口上下限设定电路；

窗口上下限设定电路按照提供的上下限与递减计数器计数结果比较，从而控制冲放电电路对低通滤波器进行冲放电；

按照提供给设定初始值部分的一组频率编码，通过冲放电电路的控制，使压控振荡器快速振荡到设定频率窗口内，从而使振荡器输出快速锁定在参考频率上。

由上述可知，本实用新型包含鉴频鉴相器、低通滤波器、压控振荡器、递减计数器、窗口上下限、设定初始值部分。其中，递减计数器、窗口上下限、设定初始值三部分构成一个数字辅助功能，数字辅助单独提供一个控制，通过数字编码提供一个锁相窗口，使得VCO的频率落在锁相环的锁相窗口之内。这样既加快了锁定频率的速度，也避免了失锁的问题。

数字辅助系统的最大优点是可以给锁相环设定一个窗口，通过比较VCO输出待锁信号频率与窗口上、下限对应频率的大小，来决定是否对锁相环LPF进行冲放电。当待锁信号频率低于窗口下限，该单元输出01，对LPF充电；当待锁信号频率高于窗口上限，该单元输出10，对LPF放电；当待锁信号频率落在窗口之内，该单元输出00，对LPF呈现高阻状态。这样，通过数字辅助部分解决了较宽频带的锁相环失锁问题，同时也加快了锁相环锁定的速度。

附图说明

图1为原来PLL锁相环电路结构图。

图2为本发明数字辅助PLL锁相环电路结构图。

图3为设定窗口上下限电路。

图4为充放电电路。

具体实施方式

所述数字辅助PLL锁相环电路包括鉴频鉴相器、低通滤波器、压控振荡器、递减计数器、窗口上下限设定电路、初始值设定电路；其特征是：鉴频鉴相器的两端输入分别为参考频率和压控振荡器输出频率；鉴频鉴相器的输出端接低通滤波器的输入端；低通滤波器的输出端接压控振荡器的输入端；压控振荡器的输出接递减计数器的输入端；初始值设定电路由外部提供一组决定锁相窗口的数字编码，初始值设定电路的输出接递减计数器的置位端；递减计数器的输出端接窗口上下限设定电路的输入端；窗口上下限电路的输出端接低通滤波器的冲放电控制部分；

其中，初始值设定电路按照提供给数字辅助PLL锁相环电路的编码对递减计数器进行置位；

递减计数器按照提供给数字辅助PLL锁相环电路的置位对振荡频率进行计数；计数计满后的输出状态给窗口上下限设定电路；

窗口上下限设定电路按照提供的上下限与递减计数器计数结果比较，从而控制冲放电电路对低通滤波器进行冲放电；

按照提供给设定初始值部分的一组频率编码，通过冲放电电路的控制，使压控振荡器快速振荡到设定频率窗口内，从而使振荡器输出快速锁定在参考频率上。

所述数字辅助PLL锁相环电路的基本原理是：锁相环中VCO输出待锁信号接到一个递减计数器上。这个计数器的记数初始值是预先设定好的。这个记数器在一个固定的时间Gate time内记数。然后把记数完毕时的记数值拿来跟标准值比较。如果比标准值高，则这时VCO输出的频率比窗口下限对应的频率低；如果比标准值低，则这时VCO输出的频率比窗口上限对应频率高。根据判断的结果，数字辅助系统会控制一个正或负的电流注入锁相环中的环路滤波器，这样压控振荡器的振荡频率就会被增大或者减小。然后一个新的记数开始，直到VCO的输出频率落在锁相环的锁相窗口之内。

设固定时间(Gata time)为T，则T与递减计算器输入频率f的关系为：

$T=\frac{1}{f}(N_{\mathrm{start}}-N_{\mathrm{stop}}+1)$ ∴N_start＝Tf+N_stop-1-----------(1)

如果要设定锁相环的中心频率为f₀，那么通过I²C总线和译码电路设定计数器的初始值为：

N_start＝Tf₀+N_stop-1(这里的N_stop为常数)

设定数字辅助系统窗口下限频率f₀-Δf，则该频率对应的记数终止值为：

N_stop(下限)＝N_start-T(f₀-Δf)+1

∴N_stop(下限)＝N_stop+TΔf-----------------------------(2)

同理窗口上限频率f₀-Δf，对应的记数终止值为：N_stop(上限)＝N_stop-TΔf--(3)

当输入频率f_in时，对应的记数终止值为：

$N_{\mathrm{stop}}^{~}=N_{\mathrm{start}}-f_{\mathrm{in}}T+1=(f_0-f_{\mathrm{in}})T+N_{\mathrm{stop}}$ -------------------(4)

所以根据计数结果，比较N_stop ^～与N_stop(下限)、N_stop(上限)的大小，根据(4)与(3)、(2)有：

当

时f₀-f_in＞Δf，即f_in＜f₀-Δf，f_in比窗口下限频率小。

当

时f₀-f_in＜-Δf，即f_in＞f₀+Δf，f_in比窗口上限频率大。

当

即f₀-Δf＜f_in＜f₀+Δf，f_in落在窗口之内。

图3为设定窗口上下限的电路。对待测频率计数器的计数结果进行判断，判断结果作为冲放电的依据，控制端在记数结束后，将判断结果(0 or1)传到charge和discharge。如果记数终止值大于“00，0001，1000”，当记数结束后charge和discharge输出分别为“1”和“0”，这时是控制产生一个正的电流，注入锁相环中的环路滤波器，使VCO输出频率抬高；如果记数终止值在“00，0001，1000”和“00，0000，0101”之间，charge和discharge输出分别为“0”和“0”，这时频率是在窗口之内的，故不控制产生电流注入锁相环中的环路滤波器；当记数记到超过“00，0000，0101”的时候，charge和discharge输出分别为“0”和“1”，这时是控制产生一个负的电流，注入锁相环中的环路滤波器，使VCO输出频率降低。

从上面叙述可以看出，当记数记到“00，0001，1000”和“00，0000，0101”中间值“00，0000，1111”的时候，对应的频率正好是标准的频率。

$N_{\mathrm{stop}}=\frac{1}{2}\×({\left(\mathrm{00,0001,0000}\right)}_B-{\left(\mathrm{00,0000,0101}\right)}_B)=15$

从“00，0001，1000”记到“00，0000，1111”，和从“00，0000，1111”记到“00，0000，0101”这两个范围就是PLL的锁频窗口。可以算出从“00，0001，1000”记到“00，0000，1111”这个窗口的范围。窗口大小为：

$\mathrm{\Δf}=\frac{25-15}{0.04}=250\left(\mathrm{KHz}\right)$

图4为充放电电路部分，T1-T7、R1-R6为偏置电路，节点Bias提供基准电位，T9、T10为充放电开关，分别由discharge、charge控制，电流镜T12和T13、T14和T15、T16和T17提供充放电回路，由节点ToLPF对低通滤波器冲放电。

Claims (1)

1、一种数字辅助PLL锁相环电路，包括鉴频鉴相器、低通滤波器、压控振荡器、递减计数器、窗口上下限设定电路、初始值设定电路；其特征是：鉴频鉴相器的两端输入分别为参考频率和压控振荡器输出频率；鉴频鉴相器的输出端接低通滤波器的输入端；低通滤波器的输出端接压控振荡器的输入端；压控振荡器的输出接递减计数器的输入端；初始值设定电路由外部提供一组决定锁相窗口的数字编码，初始值设定电路的输出接递减计数器的置位端；递减计数器的输出端接窗口上下限设定电路的输入端；窗口上下限电路的输出端接低通滤波器的冲放电控制部分；

其中，初始值设定电路按照提供给数字辅助PLL锁相环电路的编码对递减计数器进行置位；

递减计数器按照提供给数字辅助PLL锁相环电路的置位对振荡频率进行计数；计数计满后的输出状态给窗口上下限设定电路；

窗口上下限设定电路按照提供的上下限与递减计数器计数结果比较，从而控制冲放电电路对低通滤波器进行充放电；

按照提供给设定初始值部分的一组频率编码，通过充放电电路的控制，使压控振荡器快速振荡到设定频率窗口内，从而使振荡器输出快速锁定在参考频率上。

Images