CN106712769A - 一种具有输入频率自动识别功能的参考环电路及实现方法 - Google Patents
一种具有输入频率自动识别功能的参考环电路及实现方法 Download PDFInfo
- Publication number
- CN106712769A CN106712769A CN201611126919.0A CN201611126919A CN106712769A CN 106712769 A CN106712769 A CN 106712769A CN 201611126919 A CN201611126919 A CN 201611126919A CN 106712769 A CN106712769 A CN 106712769A
- Authority
- CN
- China
- Prior art keywords
- frequency
- cpld
- switch
- input
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000010615 ring circuit Methods 0.000 title abstract 3
- 239000013078 crystal Substances 0.000 claims abstract description 48
- 230000006870 function Effects 0.000 claims description 23
- 230000005055 memory storage Effects 0.000 claims description 4
- 238000013461 design Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 3
- 230000000875 corresponding effect Effects 0.000 description 12
- 238000001228 spectrum Methods 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000007850 degeneration Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000018199 S phase Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种具有输入频率自动识别功能的参考环电路及实现方法，包括：基于CPLD的输入参考频率自动识别技术，通过将参考输入频率分频后对待调谐的100MHz晶振时钟进行计数，将计数值与程序中预设的值比较判断出输入参考信号的频率值，当判定参考频率为1MHz整数倍时，CPLD控制参考环进行锁相操作，当判定参考环频率为1MHz非整数倍时，CPLD控制DAC调整100MHz晶振频率，使计数误差在±1范围内，完成环路的频率锁定，并在主机界面上会显示输入外参考的频率值。本发明通过CPLD的计数功能实现外参考输入频率的自动识别，由软件确定外参考频率值并自动执行锁相或锁频功能，具有电路设计简单、编程灵活方便、可识别任意参考频率值、电路体积小、功耗低等优点。
Description
技术领域
本发明涉及电磁波能量的测试技术领域，特别是涉及一种具有输入频率自动识别功能的参考环电路及实现方法。
背景技术
随着微波集成电路和数字芯片技术的发展，手持式频谱分析仪的工作频段越来越高、体积比之前的产品更加小巧，重量更轻，功能指标更加强大，目前手持式频谱分析仪广泛应用于无线通信设备安装调试、干扰信号分析、国防军工设备现场维护以及实验室通用频谱测量等领域。部分测试场合下，要求被测试信号与手持式频谱分析仪共参考时钟，以便准确地测试信号的频率信息，两者之间的同步参考时钟频率通常为10MHz，而在某些测试场合下，比如通信机房内的参考时钟频率是1.544MHz(T1)或2.048MHz(E1)，此时由于频谱分析仪的参考环未提供相关频率接口，被测信号与频谱分析仪之间无法实现频率的同步。
目前频谱分析仪的参考环主要有两种方案，其中方案一是采用10MHz恒温或温补晶振作为主时钟，100MHz或其它频率的VCXO通过锁相的方式锁定到机内10MHz晶振上，有外参考信号输入时，通过手动切换的方式锁定至外参考时钟。
方案二的参考环是采用100MHz恒温晶振、DAC及锁相时钟芯片构成一个环路，无外参考输入时，由DAC控制恒温晶振的频率，有外参考输入时，DAC不起作用，由恒温晶振、锁相时钟芯片和外围相关电路构成锁相环，此时外参考输入频率可以为1MHz、5MHz、10MHz或其他频率点，主机不能自动判定输入参考信号的频率信息，需要用户在主机程序界面选定具体的频率值使参考环锁定。
发明内容
本发明的目的是为了克服现有技术中存在的上述缺陷，提供了一种具有输入频率自动识别功能的参考环电路及实现方法。
为解决上述问题，本发明提出的一种具有输入频率自动识别功能的参考环电路包括：开关S1、开关S2、时钟管理芯片、环路滤波器、100MHz晶振、限幅放大器、反相器、CPLD以及DAC，所述时钟管理芯片、环路滤波器依次串联，所述限幅放大器、反相器、CPLD、数模转换器即DAC依次串联，所述开关S1的一端分别连接时钟管理芯片和限幅放大器，所述开关S2的一端分别连接环路滤波器和数模转换器，另一端与所述100MHz晶振相连。
上述技术方案中，所述100MHz晶振为恒温晶振或温补晶振。
上述技术方案中，所述开关S1和开关S2均为单刀双掷模拟开关。
上述技术方案中，所述CPLD内部预定义了所有可识别的参考频率点对应的计数值中心及误差范围。
上述技术方案中，所述时钟管理芯片内部集成了参考分频器R、反馈分频器N、鉴频鉴相器、电荷泵以及时钟输出分频器。当经过CPLD识别判定的外参考频率为1MHz的整数倍时，时钟管理芯片中的R分频器、N分频器、鉴频鉴相器、电荷泵及外部的环路滤波器、100MHz晶振组成一个锁相环(相位负反馈系统)，由CPLD输出锁相所需要的控制参数如分频比、电荷泵增益、电荷泵极性等至时钟管理芯片内的寄存器，寄存器完成初始化后开始锁相动作。锁相环的基本工作原理是：100MHz晶振输出信号至时钟管理芯片后功分为两路，一路进入时钟分配电路中，经分频产生参考输出信号，另外一路进入反馈通道分频器N产生约1MHz的鉴相频率，与外参考频率经参考分频器R分频产生的1MHz信号在鉴频鉴相器内进行频率/相位比较，经电荷泵转换成电流后控制恒温晶振的瞬时相位(或频率)自动跟踪输入参考信号的相位(或频率)，从而实现锁相环的自动锁定。
一种具有输入频率自动识别功能的参考环电路的实现方法，包括以下步骤：
步骤一、外参考信号初次接入整机的参考输入端口时，开关S1切向通道B，经过限幅放大器和反相器后将输入信号转换成数字方波信号后进入CPLD；
步骤二、在CPLD内部首先进行2M分频，使计数脉冲周期在50ms以上；
步骤三、由待调谐锁定的100MHz时钟信号对分频后的数字脉冲信号进行计数，得到单个周期内的计数值及计数误差，根据CPLD程序中预定义的与每一个已知参考频率值相对应的计数值中心和误差范围来比较确定外参考输入信号的频率；由恒温晶振输出频率f1(中心频率100MHz，调谐范围假定±2ppm(1ppm＝10-6)，即晶振输出频率范围100MHz±200Hz，待调谐锁定至外参考)对分频后的数字方波信号进行周期计数，得到单个周期内的计数值及计数误差，假设外参考输入频率为f0(MHz)，经分频后产生的数字方波信号周期应为2M/f0(μs)，则f1对单个周期方波的计数结果为2M*f1/f0，恒温晶振无误差输出100MHz时，计数值应为2M*100/f0，而实际上晶振输出频率f1未锁定时存在最大±200Hz的频率误差，即计数误差为±200*2M*10-6/f0，程序中应预先定义分频值M，假定M值为17，则参考输入频率1MHz时的计数值中心应为13107200，计数误差范围±2621，同理1.544MHz参考频率对应计数值中心8489119，计数误差±1698，2MHz参考频率对应计数值中心6553600，计数误差±1311，2.048MHz参考频率对应计数值中心6400000，计数误差1280…，CPLD程序内预先存储定义所有可识别外参考频率对应的计数值中心及误差范围，程序对外参考输入信号2M分频后的方波信号初次周期计数即可通过预定义的计数值区间确定外参考频率；
步骤四、在计算得到的频率值为1MHz的非整数倍数值时，将开关S1和开关S2保持切换在B通道，CPLD程序比较现有的计数值与机内存储的已知参考频率对应计数值中心的误差，如误差范围在±1以内，则认为环路锁定，否则，CPLD调整DAC数值，当计数值比实际值偏大时调高DAC数值，反之则调低DAC数值，直至计数误差在±1范围以内，在计算得到的频率值为1MHz整数倍时，CPLD控制开关S1和S2切换至通道A，由时钟管理芯片、环路滤波器、100MHz晶振构成锁相环，CPLD输出对应频率预设的锁相控制字分频比R和N至时钟管理芯片，完成外参考频率的锁相功能；在计算得到的频率值为1MHz整数倍时，CPLD控制开关S1和S2切换至通道A，由时钟管理芯片、环路滤波器、100MHz晶振构成锁相环，由于CPLD程序通过计算确定外参考输入频率值，如鉴相频率为1MHz，则反馈分频比N为100，参考分频比R为f0(MHz)，开关切换完成后CPLD输出锁相控制字分频比R和N至时钟管理芯片内部寄存器，使恒温晶振输出频率锁相至外部参考频率上；
步骤五、在环路锁定后，CPLD发送当前参考频率值至主机并在程序显示界面上输出当前参考信号的频率值。
上述技术方案中，所述步骤二中M取16以上的数字。
上述技术方案中，所述步骤四中设定晶振的调谐增益为正。
本发明与现有技术方案相比具有以下有益效果和优点：
本发明提出的具有输入频率自动识别功能的参考环电路通过CPLD的计数功能实现外参考输入频率的自动识别，由软件确定外参考频率值并自动执行锁相或锁频功能，具有电路设计简单、编程灵活方便、可识别任意参考频率值(通过预编程)、电路体积小、功耗低等优点，可应用于多种射频微波测试仪器的参考环设计，具有输入频率自动识别功能的参考环电路的实现方法简单高效，值得推广。
附图说明
图1为本发明提出的具有输入频率自动识别功能的参考环电路的原理框图。
具体实施方式
以下结合附图和具体实施例对本发明作进一步的详细描述：
本实施例中，本发明提出的一种具有输入频率自动识别功能的参考环电路包括：开关S1、开关S2、时钟管理芯片、环路滤波器、100MHz晶振、限幅放大器、反相器、CPLD以及DAC，所述时钟管理芯片、环路滤波器依次串联，所述限幅放大器、反相器、CPLD、数模转换器即DAC依次串联，所述开关S1的一端分别连接时钟管理芯片和限幅放大器，所述开关S2的一端分别连接环路滤波器和数模转换器，另一端与所述100MHz晶振相连。
100MHz晶振为恒温晶振或温补晶振。
开关S1和开关S2均为单刀双掷模拟开关。
CPLD内部预定义了所有可识别的参考频率点对应的计数值中心与误差范围，以外参考信号经过131072(217)分频为例，分频后经过待调谐的100MHz恒温晶振(输出中心频率为100MHz，频率可调谐范围±2ppm，即恒温晶振的输出频率范围是100MHz±200Hz)进行频率计数，1MHz对应的计数值范围为13107200±2621，误差2.048MHz对应的计数值范围为6400000±1280，10MHz对应的计数值范围为1310720±262…。参考信号分频之后的计数值与CPLD内存储的参考频率对应的上述预定义值进行比较，由此可确定外参考输入信号的频率值。
时钟管理芯片内部集成了参考分频器R、反馈分频器N、鉴频鉴相器、电荷泵以及时钟输出分频器，是参考环锁相功能的核心。当经过CPLD识别判定的外参考频率为1MHz的整数倍时，时钟管理芯片中的R分频器、N分频器、鉴频鉴相器、电荷泵及外部的环路滤波器、100MHz晶振组成一个锁相环(相位负反馈系统)，由CPLD输出锁相所需要的控制参数如分频比、电荷泵增益、电荷泵极性等至时钟管理芯片内的寄存器，寄存器完成初始化后开始锁相动作。锁相环的基本工作原理是：100MHz晶振输出信号至时钟管理芯片后功分为两路，一路进入时钟分配电路中，经分频产生参考输出信号，另外一路进入反馈通道分频器N产生约1MHz的鉴相频率，与外参考频率经参考分频器R分频产生的1MHz信号在鉴频鉴相器内进行频率/相位比较，经电荷泵转换成电流后控制恒温晶振的瞬时相位(或频率)自动跟踪输入参考信号的相位(或频率)，从而实现锁相环的自动锁定。
一种具有输入频率自动识别功能的参考环电路的实现方法，包括以下步骤：
步骤一、外参考信号初次接入整机的参考输入端口时，开关S1切向通道B，经过限幅放大器和反相器后将输入信号转换成数字方波信号后进入CPLD；
步骤二、在CPLD内部首先进行2M分频，使计数脉冲周期在50ms以上；
步骤三、由待调谐锁定的100MHz时钟信号对分频后的数字脉冲信号进行计数，得到单个周期内的计数值及计数误差，根据CPLD程序中预定义的与每一个已知参考频率值相对应的计数值中心和误差范围来比较确定外参考输入信号的频率；由恒温晶振输出频率f1(中心频率100MHz，调谐范围假定±2ppm(1ppm＝10-6)，即晶振输出频率范围100MHz±200Hz，待调谐锁定至外参考)对分频后的数字方波信号进行周期计数，得到单个周期内的计数值及计数误差，假设外参考输入频率为f0(MHz)，经分频后产生的数字方波信号周期应为2M/f0(μs)，则f1对单个周期方波的计数结果为2M*f1/f0，恒温晶振无误差输出100MHz时，计数值应为2M*100/f0，而实际上晶振输出频率f1未锁定时存在最大±200Hz的频率误差，即计数误差为±200*2M*10-6/f0，程序中应预先定义分频值M，假定M值为17，则参考输入频率1MHz时的计数值中心应为13107200，计数误差范围±2621，同理1.544MHz参考频率对应计数值中心8489119，计数误差±1698，2MHz参考频率对应计数值中心6553600，计数误差±1311，2.048MHz参考频率对应计数值中心6400000，计数误差1280…，CPLD程序内预先存储定义所有可识别外参考频率对应的计数值中心及误差范围，程序对外参考输入信号2M分频后的方波信号初次周期计数即可通过预定义的计数值区间确定外参考频率；
步骤四、在计算得到的频率值为1MHz的非整数倍数值时，将开关S1和开关S2保持切换在B通道，CPLD程序比较现有的计数值与机内存储的已知参考频率对应计数值中心的误差，如误差范围在±1以内，则认为环路锁定，否则，CPLD调整DAC数值，当计数值比实际值偏大时调高DAC数值，反之则调低DAC数值，直至计数误差在±1范围以内，在计算得到的频率值为1MHz整数倍时，CPLD控制开关S1和S2切换至通道A，由时钟管理芯片、环路滤波器、100MHz晶振构成锁相环，CPLD输出对应频率预设的锁相控制字分频比R和N至时钟管理芯片，完成外参考频率的锁相功能；在计算得到的频率值为1MHz整数倍时，CPLD控制开关S1和S2切换至通道A，由时钟管理芯片、环路滤波器、100MHz晶振构成锁相环，由于CPLD程序通过计算确定外参考输入频率值，如鉴相频率为1MHz，则反馈分频比N为100，参考分频比R为f0(MHz)，开关切换完成后CPLD输出锁相控制字分频比R和N至时钟管理芯片内部寄存器，使恒温晶振输出频率锁相至外部参考频率上；
步骤五、在环路锁定后，CPLD发送当前参考频率值至主机并在程序显示界面上输出当前参考信号的频率值。
步骤二中M取16以上的数字。
在步骤四中设定晶振的调谐增益为正。
Claims (8)
1.一种具有输入频率自动识别功能的参考环电路，其特征在于，包括：开关S1、开关S2、时钟管理芯片、环路滤波器、100MHz晶振、限幅放大器、反相器、CPLD以及DAC，所述时钟管理芯片、环路滤波器依次串联，所述限幅放大器、反相器、CPLD、DAC依次串联，所述开关S1的输入端与参考输入端口相连，所述开关S1的输出端连接时钟管理芯片和限幅放大器，所述开关S2的输入端与所述环路滤波器和DAC相连，所述开关S2的输出端与所述100MHz晶振相连。
2.根据权利要求1所述的具有输入频率自动识别功能的参考环电路，其特征在于，所述100MHz晶振为恒温或温补晶振。
3.根据权利要求1所述的具有输入频率自动识别功能的参考环电路，其特征在于，所述开关S1和开关S2均为单刀双掷模拟开关。
4.根据权利要求1所述的具有输入频率自动识别功能的参考环电路，其特征在于，所述CPLD内部预定义了所有可识别的参考频率点对应的计数值范围。
5.根据权利要求1所述的具有输入频率自动识别功能的参考环电路，其特征在于，所述时钟管理芯片内部集成了参考分频器R、反馈分频器N、鉴频鉴相器、电荷泵以及时钟输出分频器。
6.一种具有输入频率自动识别功能的参考环电路的实现方法，其特征在于，包括以下步骤：
步骤一、外参考信号初次接入整机的参考输入端口时，开关S1切向通道B，限幅放大器和反相器后将输入信号转换成数字方波信号后输入至CPLD中；
步骤二、CPLD首先对所述数字方波信号进行2M分频，使计数脉冲周期在50ms以上；
步骤三、由待调谐锁定的100MHz时钟信号对分频后的数字脉冲信号进行计数，得到单个周期内的计数值及计数误差，根据CPLD程序中预定义的与每一个已知参考频率值相对应的计数值中心和误差范围来比较确定外参考输入信号的频率；
步骤四、在计算得到的频率值为1MHz的非整数倍数值时，将开关S1和开关S2保持切换在B通道，CPLD比较所述计数值与机内存储的参考频率对应计数值的误差，如误差范围在±1以内，则认为环路锁定，否则，CPLD调整DAC数值，当计数值比对应频率点计数值偏大时调高DAC数值，反之则调低DAC数值，直至计数误差在±1范围以内，则频率锁定过程结束，停止DAC调整；
在计算得到的频率值为1MHz整数倍时，CPLD控制开关S1和S2切换至通道A，由时钟管理芯片、环路滤波器、100MHz晶振构成锁相环，由于CPLD程序通过计算确定外参考输入频率值，如鉴相频率为1MHz，则反馈分频比N为100，参考分频比R为f0(MHz)，开关切换完成后CPLD输出锁相控制字分频比R和N至时钟管理芯片内部寄存器，使恒温晶振输出频率锁相至外部参考频率上；
步骤五、在环路锁定后，CPLD发送当前参考频率值至主机并在程序显示界面上输出当前参考信号的频率值。
7.根据权利要求6所述具有输入频率自动识别功能的参考环电路的实现方法，其特征在于，所述步骤二中M取16以上的数字。
8.根据权利要求6所述具有输入频率自动识别功能的参考环电路的实现方法，其特征在于，所述步骤四中晶振的调谐增益为正。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611126919.0A CN106712769B (zh) | 2016-11-24 | 2016-11-24 | 一种具有输入频率自动识别功能的参考环电路及实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611126919.0A CN106712769B (zh) | 2016-11-24 | 2016-11-24 | 一种具有输入频率自动识别功能的参考环电路及实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106712769A true CN106712769A (zh) | 2017-05-24 |
| CN106712769B CN106712769B (zh) | 2021-10-08 |
Family
ID=58936491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611126919.0A Active CN106712769B (zh) | 2016-11-24 | 2016-11-24 | 一种具有输入频率自动识别功能的参考环电路及实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106712769B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109618448A (zh) * | 2018-12-11 | 2019-04-12 | 帝奥微电子有限公司 | 多模式led驱动电路 |
| CN109698697A (zh) * | 2018-12-29 | 2019-04-30 | 西安智多晶微电子有限公司 | 一种应用于fpga芯片的锁相环装置及fpga芯片 |
| CN111435827A (zh) * | 2020-01-14 | 2020-07-21 | 珠海市杰理科技股份有限公司 | 一种快速起振电路、方法、晶体振荡器以及集成芯片 |
| CN111934680A (zh) * | 2020-07-31 | 2020-11-13 | 上海安路信息科技有限公司 | 输出频率校准方法及输出频率校准系统 |
| CN113381755A (zh) * | 2021-05-13 | 2021-09-10 | 中电科思仪科技股份有限公司 | 一种具有同步功能的时钟系统及其同步实现方法 |
| CN113676199A (zh) * | 2021-08-25 | 2021-11-19 | 福建科立讯通信有限公司 | 接收机参考频率源倍频干扰的解决方法和接收机 |
| CN114598436A (zh) * | 2022-03-11 | 2022-06-07 | 集睿致远(厦门)科技有限公司 | 一种固定倍频的参数确定方法、装置及存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070085621A1 (en) * | 2005-10-19 | 2007-04-19 | Texas Instruments Incorporated | Apparatus and method for acquisition and tracking bank cooperation in a digitally controlled oscillator |
| CN102684686A (zh) * | 2012-05-09 | 2012-09-19 | 上海宏力半导体制造有限公司 | 一种降低带内相位噪声的锁相环及其相应的工作方法 |
| CN202818282U (zh) * | 2012-07-05 | 2013-03-20 | 江苏欧帝电子科技有限公司 | 一种数字音频信号传输设备 |
| CN105306053A (zh) * | 2015-11-05 | 2016-02-03 | 中国电子科技集团公司第四十一研究所 | 一种基于数字锁相环的相位噪声测量装置及方法 |
-
2016
- 2016-11-24 CN CN201611126919.0A patent/CN106712769B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070085621A1 (en) * | 2005-10-19 | 2007-04-19 | Texas Instruments Incorporated | Apparatus and method for acquisition and tracking bank cooperation in a digitally controlled oscillator |
| CN102684686A (zh) * | 2012-05-09 | 2012-09-19 | 上海宏力半导体制造有限公司 | 一种降低带内相位噪声的锁相环及其相应的工作方法 |
| CN202818282U (zh) * | 2012-07-05 | 2013-03-20 | 江苏欧帝电子科技有限公司 | 一种数字音频信号传输设备 |
| CN105306053A (zh) * | 2015-11-05 | 2016-02-03 | 中国电子科技集团公司第四十一研究所 | 一种基于数字锁相环的相位噪声测量装置及方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109618448A (zh) * | 2018-12-11 | 2019-04-12 | 帝奥微电子有限公司 | 多模式led驱动电路 |
| CN109618448B (zh) * | 2018-12-11 | 2020-10-16 | 帝奥微电子有限公司 | 多模式led驱动电路 |
| CN109698697A (zh) * | 2018-12-29 | 2019-04-30 | 西安智多晶微电子有限公司 | 一种应用于fpga芯片的锁相环装置及fpga芯片 |
| CN109698697B (zh) * | 2018-12-29 | 2023-11-14 | 西安智多晶微电子有限公司 | 一种应用于fpga芯片的锁相环装置及fpga芯片 |
| CN111435827A (zh) * | 2020-01-14 | 2020-07-21 | 珠海市杰理科技股份有限公司 | 一种快速起振电路、方法、晶体振荡器以及集成芯片 |
| CN111435827B (zh) * | 2020-01-14 | 2023-11-28 | 珠海市杰理科技股份有限公司 | 一种快速起振电路、方法、晶体振荡器以及集成芯片 |
| CN111934680A (zh) * | 2020-07-31 | 2020-11-13 | 上海安路信息科技有限公司 | 输出频率校准方法及输出频率校准系统 |
| CN113381755A (zh) * | 2021-05-13 | 2021-09-10 | 中电科思仪科技股份有限公司 | 一种具有同步功能的时钟系统及其同步实现方法 |
| CN113676199A (zh) * | 2021-08-25 | 2021-11-19 | 福建科立讯通信有限公司 | 接收机参考频率源倍频干扰的解决方法和接收机 |
| CN114598436A (zh) * | 2022-03-11 | 2022-06-07 | 集睿致远(厦门)科技有限公司 | 一种固定倍频的参数确定方法、装置及存储介质 |
| CN114598436B (zh) * | 2022-03-11 | 2023-08-08 | 集睿致远(厦门)科技有限公司 | 一种固定倍频的参数确定方法、装置及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106712769B (zh) | 2021-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106712769A (zh) | 一种具有输入频率自动识别功能的参考环电路及实现方法 | |
| CN101694998B (zh) | 一种锁定系统及方法 | |
| KR101664634B1 (ko) | 주파수 신호 생성 시스템 및 디스플레이 장치 | |
| US5483558A (en) | Method and apparatus for detecting phase or frequency lock | |
| CN105187060B (zh) | 一种低相位噪声的锁相环电路及其实现方法 | |
| CN105429641B (zh) | 一种防错锁高性能宽带微波频率合成器 | |
| US4490688A (en) | Digital and analog phase detector for a frequency synthesizer | |
| CN106067815B (zh) | 一种基于dds和小数分频锁相环的频率合成器 | |
| CN100553148C (zh) | 具有改进的锁相/解锁检测功能的锁相回路 | |
| CN105071804A (zh) | 一种低相噪宽频段微波本振源电路及其实现方法 | |
| CN107528586A (zh) | 具有锁定/解锁检测器的锁相回路 | |
| CN204190749U (zh) | 高纯度频率源 | |
| CN107483049A (zh) | 一种宽带捷变频频率源 | |
| CN104320135A (zh) | 高纯度频率源 | |
| CN101567689B (zh) | 一种基于等效鉴相频率的锁相环 | |
| CN207184459U (zh) | 一种宽带捷变频频率源 | |
| CN106027044B (zh) | 一种多环频率合成器预置频率自动校准系统及方法 | |
| CN102447475A (zh) | 窄带频率可调的pll振荡电路 | |
| CN105790757B (zh) | 自动频率校正电路及频率校正方法 | |
| US6859509B1 (en) | Wide bandwidth phase-locked loop circuit | |
| CN208445546U (zh) | 一种基于光电振荡器的宽带低相噪频率合成器 | |
| CN202713275U (zh) | 窄带频率可调的pll振荡电路 | |
| CN108270439A (zh) | 一种基于新型频率调节方法的复合体制频率合成器 | |
| CN104410409B (zh) | 一种自适应的多时钟产生装置及方法 | |
| CN103297044B (zh) | 一种微波信号源及微波信号产生的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| DD01 | Delivery of document by public notice | ||
| DD01 | Delivery of document by public notice |
Addressee: Ye Xinmao Document name: Notice of conformity |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |