CN111435827A - 一种快速起振电路、方法、晶体振荡器以及集成芯片 - Google Patents

Abstract

本发明涉及快速起振电路、方法、晶体振荡器以及集成电路。快速起振电路为晶振模块注入与晶振模块输出时钟频率一致的第一电流信号，包括驱动电路、锁频环电路、以及开关电路，驱动电路输入端与晶振模块连接，输出端与锁频环电路连接，用于接收晶振模块的输出时钟，将其放大后输入至锁频环电路并提供驱动；锁频环电路输入端与驱动电路连接，输出端通过开关电路与晶振模块连接，用于接收放大后的输出时钟，将输出频率锁定为输出时钟的频率后，为晶振模块注入第一电流信号；开关电路位于锁频环电路和晶振模块之间，用于在晶振模块完成起振后，进入断开状态以断开锁频环电路与晶振模块的连接。本发明从外部进行注入锁定，可以迅速加快晶振起振。

Description

一种快速起振电路、方法、晶体振荡器以及集成芯片

技术领域

本发明涉及电路技术领域，尤其涉及一种快速起振电路、方法、晶体振荡器以及集成芯片。

背景技术

石英晶体振荡器是利用石英晶体的压电效应制成的一种谐振器件，由于石英晶体具有非常高的品质因数，因此石英晶体振荡器能够产生频率准确而稳定的振荡波形，广泛用于对振荡频率要求较高的钟表、军工、通信等领域，目前绝大部分的集成芯片系统，都是采用晶振来为系统提供时钟信号。但是，在电子领域，目前，对低功耗低成本的集成电路的设计需求日益突出。而在晶振电路的多项设计指标中，起振时间尤为重要，特别是一些要求快速提供时钟来完成初始化的集成电路，晶振的起振时间，很大程度上决定了集成芯片系统在启动过程中的绝大部分功耗，因此，对于要求低功耗的集成芯片系统而来说，降低晶振的起振时间，是一种简洁的降低功耗的方法。

参考图1，所示是常见的晶振内部电路组成，由晶体、反相放大器和电容阵列组成。目前，对于如何降低晶振起振时间，大部分都是从晶振的启动原理入手，对晶振本身的参数进行改变，例如，改变晶振内部反相放大器的偏置电流，或是改变晶振内部LC阵列的电容值，从而加速晶振起振，减低起振时间。但是，从晶振本身的参数改进，很容易因为温度、工艺、电压的变化而变化，加速时间也不确定，这样导致产品的一致性较差，会受工艺影响。并且，从晶振本身的参数改进，降低的时间也比较有限，一般来讲，很难降低到400uS以下。

发明内容

基于上述现状，本发明的主要目的在于提供一种快速起振电路、方法、晶体振荡器以及集成芯片，能够快速降低晶振的起振时间。

为实现上述目的，本发明采用的技术方案如下：

一种用于晶振模块的快速起振电路，包括驱动电路、锁频环电路、以及开关电路，

所述快速起振电路的输出端连接至晶振模块，为所述晶振模块注入第一电流信号，所述第一电流信号的频率与所述晶振模块的输出时钟频率一致；其中，

所述驱动电路的输入端与所述晶振模块连接，输出端与所述锁频环电路连接，用于接收所述晶振模块的输出时钟，将其放大后输入至所述锁频环电路，并提供驱动；

所述锁频环电路的输入端与所述驱动电路连接，输出端通过开关电路与所述晶振模块连接，用于接收所述放大后的输出时钟，将输出频率锁定为所述输出时钟的频率后，为所述晶振模块注入所述第一电流信号；

所述开关电路位于所述锁频环电路和所述晶振模块之间，用于在所述晶振模块完成起振后，进入断开状态以断开所述锁频环电路与所述晶振模块的连接。

优选地，所述开关电路还用于在所述锁频环电路锁定输出频率为所述输出时钟的频率后，进入闭合状态以接通所述锁频环电路与所述晶振模块。

优选地，所述锁频环电路包括鉴频鉴相器、电荷泵电路、低通滤波器以及振荡器，其中，

所述鉴频鉴相器的两个输入端分别连接所述驱动电路和所述振荡器，用于接收经所述驱动电路放大后的所述输出时钟以及所述振荡器输出的时钟信号，将两个时钟信号的频率差转换为电压时序差后输出；

所述电荷泵电路的输入端与所述鉴频鉴相器连接，输出端与所述低通滤波器连接，用于将所述电压时序差转换为电压控制信号后输出至所述低通滤波器；

所述低通滤波器用于将所述电压控制信号过滤纹波后输出至所述振荡器，以调整所述振荡器的输出频率为所述输出时钟的频率。

优选地，所述振荡器用于在锁定输出频率为所述输出时钟的频率后，向所述晶振模块注入所述第一电流信号以加速所述晶振模块起振。

优选地，所述低通滤波器为二阶低通滤波器。

优选地，所述振荡器为RC振荡器或LC振荡器。

优选地，所述开关电路包括幅度检测模块和开关模块；

所述幅度检测模块用于检测所述锁频环电路和所述晶振模块输出，根据检测结果控制所述开关模块进入闭合状态或断开状态。

优选地，其特征在于，所述幅度检测模块还用于当检测到所述晶振模块输出幅度达到预设阈值后，断开所述驱动电路和所述锁频环电路与电源稳压模块的连接，关闭所述驱动电路和所述锁频环电路。

为实现上述目的，本发明还采用技术方案如下：

一种晶体振荡器，包括晶振模块和如前所述的快速起振电路。

优选地，所述晶体振荡器还包括电源稳压模块，用于为所述晶振模块和所述快速起振电路独立供电。

为实现上述目的，本发明还采用技术方案如下：

一种集成电路，包括如前所述的晶体振荡器。

优选地，所述集成电路为低功耗蓝牙SOC芯片。

为实现上述目的，本发明还采用技术方案如下：

一种快速起振方法，应用于晶体振荡器，所述晶体振荡器包括晶振模块和快速起振电路，所述快速起振电路包括驱动电路、锁频环电路、以及开关电路，所述方法包括：

S1，所述晶振模块上电开始起振，输出时钟信号；

S2，所述驱动电路接收到所述输出时钟后，放大所述输出时钟并输入至所述锁频环电路；

S3，所述锁频环电路接收到放大后的所述输出时钟后，进行锁频操作，将输出频率锁定为所述输出时钟的频率；

S4，所述锁频环电路完成锁频操作后，输出第一电流信号以注入所述晶振模块；

S5，所述开关电路检测到所述晶振模块完成起振后，切换至断开状态以断开所述锁频环路与所述晶振模块的连接，停止向所述晶振模块注入所述第一电流。

优选地，所述方法还包括以下步骤：

S6，所述开关电路检测到所述锁频操作完成后，进入闭合状态以接通所述锁频环电路与所述晶振模块。

优选地，所述锁频环电路包括鉴频鉴相器、电荷泵电路、低通滤波器以及振荡器，步骤S3包括：

S31，所述鉴频鉴相器接收经所述驱动电路放大后的所述输出时钟以及所述振荡器输出的时钟信号，将两个时钟信号的频率差转换为电压时序差后输出；

S32，所述电荷泵电路接收所述电压时序差，将所述电压时序差转换为电压控制信号后输出；

S33，所述低通滤波器接收所述电压控制信号，过滤纹波后输出至所述振荡器，以调整所述振荡器的输出频率为所述输出时钟的频率，锁定输出频率。

优选地，步骤S33后，步骤S3还包括：

S34，所述振荡器在锁定输出频率为所述输出时钟的频率后，向所述晶振模块注入所述第一电流信号以加速所述晶振模块起振。

优选地，所述开关电路包括幅度检测模块和开关模块，其特征在于，所述开关电路状态切换方法包括：

所述幅度检测模块检测所述锁频环电路和所述晶振模块输出，根据检测结果控制所述开关模块进入闭合状态或断开状态。

优选地，S5之后，所述方法还包括以下步骤：

当所述幅度检测模块检测到所述晶振模块输出幅度达到预设阈值后，控制所述开关模块断开所述驱动电路和所述锁频环电路与电源稳压模块的连接，关闭所述驱动电路和所述锁频环电路。

有益效果：

本发明采用的快速起振电路、方法、晶体振荡器以及集成电路，通过从外部为晶振注入同频率的注入电流，从外部进行注入锁定，不需要引入其他复杂的电路，减少了集成电路系统开机时的复杂度，只需要简单的电路既可以完成晶振的快速起振。同时，通过外部注入，也不需要改变晶振内部参数，使起振时间更为稳定，整体电路简单稳定，且面积功耗都非常低。而注入同频率的电流，可以迅速有效的加快晶振起振，大幅降低晶振启动时间，降低到几十微秒以内。

本发明的其他有益效果，将在具体实施方式中通过具体技术特征和技术方案的介绍来阐述，本领域技术人员通过这些技术特征和技术方案的介绍，应能理解所述技术特征和技术方案带来的有益技术效果。

附图说明

以下将参照附图对根据本发明的优选实施方式进行描述。图中：

图1为现有技术中晶振的内部电路示意图；

图2为本发明一种优选实施方式中包括快速起振电路的晶体振荡器的电路示意图；

图3为本发明一种优选实施方式中锁频环电路的电路示意图；

图4所示是本发明一种优选实施方式中锁频环电路202各模块的参数选择示意图；

图5所示是图4中锁频环路锁频过程的仿真模拟图；

图6所示是本发明一种优选实施方式中快速起振方法的流程示意图。

具体实施方式

为了对本发明的技术方案进行更详细的说明，以促进对本发明的进一步理解，下面结合附图描述本发明的具体实施方式。但应当理解，所有示意性实施例及其说明用于解释本发明，并不构成对本发明的唯一限定。

本发明应用于各种大型集成电路，例如，SOC(System on Chip，芯片级系统)片上系统，尤其是对功耗要求较为严格的低功耗SOC，例如，低功耗蓝牙SOC。

请参考图2，所示是本发明一种优选实施方式中包括了快速起振电路的一个晶体振荡器的电路示意图。

如图2所示，虚线框内为快速起振电路200。在本实施例中，快速起振电路200的输入端连接晶振模块100的输出端，快速起振电路的输出端又连接至晶振模块100的一个输入端，晶振模块100与快速起振电路200形成一个闭环环路。

快速起振电路从输出端输入一个第一电流信号注入晶振模块100，并且，第一电流信号的频率与所述晶振模块的输出时钟频率一致，由此，通过输入与晶振本身频率一致的注入电流，可以显著的减低晶振的起振时间。

继续参考图2，快速起振电路200包括驱动电路201、锁频环电路202、以及开关电路203。

驱动电路201的输入端与与晶振模块100连接，输出端与锁频环电路202连接，用于接收晶振模块100的输出时钟clock1，将clock1放大后输入至锁频环电路202，为后续电路提供驱动。

可以理解，驱动电路201与晶振模块100连接的一端也即为快速起振电路200的输入端。

在本实施例中，晶振模块100刚开始起振时，其输出的信号clock1是非常微弱的，这个微弱的时钟信号clock1很难直接被锁频环电路202检测到，也很难驱动后级电路，因此，通过驱动电路201将clock1信号进行放大至合适的幅度，直至锁频环电路202能够检测到该信号，同时，也能够驱动后级电路。优选地，放大后该clock1信号的幅度可以是0.5VDD，VDD为晶振模块所连接的电源电压。

在本实施例中，驱动电路可以是由反向放大器构成的高增益驱动器。对于驱动电路而言，对输入信号clock1进行放大所需要的时间是非常短的，甚至可以达到纳秒级别。在本实施例中，假设晶振模块100刚开始起振时，时钟信号clock1的幅度是毫伏级别例如5mV，放大后的信号幅度达到伏级别，例如0.5V，通过多次仿真模拟确认，该时间可以为10～30us。

锁频环电路202输入端与驱动电路201连接，输出端通过开关电路203与晶振模块100连接，用于接收放大后的输出时钟clock1，将输出频率锁定为输出时钟clock1的频率后，为晶振模块注入第一电流信号。

在本实施例中，clock1信号经放大后进入锁频环电路202，此时，锁频环电路202开始锁频操作，锁频环电路202内部存在压控振荡器，压控振荡器的输出信号也就是锁频环电路202的输出信号，假设clock1信号也即晶振的输出频率为freq1，锁频操作，即是将内部的压控振荡器的输出频率拉到和clock1同样的频率freq1，锁频环电路202的输出端连接着晶振模块100的一个输入端，这样，锁频环电路202输出的频率为freq1的第一电流信号，就注入到了晶振模块100中。对于晶振模块100而言，加入外部激励信号不一定能够显著地加速起振，但是，如果加入与自身频率相同的外部激励电流，其对于起振速度的加快是非常明显的，因此，锁频环电路202所注入的频率为freq1的第一电流信号，可以使晶振模块的振动幅度快速放大，从而迅速地提高晶振模块100的起振时间。

在本实施例中，锁频环电路202包括鉴频鉴相器(PFD)2021、电荷泵电路(CP)2022、低通滤波器(LPF)2023以及振荡器(OSC)2024。鉴频鉴相器2021、电荷泵电路2022、低通滤波器2023以及振荡器2024依次连接。鉴频鉴相器2021连接驱动电路201的输出端，振荡器2024的输出端也就是锁频环电路202的输出端，连接晶振模块100的一个输入端。

鉴频鉴相器2021的两个输入端分别连接驱动电路201的输出端和振荡器2024的输出端，用于接收经驱动电路201放大后的输出时钟以及荡器2024输出的时钟信号，将两个时钟信号的频率差转换为电压时序差后输出；电荷泵电路2022的的输入端与与鉴频鉴相器2021连接，输出端与低通滤波器2023连接，用于将电压时序差转换为电压控制信号后输出至低通滤波器2023；低通滤波器2023将电压控制信号过滤纹波后输出至振荡器2024，以调整振荡器2024的输出频率为晶振模块100输出时钟的频率。

在锁频环电路202中，振荡器2024的输出端也就是锁频环电路202的输出端，在锁定输出频率为晶振模块100的输出时钟的频率freq1后，振荡器2024持续输出频率为freq1的第一电流信号注入晶振模块100，以加速晶振模块100的起振。

锁频环电路202的工作原理如下：鉴频鉴相器2021接收的两个输入信号，一个是由驱动电路201输出的放大后的clock1信号，该信号作为参考周期信号，一个是振荡器2024输出的时钟信号clock2，在锁频环电路202中，鉴频鉴相器2021为锁频环提供检频检相的功能，将clock1信号与clock2信号的频率差转换为电压时序差给后一级电路。电荷泵电路2022将输入的电压时序差转化为电压信号后，经低通滤波器2023滤除纹波后，对振荡器2024进行频率调整，以使振荡器2024的输出信号clock2的频率锁定在freq1，从而，振荡器2024为锁频环电路202提供稳定的频率输出，频率锁定在freq1的第一电流信号，由振荡器2024持续注入至晶振模块100以加速起振。

进一步地，在本发明实施例中，振荡器2024是压控振荡器，可以是LC振荡器，也可以是RC振荡器，本发明对此不作限制。低通滤波器2023是二阶低通滤波器(2nd orderLPF)。

另外，由于锁频环电路202只需要输出固定频率的电流信号注入晶振模块100，就可以令晶振模块100快速起振，因此，对于锁频环电路202的性能要求不高，在电路器件的参数取值上，可以取较小的参数值，而无需追求非常高的信噪比或是性能，因此，其占用的面积也非常小。对于锁频环电路202来说，从接收输入信号，到锁定输出频率，这个过程一般而言非常迅速的，一般都是以纳秒或微秒计算。以本实施例中锁频环路202为例，在保证振荡器2024可以正常起振的前提下，假设相位裕度为70度，带宽为1Mhz，请同时参考图4和图5，图4所示是锁频环路202各模块的参数选择，图5是基于图4参数选择后得到的仿真模拟图。如图4，电荷泵电路的输出电流Icp＝0.5uA，二阶低通滤波器的电容值和电阻值分别取C1＝0.112pF，C2＝3.5pF,R＝260Ω，RC振荡器的工作频率为1MHz～50MHz，其压控灵敏度为Kvco＝50MHz/V，以以上参数进行模拟设计，从接收输入，到RC振荡器输出频率稳定的时间为1us，也即，锁频时间为1us。以图4中参数进行电路设计，此时锁频环路202的总面积小于0.001mm²。而对于晶体模块100而言，在以上参数基础上，通过仿真模拟可以确认，从注入频率为freq1的第一电流，到完成起振的时间，这个快速起振的时间大概为40us。由此，对于晶体模块100来说，其起振时间可以降低到90us以内。

在本实施例中，相比于其他复杂的电路，采用了锁频环电路的快速起振电路的电路组成简单，输出稳定，并且，本身的功耗也非常小，占用的电路板面积也非常小，而且，在基础上，可以大幅度降低晶振的启动时间，将起振时间缩减到几十微秒以内。

可以理解的是，以上图4中元器件的参数设置，仅仅是一个具体实施方式中的设计参数选择，在本发明中，对于具体的参数选择并不限制，可以根据晶振模块100的输出频率要求以及电路的功耗要求，经过多次调试选择合适的参数值。

请继续参考图2，在本实施例中，快速起振电路200还包括了开关电路203，开关电路位于锁频环电路202和晶振模块100之间，用于在晶振模块100完成起振后，进入断开状态以断开锁频环电路202与晶振模块100的连接。

可以理解是的，在晶振模块100正常起振，也即振动频率的幅度达到预设幅度值后，为了避免起振电路的注入电流影响晶振模块100的正常工作，此时，不再需要注入电流，因此，开关电路203设置在锁频环电路202和晶振模块100之间，通过开关电路203的闭合与断开，可以控制锁频环路202与晶振模块100之间的接通与断开。当晶振模块100完成起振后，开关电路203进入到断开状态，由此断开锁频环路202与晶振模块100之间的连接，切断注入电流。

优选地，在其他实施例中，晶振模块100处于刚起振时，开关电路203也可以是处于断开状态，此时，锁频环路202与晶振模块100是断开的，当锁频环电路202完成锁频操作，锁定输出频率为freq1后，开关电路203切换到闭合状态，锁频环路202与晶振模块100之间连通，此时，频率锁定在freq1的第一电流信号，由锁频环路202注入至晶振模块100以加速起振。

可以理解的是，在其他实施例中，在晶振模块100完成起振前，开关电路203也可以一直保持在闭合状态。

进一步地，开关电路203包括幅度检测模块和开关模块，幅度检测模块检测锁频环电路202和晶振模块100的输出，根据检测结果控制开关模块进入闭合状态或断开状态。当幅度检测模块检测到锁频环电路202处于已经锁定输出频率为freq1时，控制开关模块闭合。闭合后，频率锁定在freq1的第一电流信号，由锁频环路202注入至晶振模块100以加速起振，幅度检测模块持续检测晶振模块100的输出，当晶振模块100的输出幅度达到预设阈值后，此时，控制开关模块切换到断开状态，切断第一电流的注入。

可以理解的是，在其他实施例中，开关电路203可以由场效应管构成。

同时，驱动电路201和锁频环电路202在晶振模块100完成起振正常工作后，已经无需再工作，因此，在检测到晶振模块100完成起振后，可以断开驱动电路201锁频环电路202与电源稳压模块的连接，从而关闭驱动电路201和锁频环电路202。

本发明采用的快速起振电路，通过从外部为晶振注入同频率的注入电流，从外部进行注入锁定，不需要引入其他复杂的电路，减少了集成电路系统开机时的复杂度，只需要简单的电路既可以完成晶振的快速起振。同时，通过外部注入，也不需要改变晶振内部参数，使起振时间更为稳定，整体电路简单稳定，且面积功耗都非常低。而注入同频率的电流，可以迅速有效的加快晶振起振，大幅降低晶振启动时间，降低到几十微秒以内。

请继续参考图2，如图所示，在本发明实施例中，晶体振荡器包括如所述的快速起振电路200和晶体模块100。快速起振电路200和晶体模块100都由电源稳压模块独立供电，由此，可以在隔绝其他模块的同时，为晶体振荡器提供稳定的供电，使晶体振荡器性能更加稳定，抗干扰性也更强。

本发明一实施例同时提供一种集成电路，包括如前所述的晶体振荡器。该集成电路可以是低功耗蓝牙SOC芯片。

请参考图6，所示是本发明另一实施例中晶振快速起振方法的流程示意图，该晶振快速起振方法可以用于如前所述的晶体振荡器。所述方法包括以下步骤：

S1，晶振模块上电开始起振，输出时钟信号；

S2，驱动电路接收到所述输出时钟后，放大所述输出时钟并输入至锁频环电路；

S3，锁频环电路接收到放大后的所述输出时钟后，进行锁频操作，将输出频率锁定为所述输出时钟的频率；

S4，锁频环电路完成锁频操作后，输出第一电流信号以注入所述晶振模块；

S5，开关电路检测到所述晶振模块完成起振后，切换至断开状态以断开所述锁频环路与所述晶振模块的连接，停止向所述晶振模块注入所述第一电流。

在前文已经详细描述了快速起振电路和晶体振荡器的组成。在此基础上，以下对晶体振荡器工作时的整个完整的起振过程进行说明：

电源稳压模块开始供电后，晶振模块开始上电，晶振模块开始工作，输出信号微信，频率为freq1的时钟信号，后面的驱动电路检测到该时钟信号后，开始将晶振模块的输出放大并传送到后面一级的锁频环电路。这一阶段保守估计在30us以内就可以完成。

当晶振模块的输出被放大到可以被锁频环电路检测到的时候，这时候锁频环电路开始工作，进行锁频操作，锁频环电路可以将其输出，也即将内部振荡器的频率锁定到晶振模块的频率，即晶振模块的频率和锁频环电路内振荡器的频率相等。这个过程1us左右就可以完成。

当锁频环电路的输出频率与晶振模块的频率相等以后，锁频环电路开始向晶振模块注入频率为freq1的第一电流信号，晶振模块快速起振，这个阶段的时间大概维持在40us左右。

晶振模块快速起振结束完成以后，开关电路可以检测到晶振模块输出的幅度值达到预设阈值，此时，开关电路切换至断开状态，断开锁频环电路和晶振模块的连接，锁频环电路停止向晶振模块注入第一电电流。至此，快速起振过程结束，整个起振过程可以控制在81us内，相比于现有技术，可以快速降低起振时间。

优选地，在本实施例中，步骤S3后，所述方法还包括以下步骤：

S6，开关电路检测到所述锁频操作完成，进入闭合状态以接通所述锁频环电路与所述晶振模块。

同时，锁频操作完成后，开关电路进入到闭合状态，此时，锁频环电路与晶振模块之间通路接通，频率为freq1的第一电流信号注入晶振模块。

优选地，在本实施例中，步骤S3包括：

S31，所述鉴频鉴相器接收经所述驱动电路放大后的所述输出时钟以及所述振荡器输出的时钟信号，将两个时钟信号的频率差转换为电压时序差后输出；

S32，所述电荷泵电路接收所述电压时序差，将所述电压时序差转换为电压控制信号后输出；

S33，所述低通滤波器接收所述电压控制信号，过滤纹波后输出至所述振荡器，以调整所述振荡器的输出频率为所述输出时钟的频率，锁定输出频率。

S34，所述振荡器在锁定输出频率为所述输出时钟的频率后，向所述晶振模块注入所述第一电流信号以加速所述晶振模块起振。

在前文已经详细描述了锁频环电路的组成以及工作原理，在此不再赘述。

优选地，在本实施例中，开关电路包括幅度检测模块和开关模块，开关电路状态切换方法包括：

所述幅度检测模块检测所述锁频环电路和所述晶振模块输出，根据检测结果控制所述开关模块进入闭合状态或断开状态。

具体的，幅度检测模块检测锁频环电路202和晶振模块100的输出，根据检测结果控制开关模块进入闭合状态或断开状态。当幅度检测模块检测到锁频环电路202处于已经锁定输出频率为freq1时，控制开关模块闭合。闭合后，频率锁定在freq1的第一电流信号，由锁频环路202注入至晶振模块100以加速起振，幅度检测模块持续检测晶振模块100的输出，当晶振模块100的输出幅度达到预设阈值后，此时，控制开关模块切换到断开状态，切断第一电流的注入。

优选地，在本实施例中，步骤S5后，所述方法还包括以下步骤：

S7，当所述幅度检测模块检测到所述晶振模块输出幅度达到预设阈值后，控制所述开关模块断开所述驱动电路和所述锁频环电路与电源稳压模块的连接，关闭所述驱动电路和所述锁频环电路。

当幅度检测模块检测晶振模块快速起振完成以后，控制开关模块进入断开状态，断开驱动电路和锁频环电路与电源稳压模块的连接，关闭驱动电路和锁频环电路，由此，既可以避免影响晶振模块和集成电路芯片的正常工作，还可以节省芯片的功耗。

本发明的快速起振方法，通过快速起振电路从外部为晶振注入同频率的注入电流，从外部进行注入锁定，不需要引入其他复杂的电路，减少了集成电路系统开机时的复杂度，只需要简单的电路既可以完成晶振的快速起振。同时，通过外部注入，也不需要改变晶振内部参数，使起振时间更为稳定，整体电路简单稳定，且面积功耗都非常低。而注入同频率的电流，可以迅速有效的加快晶振起振，大幅降低晶振启动时间，降低到几十微秒以内。

本领域的技术人员能够理解的是，在不冲突的前提下，上述各优选方案可以自由地组合、叠加。

应当理解，上述的实施方式仅是示例性的，而非限制性的，在不偏离本发明的基本原理的情况下，本领域的技术人员可以针对上述细节做出的各种明显的或等同的修改或替换，都将包含于本发明的权利要求范围内。

Claims (18)

1.一种用于晶振模块的快速起振电路，包括驱动电路、锁频环电路、以及开关电路，其特征在于：

所述快速起振电路的输出端连接至晶振模块，为所述晶振模块注入第一电流信号，所述第一电流信号的频率与所述晶振模块的输出时钟频率一致；其中，

所述驱动电路的输入端与所述晶振模块连接，输出端与所述锁频环电路连接，用于接收所述晶振模块的输出时钟，将其放大后输入至所述锁频环电路，并提供驱动；

所述锁频环电路的输入端与所述驱动电路连接，输出端通过开关电路与所述晶振模块连接，用于接收所述放大后的输出时钟，将输出频率锁定为所述输出时钟的频率后，为所述晶振模块注入所述第一电流信号；

所述开关电路位于所述锁频环电路和所述晶振模块之间，用于在所述晶振模块完成起振后，进入断开状态以断开所述锁频环电路与所述晶振模块的连接。

2.根据权利要求1所述的用于晶振模块的快速起振电路，其特征在于，所述开关电路还用于在所述锁频环电路锁定输出频率为所述输出时钟的频率后，进入闭合状态以接通所述锁频环电路与所述晶振模块。

3.根据权利要求1所述的用于晶振模块的快速起振电路，其特征在于，所述锁频环电路包括鉴频鉴相器、电荷泵电路、低通滤波器以及振荡器，其中，

所述鉴频鉴相器的两个输入端分别连接所述驱动电路和所述振荡器，用于接收经所述驱动电路放大后的所述输出时钟以及所述振荡器输出的时钟信号，将两个时钟信号的频率差转换为电压时序差后输出；

所述电荷泵电路的输入端与所述鉴频鉴相器连接，输出端与所述低通滤波器连接，用于将所述电压时序差转换为电压控制信号后输出至所述低通滤波器；

所述低通滤波器用于将所述电压控制信号过滤纹波后输出至所述振荡器，以调整所述振荡器的输出频率为所述输出时钟的频率。

4.根据权利要求3所述的用于晶振模块的快速起振电路，其特征在于：

所述振荡器用于在锁定输出频率为所述输出时钟的频率后，向所述晶振模块注入所述第一电流信号以加速所述晶振模块起振。

5.根据权利要求3所述的用于晶振模块的快速起振电路，其特征在于，所述低通滤波器为二阶低通滤波器。

6.根据权利要求3所述的用于晶振模块的快速起振电路，其特征在于，所述振荡器为RC振荡器或LC振荡器。

7.根据权利要求1-6任一项所述的用于晶振模块的快速起振电路，其特征在于，所述开关电路包括幅度检测模块和开关模块；

所述幅度检测模块用于检测所述锁频环电路和所述晶振模块输出，根据检测结果控制所述开关模块进入闭合状态或断开状态。

8.根据权利要求7任一项所述的用于晶振模块的快速起振电路，其特征在于，所述幅度检测模块还用于当检测到所述晶振模块输出幅度达到预设阈值后，断开所述驱动电路和所述锁频环电路与电源稳压模块的连接，关闭所述驱动电路和所述锁频环电路。

9.一种晶体振荡器，包括晶振模块和如权利要求1-8任一项所述的快速起振电路。

10.根据权利要求9所述的晶体振荡器，其特征在于，所述晶体振荡器还包括电源稳压模块，用于为所述晶振模块和所述快速起振电路独立供电。

11.一种集成电路，包括如权利要求9-10任一项所述的晶体振荡器。

12.根据权利要求11所述的集成电路，其特征在于，所述集成电路为低功耗蓝牙SOC芯片。

13.一种快速起振方法，应用于晶体振荡器，所述晶体振荡器包括晶振模块和快速起振电路，所述快速起振电路包括驱动电路、锁频环电路、以及开关电路，其特征在于，所述方法包括：

S1，所述晶振模块上电开始起振，输出时钟信号；

S2，所述驱动电路接收到所述输出时钟后，放大所述输出时钟并输入至所述锁频环电路；

S3，所述锁频环电路接收到放大后的所述输出时钟后，进行锁频操作，将输出频率锁定为所述输出时钟的频率；

S4，所述锁频环电路完成锁频操作后，输出第一电流信号以注入所述晶振模块；

S5，所述开关电路检测到所述晶振模块完成起振后，切换至断开状态以断开所述锁频环路与所述晶振模块的连接，停止向所述晶振模块注入所述第一电流。

14.根据权利要求13所述的晶振快速起振方法，其特征在于，步骤S3后，所述方法还包括以下步骤：

S6，所述开关电路检测到所述锁频操作完成后，进入闭合状态以接通所述锁频环电路与所述晶振模块。

15.根据权利要求13所述的晶振快速起振方法，所述锁频环电路包括鉴频鉴相器、电荷泵电路、低通滤波器以及振荡器，步骤S3包括：

S31，所述鉴频鉴相器接收经所述驱动电路放大后的所述输出时钟以及所述振荡器输出的时钟信号，将两个时钟信号的频率差转换为电压时序差后输出；

S32，所述电荷泵电路接收所述电压时序差，将所述电压时序差转换为电压控制信号后输出；

S33，所述低通滤波器接收所述电压控制信号，过滤纹波后输出至所述振荡器，以调整所述振荡器的输出频率为所述输出时钟的频率，锁定输出频率。

16.根据权利要求15所述的晶振快速起振方法，步骤S33后，步骤S3还包括：

S34，所述振荡器在锁定输出频率为所述输出时钟的频率后，向所述晶振模块注入所述第一电流信号以加速所述晶振模块起振。

17.根据权利要求13-16任一项所述的晶振快速起振方法，所述开关电路包括幅度检测模块和开关模块，其特征在于，所述开关电路状态切换方法包括：

所述幅度检测模块检测所述锁频环电路和所述晶振模块输出，根据检测结果控制所述开关模块进入闭合状态或断开状态。

18.根据权利要求17所述的晶振快速起振方法，S5之后，所述方法还包括以下步骤：

当所述幅度检测模块检测到所述晶振模块输出幅度达到预设阈值后，控制所述开关模块断开所述驱动电路和所述锁频环电路与电源稳压模块的连接，关闭所述驱动电路和所述锁频环电路。

Images