CN101253690A - 频率合成器及其中使用的电荷泵电路 - Google Patents

频率合成器及其中使用的电荷泵电路 Download PDF

Info

Publication number
CN101253690A
CN101253690A CNA2005800498482A CN200580049848A CN101253690A CN 101253690 A CN101253690 A CN 101253690A CN A2005800498482 A CNA2005800498482 A CN A2005800498482A CN 200580049848 A CN200580049848 A CN 200580049848A CN 101253690 A CN101253690 A CN 101253690A
Authority
CN
China
Prior art keywords
signal
circuit
frequency
exported
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800498482A
Other languages
English (en)
Inventor
池田毅
宫城弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIIGATO PRECISION CO Ltd
Ricoh Co Ltd
Original Assignee
NIIGATO PRECISION CO Ltd
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIIGATO PRECISION CO Ltd, Ricoh Co Ltd filed Critical NIIGATO PRECISION CO Ltd
Publication of CN101253690A publication Critical patent/CN101253690A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种频率合成器，具备：信号产生电路(8)，根据相位比较器(3)输出的比较信号与具有比该信号短的脉冲宽度的来自晶体振荡电路(1)的时钟信号，产生以两信号的逻辑积获得的控制信号；以及电荷泵电路，依据信号产生电路(8)所输出的控制信号进行电容器的充电动作或放电动作。从而依据比以往的比较信号短的脉冲宽度的控制信号渐渐地进行电容器的充电动作或放电动作，即使降低电容器的电容值，也可以实质地增大时间常数，能使频率合成器稳定动作。

Description

频率合成器及其中使用的电荷泵电路
技术领域
本发明是有关频率合成器及使用于该合成器的电荷泵电路，尤其是，有关对在频率合成器的电荷泵电路中使用的电容器的充电动作与放电动作的改良。
背景技术
通常，无线电报机中是使用利用PLL(锁相回路(Phase Locked Loop))的频率合成器作为本机振荡电路。图1为表示利用PPL的频率合成器的一般的构造图。如图1所示，频率合成器是由晶体振荡电路1、基准分频器2、相位比较器3、电荷泵电路4、低通滤波器(LPF)5、电压控制振荡器(VCD)6以及可变分频器7所构成。
晶体振荡电路1产生特定频率的信号。基准分频器2以固定的分频比对由晶体振荡电路1所输出的时钟信号的频率进行划分，以产生基准频率的基准信号。相位比较器3检测由基准分频器2所输出的基准信号与由可变分频器7所输出的可变频率信号的相位差，并依据其结果，将逻辑「L」或「H」的比较信号由Up端子与Down端子输出。电荷泵电路4根据相位比较器3的Up端子与Down端子所输出的比较信号进行充电动作或放电动作，由此输出与相位比较器3所检测出的相位差成比例的信号。
LPF5去除由电荷泵电路4所输出的信号的高频成分并输出到VCO6。VCO6以与LPF5所输出的信号的电压成比例的频率振荡并作为本机振荡信号输出到频率合成器外部，同时输出到可变分频器7。可变分频器7以被指定的分频比划分VCO4的输出频率，并将其结果作为可变频率信号输出到相位比较器3。
图2为表示电荷泵电路4的构造例的图。如图2所示，电荷泵电路4具备：电流反射镜电路11、12；连接到相位比较器3的Down端子与第2电流反射镜电路12之间，并用于反转由Down端子所输入的比较信号的逻辑电平的反转电路13；连接到电流反射镜电路11、12的定电流源电路14、15；以及由电容器C与电阻R所构成的环路滤波器16。
第1电流反射镜电路11是对3个pMOS晶体管Tr1至Tr3进行电流镜连接而构成，根据相位比较器3的Up端子所输出的比较信号，利用第1定电流源电路14进行电容器C的充电动作。第2电流反射镜电路12是将3个nMOS晶体管Tr4至Tr6电流镜连接而构成，根据相位比较器3的Down端子所输出的比较信号，利用第2定流源电路15进行电容器C的放电动作。
其次，说明如此构成的以往的频率合成器的动作。相位比较器3是用于检测由基准分频器2所输出的基准信号与由可变分频器7所输出的可变频率信号的相位差。若可变频率信号的相位落后于基准信号的相位，则具有与该相位差对应的脉冲宽度的逻辑「H」的比较信号，由相位比较器3的Up端子输出。此时，向相位比较器3的Down端子输出逻辑「L」的比较信号。
另一方面，若可变频率信号的相位超前基准信号的相位，则具有与该相位差对应的脉冲宽度的逻辑「H」的比较信号，由相位比较器3的Down端子输出。此时，向相位比较器3的Up端子输出逻辑「L」的比较信号。另外，若可变频率信号的相位与基准信号的相位同步时，则由相位比较器3的Up端子与Down端双方输出逻辑「L」的比较信号。由Up端子与Down端子输出的比较信号被输入到电荷泵电路4。
电荷泵电路4按照下述方式进行动作：在以晶体管11接受由相位比较器3的Up端子所输出的逻辑「H」的比较信号时，利用定电流源电路14对环路滤波器16的电容器C进行充电。另外，若利用晶体管12经由反转电路13接受由相位比较器3的Down端子所输出的逻辑「H」的比较信号，则利用定电流源电路15对环路滤波器16的电容器C进行放电。
因为电荷泵电路4进行电容器C的充电动作使得输出端子电压上升时，VCO6的振荡频率会上升。另一方面，若由于电荷泵回路4进行电容器C的放电动作以致输出端子电压下降时，则VCO6的振荡频率会下降。由VCO6输出的本地振荡信号经由可变分频器7回馈到相位比较器3。
当可变频率信号的频率低于基准信号的频率时(可变频率信号的相位落后于基准信号的相位时)，如上述VCO6的输出频率会上升，因此，可变频率信号的频率上升，与基准信号的相位差变小。因此，由VCO6所输出的本地振荡信号的频率逐渐接近与基准信号的频率成比例的希望频率。
另外，当可变频率信号的频率高于基准信号的频率时(可变频率信号的相位超前基准信号的相位时)，如上述，VCO6的输出频率会下降，因此，可变频率信号的频率下降，与基准信号的相位差变小。因此，由VCO6所输出的本地振荡信号的频率逐渐接近与基准信号的频率成比例的希望频率。
如上所述，频率合成器不管可变频率信号的频率(与VCO6的输出频率成比例的频率)高于或低于基准信号的频率，最后还是按照可变频率信号的频率逐渐接近基准信号的频率的方式进行动作，由此，VCO6的振荡频率会被锁定于一定频率。在该锁定状态时，由相位比较器3所输出的比较信号在Up端子与Down端子双方皆作为逻辑「L」的信号。
具有上述构成的频率合成器中，以相位比较器3比较的频率越低，电容器C的电容量值有越大的倾向。因此，要将含有该电容器C的环路滤波器16集成于半导体芯片中有困难，以往是构成环路滤波器16作为半导体芯片的外加零件。但是，近年来，有强烈要求将外加零件零件安装于半导体芯片的内部的情形。
以往，有人尝试将环路滤波器16的电容器C集成于半导体芯片中，并提出几种方法(例如参照专利文献1，2)。
专利文献1：特开平11-122100号公报
专利文献2：特开平11-150735号公报
这些专利文献1、2所记载的技术皆通过缩小电容器C的电容值使可以在半导体芯片中内装电容器C。
可是，要使频率合成器稳定动作，必须将环路滤波器16的电容器C与电阻R规定的时间常数τ(＝CR)设定较高。此时，电容器C是以该时间常数τ充电，所以电容器C的端子电压(电荷泵电路4的输出端子电压)成为缓慢上升。相对地，若为了内装于半导体芯片中而单纯地减少电容器C的电容量时，则有时间常数τ变小，而频率合成器的动作变成不稳定的问题。
此外，考虑通过降低电容器C的电容值，同时降低定电流源电路14、15的定电流值使流经电容器C的电流也降低，而使时间常数τ不至于变小。可是，即使降低定电流源电路14、15的定电流值，为了使电荷泵电路4稳定动作也有界限，无论如何，时间常数τ非降低不可。
发明内容
本发明是为解决此种问题而完成的，其目的在不必降低时间常数，而可以降低电容器的电容值，并将环路滤波器内装于半导体芯片中。
为解决上述课题，在本发明中，产生由相位比较器所输出的比较信号与具有比该信号短的脉冲宽度的时钟信号的逻辑积所获得的控制信号，并根据该控制信号进行电容器的充电或放电动作。
根据如上构成的发明，可以根据比以往的比较信号更短的脉冲宽度的控制信号渐渐地进行电容器的充电动作或放电动作，因此，即使降低电容器的电容量值，也能实质地增大时间常数，并使频率合成器稳定地动作。如此一来，可以将电容器的电容值充分降低而不致使频率合成器的动作不稳定，并将该电容器与电阻构成的环路滤波器内装于半导体芯片中。
附图说明
图1为表示以往的频率合成器的整体构造例的图。
图2为表示电荷泵电路的构造例的图。
图3为表示第1及第2实施方式的频率合成器的整体构造例的图。
图4为表示第1及第2实施方式的信号产生电路的构造例的图。
图5为表示第1及第2实施方式的频率合成器的动作例的时间图。
图6为表示第1及第2实施方式的电容器的充电动作(时间常数)的图。
图7为表示第2实施方式的电荷泵电路的构造例的图。
具体实施方式
(第1实施方式)
以下，根据附图说明本发明的一实施方式。图3为表示第1实施方式的频率合成器的整体构造例。另外，在该图3中，附加与图1所示的符号相同的符号的具有相同功能，所以在此省略赘述。
如图3所示，在本实施方式的频率合成器中，在相位比较器3与电荷泵电路4之间设有信号产生电路8。信号产生电路8根据由相位比较器3的Up端子与Down端子所输出的比较信号、以及具有比该比较信号短的脉冲宽度的时钟信号，产生由两信号的逻辑积所获得的控制信号。在本实施方式中，是使用由晶体振荡电路1所输出的信号作为具有较比较信号短的脉冲宽度的时钟信号。
图4为表示信号产生电路8的构造例的图。如图4所示，本实施方式的信号产生电路8是由OR电路21；定时器22；闩锁电路23、24；AND电路25、26所构成。OR电路21是将相位比较器3的Up端子所输出的比较信号与Down端子所输出的比较信号作为双输入(Two input)，作为这些双信号的逻辑和。即，来自相位比较器3的Up端子与Down端子的任一方的输出信号为逻辑「H」时，OR电路21即输出逻辑「H」的信号。
定时器22根据晶体振荡电路1所输出的特定频率的时钟信号进行计数动作，在由OR电路21输入逻辑「L」的信号时输出重置(Reset)信号RST。闩锁电路23、24分别闩锁由相位比较器3的Up端子与Down端子所输出的比较信号。该闩锁电路23、24在由定时器22输入重置信号RST时，重置进行了闩锁的比较信号。
AND电路25、26将闩锁电路23、24所输出的信号以及晶体振荡电路1所输出的特定频率的时钟信号作为双输入以取得这些双信号的逻辑积。即，第1个AND电路25在相位比较器3的Up端子所输出的比较信号与晶体振荡电路1所输出的时钟信号双方皆在逻辑「H」的期间中由Up’端子输出逻辑「H」的控制信号。另外，第2AND电路26在相位比较器3的Down端子所输出的比较信号与晶体振荡电路1所输出的时钟信号双方皆在逻辑「H」的期间中，由Down’端子输出逻辑「H」的控制信号。
其次，并用图5所示的时间图(Timing Chart)说明如上构成的本实施方式的频率合成器的动作。相位比较器3是用于检测基准分频器2所输出的基准信号(图5的R)以及可变分频器7所输出的可变频率信号(图5的V)的相位差。若可变频率信号的相位落后于基准信号的相位时，即由相位比较器3的Up端子输出具有与该相位差对应的脉冲宽度的逻辑「H」的比较信号(图5的Up的前半部分)。此时，向相位比较器3的Down端子输出逻辑「L」的比较信号(图5的Down前半部分)。
相位比较器3的Up端子输出的逻辑「H」的比较信号以及由Down端子输出的逻辑「L」的比较信号被输入到信号产生电路8。在信号产生电路8通过取得相位比较器3的Up端子所输出的逻辑「H」的比较信号(图5的Up前半部分)以及晶体振荡电路1所输出的特定频率的时钟信号(图5的Crys)的逻辑积，由Up端子所输出的比较信号在「H」期间中，以特定频率的周期产生逻辑「H」的控制信号，并由Up’端子输出(图5的Up’)。此外，通过取得相位比较器3的Down端子所输出的逻辑「L」的比较信号(图5的Down的前半部分)以及晶体振荡电路1所输出的特定频率的时钟信号(图5的Crys)的逻辑积，而产生逻辑「L」的控制信号并由Down’端子输出。
由信号产生电路8的Up’端子与Down’端子所输出的控制信号被输入至电荷泵电路4。电荷泵电路4的构造与图2相同(但是，输入侧的Up端子与Down端子换成Up’端子与Down’端子)。
在图2中，当信号产生电路8的Up’端子输出的逻辑「H」的控制信号被输入到构成第1电流反射镜电路11的pMOS晶体管Tr1的栅极时，pMOS晶体管Tr1截止(off)。pMOS晶体管Tr1一截止，电流镜连接的两个pMOS晶体管pMOS晶体管Tr2、Tr3的栅极即被输入逻辑「L」的信号，因此pMOS晶体管Tr2、Tr3导通。因此，定电流I1由电源端子通过pMOS晶体管Tr2、第1定电流电路14而流向接地端子。
此外，由信号产生电路8的Down端子所输出的逻辑「L」的控制信号通过反转电路13使逻辑电平反转。由此，在构成第2电流反射镜电路12的nMOS晶体管Tr4的栅极被输入逻辑「H」的信号。因此，nMOS晶体管Tr4被导通。nMOS晶体管Tr4一导通，电流镜连接的两个nMOS晶体管Tr5、Tr6的栅极被输入逻辑「L」的信号，因此nMOS晶体管Tr5、Tr6成截止状态。
如上所述，因为第1电流反射镜电路11的pMOS晶体管Tr2、Tr3导通，同时第2电流反射镜电路12的nMOS晶体管Tr5、Tr6截止，由于流经pMOS晶体管Tr2的定电流I1的原因，而引起定电流IC由电流镜连接于pMOS晶体管Tr2的pMOS晶体管Tr3流向电荷泵电路4的输出端子Out。然后，通过如此朝向输出端子Out喷出似地流动的定电流IC，使得环路滤波器16的电容器C被充电。
通过此种电容器C的充电使该电容器C的端子电压(电荷泵电路4的输出端子电压)上升，则VCO6的振荡频率上升。因此，经由可变分频器7由VCO6回馈到相位比较器3的信号频率上升。因此，比基准信号的频率低的可变频率信号的频率逐渐接近该基准信号的频率。结果，由VCO6输出的本地振荡信号的频率逐渐接近与基准信号的频率成比例的希望频率。
另一方面，当可变频率信号的相位超过基准信号的相位时，则具有与该相位差对应的脉冲宽度的逻辑「H」的比较信号，由相位比较器3的Down端子输出(图5 Down后半部分)。此时，向相位比较器3的Up端子输出逻辑「L」的比较信号(图5的Up后半部分)。
由相位比较器3的Up端子输出的逻辑「L」的比较信号与Down端子输出的逻辑「H」的比较信号被输入到信号产生电路8。在信号产生电路8中，通过取得相位比较器3的Up端子输出的逻辑「L」的比较信号(图5的Up后半部分)与晶体振荡电路1输出的特定频率的时钟信号(图5的Crys)的论理积，从而产生逻辑「L」的控制信号而由Up’端子输出。另外，通过取得相位比较器3的Down端子输出的逻辑「H」的比较信号(图5的Down后半部)与晶体振荡电路1输出的特定频率的时钟信号(图5的Crys)的逻辑积，从而由Down端子输出的比较信号在「H」的期间中，以特定频率的周期产生成为逻辑「H」的控制信号，并由Down’端子输出(图5的Down’)。
由信号产生电路8的Up ’端子与Down’端子输出的控制信号被输入到电荷泵电路4。电荷泵电路4按照以下方式动作：在从信号产生电路8的Down’端子接到逻辑「H」的控制信号后，即利用第2定电流源电路15使环路滤波器16的电容器C放电。
即，信号产生电路8的Down’端子输出的逻辑「H」的控制信号是利用反转电路13反转逻辑电平。由此，在构成第2电流反射镜电路12的nMOS晶体管Tr4的栅极会被输入逻辑「LH」的信号。因此，nMOS晶体管Tr4截止(OFF)。nMOS晶体管Tr4一截止，在电流镜连接的两个nMOS晶体管Tr5、Tr6的栅极会被输入逻辑「H」的信号，所以nMOS晶体管Tr5、Tr6导通。因此，定电流I2由电源端子通过第2定电流电路15、nMOS晶体管Tr5朝向接地端子流动。
另外，由信号产生电路8的Up ’端子输出的逻辑「L」的控制信号是被输入到构成第1电流反射镜电路11的pMOS晶体管Tr1的栅极。因此，pMOS晶体管Tr1导通。pMOS晶体管Tr1一导通，电流镜连接的两个pMOS晶体管Tr2、Tr3的栅极被输入逻辑「H」的信号，所以pMOS晶体管Tr2、Tr3截止。
如上所述，因为第1电流反射镜电路11的pMOS晶体管Tr3、Tr3截止，同时第2电流反射镜电路12的nMOS晶体管Tr5、Tr6导通，由于流经nMOS晶体管Tr5的定电流I2的原因，而引起定电流ID经由电流镜连接于nMOS晶体管Tr5的nMOS晶体管Tr6，犹如从环路滤波器16的电容器C吸入一般地朝接地端子流动，电容器C被放电。
由于此种晶体管C的放电，若该电容器C的端子电压(电荷泵电路4的输出端子电压)下降，则VCO6的振荡频率下降。因此，经由可变分频器7由VCO6回馈至相位比较器3的信号频率会降低。如此一来，比基准信号的频率更高的可变频率信号的频率逐渐接近该基准信号的频率。其结果是由VCO6输出的本机振荡信号的频率逐渐接近与基准信号的频率成比例的希望频率。
如上所述，频率合成器无论在可变频率信号频率高于或低于基准信号的频率，最后，可变频率信号的频率都接近基准信号的频率，由此，VCO6的振荡频率被锁定于一定频率。在该锁定状态时，即可变频率信号的相位与基准信号的相位同步时，由相位比较器3输出的比较信号的Up端子与Down端子双方皆设定为逻辑「L」。
当逻辑「L」的比较信号被由Up端子与Down端子双方输出时，由信号产生电路8的Up’端子与Down’端子也输出逻辑「L」控制信号。若电荷泵电路4从信号产生电路8的Up’端子与Down’端子双方接到逻辑「L」的控制信号，则成为高阻抗(High impedance)的状态。
即，Up’端子与Down’端子双方皆变成逻辑「L」后，第1电流反射镜电路11的pMOS晶体管Tr1与第2电流反射镜电路12的nMOS晶体管Tr4都成为导通(ON)。因此，第1电流反射镜电路11的pMOS晶体管Tr2、Tr3以及第2电流反射镜电路12的nMOS晶体管Tr5、Tr6都截止(OFF)，成为不流通定电流IC、ID的高阻抗状态。
如以上的详细说明，在本实施方式中，并非利用相位比较器3的Up端子与Down端子所输出的比较信号本身进行电容器C的充放电，而是利用取得该比较信号与具有比该信号短的脉冲宽度的时钟信号的逻辑积而得到的控制信号进行电容器C的充放电。因此，根据比比较信号短的脉冲宽度的控制信号渐渐地进行电容器C的充放电动作。
图6为表示电容器C的充电动作的图。在图6中，实线A为表示使用本实施方式以降低电容器C的电容值时(如图3所示构成频率合成器的情况)的特性，虚线B为表示不使用本实施方式(如图1所示构成频率合成器的情况)而是单纯将电容器C的电容值降低时的特性。
如上所述，根据本实施方式，即使将电容器C的电容值降低，也可以利用大电容值的电容器C，将时间常数τ放大成与以往以环路滤波器16作为半导体芯片的外加零件的相同程度。因此可以充分缩小电容器C的电容值并将由该电容器C与电阻R所构成的环路滤波器16内藏于半导体芯片中，而不会发生频率合成器的动作不稳定的情况。
(第2实施方式)
其次，要说明本发明的第2实施方式。图7为表示第2实施方式的电荷泵电路4的构成例的图。另外，在本图7中，赋予与图2所示的符号的相同符号的是具有相同功能，所以在此省略其重复说明。另外，使用本电荷泵电路4的频率合成器的整体构造与图3相同。
第2实施方式的电荷泵电路4除了图2所示的构造要件之外，还具备两个nMOS晶体管18、19。第1nMOS晶体管18连接到第1定电流源电路14与接地端子之间，而栅极连接到信号产生电路8的Up’端子。此外，第2 nMOS晶体管19连接到第2定电流源电路15与第2电流反射镜电路12之间，而栅极是连接到信号产生电路8的Down’端子。
所述两个nMOS晶体管18、19在由信号产生电路8输出逻辑「H」信号时导通，在输出逻辑「L」信号时截止。如上所述，两个nMOS晶体管18、19发挥着根据信号产生电路8所输出的控制信号以切换定电流电路14、15是否连接的切换电路的功能。
其次要说明如图7所构成的电荷泵电路4以及包含该电路的图3所示的频率合成器的动作。相位比较器3是用于检测基准分频器2所输出的基准信号(图5的R)以及可变分频器7所输出的可变频率信号(图5的V)的相位差。若可变频率信号的相位落后基准信号的相位，则具有与该相位差对应的脉冲宽度的逻辑「H」的比较信号由相位比较器3的Up端子输出(图5的Up前半部分)。此时，向相位比较器3的Down端子输出逻辑「L」的比较信号(图5的Down前半部分)。
由相位比较器3的Up端子输出的逻辑「H」的比较信号与由Down端子输出的逻辑「L」的比较信号被输入到信号产生电路8。在信号产生电路8中，通过取得相位比较器3的Up端子所输出的逻辑「H」的比较信号(图5的Up前半部分)与晶体振荡电路1所输出的特定频率的时钟信号(图5的Crys)的逻辑积，从而由Up端子所输出的比较信号在「H」的期间中，以特定频率的周期产生成为逻辑「H」的控制信号，并由Up’端子输出(图5的Up’)。另外，通过取得相位比较器3的Down端子所输出的逻辑「L」的比较信号(图5的Down的前半部分)与晶体振荡电路1所输出的特定频率的时钟信号(图5的Crys)的逻辑积，而产生逻辑「L」的控制信号并由Down’端子输出。
由信号产生电路8的Up’端子与Down’端子输出的控制信号被输入到电荷泵电路4。由信号产生电路8的Up’端子输出的逻辑「H」的控制信号一输入到构成第1电流反射镜电路11的pMOS晶体管Tr1的栅极时，pMOS晶体管Tr1会截止。pMOS晶体管Tr1一截止(OFF)，向被电流镜连接的两个pMOS晶体管Tr2、Tr3的栅极输入逻辑「L」的信号，所以pMOS晶体管Tr2、Tr3导通。
另一方面，由于逻辑「H」的控制信号由信号产生电路8的Up’端子输出，因此，第1 nMOS晶体管1 8导通。因此，定电流I1由电源端子流经pMOS晶体管Tr2、第1定电流源电路14与第1 nMOS晶体管18而流向接地端子。
另外，由信号产生电路8的Down’端子输出的逻辑「L」的控制信号被反转电路13反转逻辑电平。因此，构成第2电流反射镜电路12的nMOS晶体管Tr4的栅极被输入逻辑「H」的信号。因此，nMOS晶体管Tr4变成导通。nMOS晶体管Tr4一导通，电流镜连接的两个nMOS晶体管Tr5、Tr6的栅极即被输入逻辑「L」的信号，所以nMOS晶体管Tr5、Tr6截止。
如上所述，因为第1电流反射镜电路11的pMOS晶体管Tr2、Tr3变成导通，同时第2电流反射镜电路12的nMOS晶体管Tr5、Tr6成为截止，由于流经pMOS晶体管Tr2的定电流I1，引起定电流IC由电流镜连接于pMOS晶体管Tr2的pMOS晶体管Tr3朝向电荷泵电路4的输出端子Out流动。然后，通过如此朝向输出端子Out喷出般地流通的定电流IC，从而环路滤波器16的电容器C被充电。
通过此种电容器C的充电，该电容器C的端子电压(电荷泵电路4的输出端子电压)上升，则VCO6的振荡频率上升。因此，通过可变分频器7由VCO6回馈至相位比较器3的信号频率上升。由此，低于基准信号的频率的可变频率信号的频率逐渐接近该基准信号的频率。其结果是，由VCO6输出的本机振荡信号的频率逐渐接近与基准信号的频率成比例的希望频率。
在进行此种电容器C的充电动作时，由信号产生电路8的Down’端子输出逻辑「L」的控制信号，因此，第2 nMOS晶体管19成为截止。因此，由电源端子朝向接地端子的定电流I2不流动。
另一方面，若可变频率信号的相位比基准信号的相位超前时，则具有与该相位差对应的脉冲宽度的逻辑「H」的比较信号由相位比较器3的Down端子输出(图5的Down后半部)。此时向相位比较器3的Up端子输出逻辑「L」的比较信号(图5的Up后半部)。
由相位比较器3的Up端子所输出的逻辑「L」的比较信号以及由Down端子所输出的逻辑「H」的比较信号被输入于信号产生电路8。在信号产生电路8中，通过取得相位比较器3的Up端子输出的逻辑「L」的比较信号(图5的Up后半部分)以及从晶体振荡电路1输出的特定频率的时钟信号(图5的Crys)的逻辑积，从而产生逻辑「L」的控制信号并由Up’端子输出。此外，通过取得相位比较器3的Down端子所输出的逻辑「H」的比较信号(图5的Down后半部分)与晶体振荡电路1所输出的特定频率的时钟信号(图5的Crys)的逻辑积，由Down端子所输出的比较信号在「H」的期间中，以特定频率的周期产生成为逻辑「H」的控制信号并从Down’端子输出(图5的Down’)。
信号产生电路8的Up’端子与Down’端子所输出的控制信号是被输入到电荷泵电路4。电荷泵电路4按照下述方式动作：若由信号产生电路8的Down’端子接到逻辑「H」的控制信号，则利用第2定电流源电路15使环路滤波器16的电容器C放电。
即，由信号产生电路8的Down’端子输出的逻辑「H」的控制信号通过反转电路13反转逻辑电平。因此，在构成第2电流反射镜电路12的nMOS晶体管Tr4的栅极被输入逻辑「LH」的信号。由此，nMOS晶体管Tr4成为截止。nMOS晶体管Tr4一截止，在电流镜连接的两个nMOS晶体管Tr5、Tr6的栅极即被输入逻辑「H」的信号，所以nMOS晶体管Tr5、Tr6变为导通状态。
另一方面，由于信号产生电路8 Down’端子输出逻辑「H」的控制信号，所以，第2 nMOS晶体管19成为导通。因此，定电流I2由电源端子通过第2定电流源电路15、第2 nMOS晶体管19和nMOS晶体管Tr5朝向接地端子流动。
另外，由信号产生电路8的Up’端子输出的逻辑「L」的控制信号被输入到构成第1电流反射镜电路11的pMOS晶体管Tr1的栅极。因此，pMOS晶体管Tr1成为导通。pMOS晶体管Tr1一成为导通状态，在电流镜连接的两个pMOS晶体管Tr2、Tr3的栅极被输入逻辑「H」的信号，所以pMOS晶体管Tr2、Tr3变成截止状态。
如上所述，因为第1电流反射镜电路11的pMOS晶体管Tr2、Tr3变成截止，同时，第2电流反射镜电路12的nMOS晶体管Tr5、Tr6变成导通，由于流经nMOS晶体管Tr5的定电流I2的原因，而引起定电流ID经由电流镜连于nMOS晶体管Tr5的nMOS晶体管Tr6，犹如从环路滤波器16的电容器C吸入一般，朝接地端子流动，电容器C被放电。
通过此种电容器C的放电，该电容器C的端子电压(电荷泵电路4的输出端子电压)下降，则VCO6的振荡频率也下降。因此，通过可变分频器7由VCO6回馈到相位比较器3的信号的频率下降。因此，比基准信号的频率高的可变频率信号的频率逐渐接近该基准信号的频率。结果，由VCO6所输出的本机振荡信号的频率也逐渐接近与基准信号的频率成比例的希望频率。
在进行此种电容器C放电动作时，由信号产生电路8的Up’端子输出逻辑「L」的控制信号，所以第1 nMOS晶体管18截止。因此由电源端子朝向接地端子的定电流I1不流动。
如上所述，频率合成器无论可变频率信号的频率高于或低于基准信号的频率，最后，可变频率信号的频率都接近基准信号的频率，由此，VCO6的振荡频率会被锁定在一定频率。在该锁定状态下，即，可变频率信号的位相与基准信号的相位同步时，由相位比较器3所输出的比较信号在Up端子与Down端子双方皆设成为逻辑「L」。
逻辑「L」的比较信号由Up端子与Down端子双方输出后，由信号产生电路8的Up’端子与Down’端子输出逻辑「L」的控制信号。电荷泵电路4由信号产生电路8的Up’端子与Down’端子双方接到逻辑「L」的控制信号后，即成为高阻抗(High Impedance)状态。
即，Up’端子与Down’端子双皆成为逻辑「L」时，第1电流反射镜电路11的pMOS晶体管Tr1与第2电流反射镜电路12的nMOS晶体管Tr4皆成为导通状态。因此，第1电流反射镜电路11的pMOS晶体管Tr2、Tr3以及第2电流反射镜电路12的nMOS晶体管Tr5、Tr6皆成为截止状态，成为不流通任何定电流IC、ID的高阻抗状态。
此时，通过由信号产生电路8的Up’端子与Down’端子输出逻辑「L」的控制信号，因此，第1与第2 nMOS晶体管18、19皆成为截止状态。所以，由电源端向接地端的定电流I1、I2皆不流通。
如上详细说明，在第2实施方式中，在电容器C的充电动作中，是利用第2 nMOS晶体管19切断第2定电流电路15的连接，在电容器C的放电动作中，是利用第1nMOS晶体管18切断第1定电流电路16的连接。另外，在高阻抗状态(锁定状态)时，是利用两个nMOS晶体管18、19切断定电流电路15、16的连接。如此一来，可以消除流经与动作无关的路径的电流I1、I2，而减低消耗电流。
此外，在上述第1与第2实施方式中，说明了如图4所示那样构成信号产生电路8的例子，本发明并不局限于此。例如，也可以不设置OR电路21、定时器22、闩锁电路23、24，而采用仅具有AND电路25、26的构造。
另外，在上述第1与第2实施方式中，是针对将信号产生电路8与电荷泵电路4分别构成为各自的区块(Block)的例加以说明，但是也可以在电荷泵电路4之中，内装信号产生电路8。此时内装的电路可以为如图4所示的电路，也可以仅为AND电路25、26。
此外，在上述第1与第2实施方式中，是针对依照高态有效(Active Hi)(在逻辑「H」时变成有效(Active)的理论)动作的例加以说明，也可以构成为依照低态有效(Active Low)进行动作的电路。
另外，在上述第1与第2实施方式中，是以利用由晶体振荡电路1所输出的信号作为具有比由相位比较器3的Up端子与Down端子所输出的比较信号短的脉冲宽度的时钟信号加以说明，但本发明并不局限于此。例如，也可以利用基准分频器2分频由晶体振荡电路1所输出的信号中途的信号作为时钟信号。另外，也可以另外设置定时产生器(Timing generator)，由此产生具有较比较信号短的脉冲宽度的时钟信号。定时产生器所产生的时钟信号也可以设成：比较信号在「H」期间中只有一次成为逻辑「H」的单发脉冲信号(One shot pulse signal)。
另外，在上述第1与第2实施方式中，是就电容器C的端子电压一上升，VCO6的振荡频率也上升，电容器C的端子电压一下降，VCO6的振荡频率也下降的频率合成器的例子加以说明，但与其相反地，本发明也可以适用于电容器C的端子电压一上升，VCO6的振荡频率下降，电容器C的端子电压一下降，VCO6的振荡频率上升的频率合成器。
再者，上述第1与第2实施方式皆仅供表示实施本发明时的具体例，并非通过这些例子限定解释本发明的技术范围。即，本发明在不脱离其精神或其特征的范围内，可以用各种形态来实施。
〔产业上的可利用性〕
本发明适用于具备含有电容器的环路滤波器的电荷泵电路与使用该电路的频率合成器。

Claims (5)

1.一种频率合成器，其具备：
相位比较器，用于检测由基准分频器输出的基准信号与由可变分频器输出的可变频率信号的相位差，并输出具有与检测到的相位差对应的脉冲宽度的比较信号；
信号产生电路，根据由上述相位比较器所输出的比较信号与具有比该信号短的脉冲宽度的时钟信号，产生由两信号的逻辑积所获得的控制信号；以及
电荷泵电路，根据由上述信号产生电路所输出的控制信号，利用定电流源进行环路滤波器的电容器的充电动作或放电动作。
2.如权利要求1所述的频率合成器，其特征在于，
上述基准分频器通过固定的分频比例对由晶体振荡电路所输出的信号的频率进行划分，而产生上述基准信号；
将由上述晶体振荡电路所输出的信号或由上述基准分频器所输出的分频途中的信号当做上述时钟信号。
3.如权利要求1所述的频率合成器，其特征在于，
上述电荷泵电路具备切换电路，该切换电路根据上述信号产生电路所输出的控制信号，切换上述定电流源的连接的有无。
4.一种电荷泵电路，其具备：
信号产生电路，依据由相位比较器所输出的比较信号与具有比该信号短的脉冲宽度的时钟信号，产生由两信号的逻逻积获得的控制信号；以及
环路滤波器，根据上述信号产生电路所输出的控制信号，利用定电流源进行电容器的充电动作或放电动作。
5.如权利要求4所述的电荷泵电路，其特征在于，
具备切换电路，其依据上述信号产生电路所输出的控制信号，切换上述定电流源的连接的有无。
CNA2005800498482A 2005-06-02 2005-12-28 频率合成器及其中使用的电荷泵电路 Pending CN101253690A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005163070 2005-06-02
JP163070/2005 2005-06-02

Publications (1)

Publication Number Publication Date
CN101253690A true CN101253690A (zh) 2008-08-27

Family

ID=37481329

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800498482A Pending CN101253690A (zh) 2005-06-02 2005-12-28 频率合成器及其中使用的电荷泵电路

Country Status (6)

Country Link
US (1) US7579888B2 (zh)
EP (1) EP1887701A1 (zh)
JP (1) JPWO2006129396A1 (zh)
CN (1) CN101253690A (zh)
TW (1) TW200644438A (zh)
WO (1) WO2006129396A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108471307A (zh) * 2017-10-30 2018-08-31 四川和芯微电子股份有限公司 电荷泵电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008206035A (ja) * 2007-02-22 2008-09-04 Elpida Memory Inc Ｐｌｌ回路
TWI746997B (zh) * 2018-06-27 2021-11-21 矽創電子股份有限公司 電荷泵

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2933472B2 (ja) * 1993-10-04 1999-08-16 日本電気アイシーマイコンシステム株式会社 位相同期回路
JP3388071B2 (ja) * 1995-09-20 2003-03-17 富士通株式会社 位相同期回路、および位相同期回路を含む半導体装置
JP2005252930A (ja) 2004-03-08 2005-09-15 Matsushita Electric Ind Co Ltd Ｐｌｌ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108471307A (zh) * 2017-10-30 2018-08-31 四川和芯微电子股份有限公司 电荷泵电路
CN108471307B (zh) * 2017-10-30 2021-05-28 四川和芯微电子股份有限公司 电荷泵电路

Also Published As

Publication number Publication date
EP1887701A1 (en) 2008-02-13
TW200644438A (en) 2006-12-16
US20080191761A1 (en) 2008-08-14
JPWO2006129396A1 (ja) 2008-12-25
EP1887701A8 (en) 2008-04-02
US7579888B2 (en) 2009-08-25
WO2006129396A1 (ja) 2006-12-07

Similar Documents

Publication Publication Date Title
US8264286B2 (en) Phase-locked loop circuit
US8536910B2 (en) System and method for reducing power consumption in a phased-locked loop circuit
KR940001724B1 (ko) 위상동기회로
CN101079625A (zh) 时钟切换电路
US20010017566A1 (en) Charge pump type voltage conversion circuit having small ripple voltage components
CN102195641B (zh) 锁相回路启动电路
JP2914310B2 (ja) チャージポンプ回路及びそれを用いたｐｌｌ回路
JPH07202690A (ja) クロック信号発生回路
US7663417B2 (en) Phase-locked loop circuit
US8786315B2 (en) Phase frequency detector
US20070285082A1 (en) Lock Detecting Circuit, Lock Detecting Method
US8760202B1 (en) System for generating clock signal
US20040251970A1 (en) Method for clock generator lock-time reduction during speedstep transition
US7990192B2 (en) Phase locked loop and method for charging phase locked loop
CN101253690A (zh) 频率合成器及其中使用的电荷泵电路
CN101335523A (zh) 频率合成器
CN112234981B (zh) 数据与时钟恢复电路
CN111294043B (zh) 一种基于pll的自动恢复外部时钟的系统
JP3617456B2 (ja) Ｐｌｌ回路および光通信受信装置
CN108449085A (zh) 锁相环和电子系统
US20070200636A1 (en) Power supply noise insensitive charge pump, loop filter, VCO control, and VCO
JP4343246B2 (ja) 周波数シンセサイザおよびこれに用いるチャージポンプ回路
KR101901321B1 (ko) 클럭 발생기 및 클럭 발생 방법
CN102130684A (zh) 压控振荡器的保护电路
US6304147B1 (en) Method and circuit for reduced power consumption in a charge pump circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080827