CN101335523A - 频率合成器 - Google Patents

频率合成器 Download PDF

Info

Publication number
CN101335523A
CN101335523A CNA2008101248920A CN200810124892A CN101335523A CN 101335523 A CN101335523 A CN 101335523A CN A2008101248920 A CNA2008101248920 A CN A2008101248920A CN 200810124892 A CN200810124892 A CN 200810124892A CN 101335523 A CN101335523 A CN 101335523A
Authority
CN
China
Prior art keywords
signal
frequency
phase
frequency synthesizer
detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101248920A
Other languages
English (en)
Inventor
刘旻钟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101335523A publication Critical patent/CN101335523A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种频率合成器。所述频率合成器包括：相位频率检测器，用于通过检测基准信号与比较信号之间的频率差和相位差，产生向上信号和向下信号；电荷泵，用于根据所述向上信号和所述向下信号来输出控制信号；压控振荡器，用于根据所述控制信号来输出振荡输出信号；占空因数校正电路，连接于所述压控振荡器，以补偿所述振荡输出信号的占空因数；以及反馈分频器，用于通过划分所述振荡输出信号的频率，将所述比较信号提供给所述相位频率检测器。利用本发明，可提供具有低抖动部件的频率合成器，还可提供能够将功耗最小化的频率合成器。

Description

频率合成器
技术领域
本发明涉及一种频率合成器。
背景技术
已经研发了具有微处理器的大型集成电路装置。典型地，在微处理器中，执行由程序指定的操作的操作装置可以与时钟同步地工作。
通常用频率合成器电路来产生时钟，该频率合成器电路使用PLL(锁相环路)。
但是，因为PLL的相位噪声对系统直接产生影响，所以设计低抖动(jitter)的频率合成器很重要。
因此，本领域需要改良的频率合成器。
发明内容
本发明的实施例提供一种频率合成器。
根据本发明的实施例，频率合成器设置为具有低抖动部件。
此外，实施例可提供能够将功耗最小化的频率合成器。
根据一个实施例的频率合成器包括：相位频率检测器，用于基于基准信号与比较信号之间检测到的频率差和相位差，产生向上信号和向下信号；电荷泵，用于根据所述向上信号或所述向下信号，通过充电或放电电压来输出控制信号；压控振荡器，用于根据所述电荷泵输出的所述控制信号来输出具有一个频率的信号作为振荡输出信号；占空因数校正电路，连接于所述压控振荡器，以补偿占空因数；以及反馈分频器，通过划分所述振荡输出信号的频率，将所述比较信号提供给所述相位频率检测器。
利用本发明，可提供具有低抖动部件的频率合成器。此外，还可提供能够将功耗最小化的频率合成器。
附图说明
图1是示出根据本发明实施例的频率合成器的方框图。
图2是示出根据本发明实施例的相位频率检测器的电路图。
图3是示出根据本发明实施例的频率合成器的电荷泵的电路图。
图4是示出根据本发明实施例的频率合成器的压控振荡器的电路图。
图5是示出根据本发明实施例的频率合成器的占空因数校正电路的电路图。
具体实施方式
下面参照附图描述根据实施例的频率合成器。
图1是示出根据实施例的频率合成器的方框图。
根据实施例，题述频率合成器100适于获得650MHz的输出频率特性。
参照图1，频率合成器100可包括相位频率检测器(PFD)10、电荷泵(CP)20、压控振荡器(VCO)30、占空因数校正电路(DCC)40、以及反馈分频器(divider)50。
在另一实施例中，频率合成器100可包括基准分频器70和后置分频器(post divider)60。根据实施例，基准分频器70可设计为4位可编程分频器，反馈分频器50可设计为8位可编程分频器，后置分频器60可设计为3位可编程分频器。
图2是示出根据实施例的PFD 10的电路图。
参照图2，PFD 10可检测基准信号fR与比较信号fS之间的相位差和频率差。当与基准信号fR的相位相比，比较信号fS的相位落后时，PFD 10输出相位误差向上(up)信号。而当与基准信号fR的相位相比，比较信号fS的相位领先时，PFD 10输出相位误差向下(down)信号。
根据实施例，PFD 10构造为使得该PFD 10能够检测频率以及相位。
再参照图1，PFD 10对基准信号fR与比较信号fS做比较，然后将与这两个信号之间的频率差、相位差相应的相位误差向上/向下信号输出到CP 20，其中基准信号fR可以是基准分频器70的输出信号，比较信号fS可以是反馈分频器50的输出信号。
再参照图2，PFD 10中可包括延迟单元11，使得PFD 10能够将相位误差向上/向下信号同时变为高时出现的死区(dead zone)现象最小化。
PFD 10的输出信号可用于控制CP 20。这可以通过改变CP 20中包括的环路滤波器23的值来实现。
图3是示出根据实施例的CP 20的电路图。
CP 20可包括电流源和开关电路21、缓冲电路22和环路滤波器23。
CP 20基于相位误差向上信号对环路滤波器23充电，基于相位误差向下信号对环路滤波器23放电。
环路滤波器23用作低通滤波器。具体而言，环路滤波器23允许低频带的输出信号通过，使得输出信号能够传输给VCO 30。
根据实施例，环路滤波器23包括一个电阻R1和两个电容C1、C2。考虑开环带宽和相位容限来确定滤波器参数。在一个实施例中，通过选择56°的相位容限和1MHz的环路带宽能够确定环路滤波器23的最佳参数C1、C2和R1。
电流源和开关电路21基于PFD 10输出的相位误差向上信号和相位误差向下信号来运行。如果相位误差向上信号输入电流源和开关电路21，则开关S1、S4工作在导通状态下，而开关S2、S3工作在断开状态下，以向环路滤波器23提供充电电流。
此外，如果从PFD 10接收到相位误差向下信号，则开关S1、S4工作在断开状态下，而开关S2、S3工作在导通状态下，以允许从环路滤波器23流出放电电流。
开关S1、S2可以是PMOS晶体管，开关S3、S4可以是NMOS晶体管。
可以通过充电电流和放电电流对环路滤波器23进行充电和放电，使环路滤波器23产生控制电压并将该控制电压提供给VCO 30。
缓冲电路22补偿VCO 30处出现的开关时间失配和电流失配。不管什么时候PMOS晶体管和NMOS晶体管分别通过相位误差向上/向下信号而导通/断开，都会因为所产生的电荷分配(charge sharing)而可能出现开关时间失配和电流失配。
电流失配可造成频率合成器100的抖动。
参照图3，缓冲电路22包括OP-AMP。因此，当开关S1、S4处于断开状态而开关S2、S3处于导通状态时，缓冲电路22向电容Cu提供负电荷。当开关S1、S4处于导通状态而开关S2、S3处于断开状态时，缓冲电路22向电容Cd提供正电荷。由此将开关时间失配和电流失配最小化。
环路滤波器23根据CP 20的操作产生控制电压，并将控制电压输出到VCO 30，在该控制电压下，VCO 30以目标频率振荡。
图4是示出根据实施例的VCO 30的电路图。
VCO 30可分为反相器延迟链式振荡器或差分延迟(differential delay)链式振荡器。参照图4，根据实施例，为了降低电源电压的噪声，可使用差分延迟链式环形振荡器。
环形振荡器可利用电流控制信号(Vcon)进行振荡操作。这里，环形振荡器包括四个差分延迟单元31。因此，总的相位延迟是360度。
VCO 30可具有500MHz至1000MHz的频率产生范围，能够处理10MHz至100MHz的输入信号。
VCO 30输出其频率受控制电压控制的信号。这个输出信号可称为振荡输出信号。
图5是示出根据实施例的DCC 40的电路图。
DCC 40可加在VCO 30的输出端子，使得频率合成器100的输出占空因数比的值为50±5％。
DCC 40可具有差分结构。晶体管41、42的宽度和长度尺寸可选择为使得频率合成器100能够保持50％的占空因数比。
再参照图1，通过划分振荡输出信号的频率，反馈分频器50将比较信号fS输出给PFD 10。
此外，频率合成器100还可以包括掉电(power down)模块90。掉电模块90提供掉电模式，用于通过待机模式中的开关操作来降低功耗。
在另一实施例中，频率合成器100可包括锁定检测器80。在一个实施例中，锁定检测器80可以是10位锁定检测器，用于确定锁定状态。
锁定检测器80可用于确定基准信号fR和比较信号fS是否被锁定，其中基准信号fR是基准分频器70的输出信号，而比较信号fS是反馈分频器50的输出信号。
根据利用锁定检测器80的一个实施例，如果在10个连续的比较周期内相位差小于2ns，则锁定检测器80确定当前状态为锁定状态，然后输出高电平信号。但是，如果在10个连续的比较周期内相位差大于2ns，则锁定检测器80确定当前状态为非锁定状态，然后输出低电平信号。
上述频率合成器100运行使得比较信号与基准信号具有相同的相位，由此控制VCO 30以目标频率振荡。
因此，上述实施例可提供具有低抖动部件的频率合成器。
此外，实施例可提供能够将功耗最小化的频率合成器。
说明书中对“一个实施例”、“实施例”、“示例性实施例”等等的所有参考都表示结合实施例所述的具体特征、结构或特性包括在本发明的至少一个实施例中。这些用语在说明书中不同地方的出现不一定都指同一个实施例。此外，当结合任一实施例描述具体特征、结构或特性时，都认为它落入本领域技术人员结合其它实施例能够实现这些特征、结构或特性的范围内。
虽然参照很多示例性实施例描述了本发明的实施例，应当理解，本领域技术人员能够设计出很多其它的改型和实施例，这些改型和实施例将落入本发明原理的精神和范围内。具体而言，对于落入说明书、附图和所附权利要求书范围内的主题组合配置的组成部分和/或配置，各种变型和改型都是可能的。对于本领域技术人员来说，除了组成部分和/或配置的变型和改型，替代性使用也是显然的。

Claims (14)

1、一种频率合成器，包括：
相位频率检测器，用于基于检测到的基准信号与比较信号之间的频率差和相位差，产生向上信号和向下信号；
电荷泵，用于从所述相位频率检测器接收所述向上信号和所述向下信号，并基于所述向上信号和所述向下信号，通过充电或放电电压来输出控制信号；
压控振荡器，用于利用所述电荷泵输出的所述控制信号来输出振荡输出信号；
占空因数校正电路，连接至所述压控振荡器，以补偿所述振荡输出信号的占空因数；以及
反馈分频器，用于划分所述振荡输出信号的频率，并将划分后的频率作为所述比较信号输出给所述相位频率检测器。
2、如权利要求1所述的频率合成器，还包括：
基准分频器，用于划分输入频率，并将划分后的输入频率作为所述基准信号输出给所述相位频率检测器；以及
后置分频器，用于划分所述振荡输出信号的频率，并将所述振荡输出信号的划分后的频率输出。
3、如权利要求2所述的频率合成器，其中，所述基准分频器包括4位可编程分频器。
4、如权利要求2所述的频率合成器，其中，所述后置分频器包括3位可编程分频器。
5、如权利要求1所述的频率合成器，其中，当与所述基准信号的相位相比，所述比较信号的相位落后时，所述相位频率检测器输出所述向上信号；当与所述基准信号的相位相比，所述比较信号的相位领先时，所述相位频率检测器输出所述向下信号。
6、如权利要求5所述的频率合成器，其中，所述相位频率检测器包括延迟单元，当所述向上信号和所述向下信号都为高时，所述延迟单元被激活。
7、如权利要求1所述的频率合成器，其中，所述电荷泵包括：
电流源和开关电路，用于根据所述相位频率检测器的所述向上信号和所述向下信号，通过进行开关操作来控制充电和放电操作；
环路滤波器，用于当所述基准信号与所述比较信号之间没有频率差和相位差时，向所述电流源和开关电路提供电流；以及
缓冲电路，设置在所述电流源和开关电路与所述环路滤波器之间，用于补偿开关时间失配和电流失配。
8、如权利要求7所述的频率合成器，其中，所述环路滤波器包括电阻、
第一电容、第二电容，所述电阻和所述第一电容与所述第二电容并联连接。
9、如权利要求1所述的频率合成器，其中，所述压控振荡器包括差分延迟链式环形振荡器。
10、如权利要求9所述的频率合成器，其中，所述压控振荡器包括四个差分延迟单元。
11、如权利要求1所述的频率合成器，其中，所述反馈分频器包括8位可编程分频器。
12、如权利要求1所述的频率合成器，还包括掉电，用于在待机模式中通过开关操作来阻止供电。
13、如权利要求1所述的频率合成器，还包括锁定检测器，所述锁定检测器连接于所述相位频率检测器，以确定所述基准信号与所述比较信号之间的锁定状态。
14、如权利要求13所述的频率合成器，其中，所述锁定检测器包括10位锁定检测器。
CNA2008101248920A 2007-06-25 2008-06-25 频率合成器 Pending CN101335523A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070062508A KR100940622B1 (ko) 2007-06-25 2007-06-25 주파수 합성기
KR1020070062508 2007-06-25

Publications (1)

Publication Number Publication Date
CN101335523A true CN101335523A (zh) 2008-12-31

Family

ID=40135855

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101248920A Pending CN101335523A (zh) 2007-06-25 2008-06-25 频率合成器

Country Status (5)

Country Link
US (1) US20080315926A1 (zh)
JP (1) JP2009005360A (zh)
KR (1) KR100940622B1 (zh)
CN (1) CN101335523A (zh)
TW (1) TW200908562A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111131A (zh) * 2009-12-28 2011-06-29 无锡中星微电子有限公司 一种占空比纠正电路
CN111416616A (zh) * 2019-01-04 2020-07-14 默升科技集团有限公司 具有宽频率覆盖的pll

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824790B1 (ko) * 2006-08-21 2008-04-24 삼성전자주식회사 클록 체배기 및 이를 포함하는 클록 생성기
KR100817081B1 (ko) * 2007-01-11 2008-03-26 삼성전자주식회사 동기 실패를 방지하는 장치 및 그에 따른 지연 동기 루프
KR20100077548A (ko) * 2008-12-29 2010-07-08 주식회사 동부하이텍 위상동기회로
KR101196706B1 (ko) * 2009-10-29 2012-11-07 에스케이하이닉스 주식회사 지연 고정 루프 회로를 포함하는 반도체 집적 회로
US8598925B1 (en) 2012-07-16 2013-12-03 Nanowave Technologies Inc. Frequency determination circuit and method

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4378509A (en) * 1980-07-10 1983-03-29 Motorola, Inc. Linearized digital phase and frequency detector
JPS61216524A (ja) 1985-03-22 1986-09-26 Hitachi Ltd 位相同期検出回路
US5140284A (en) * 1991-02-20 1992-08-18 Telefonaktiebolaget L M Ericsson Broad band frequency synthesizer for quick frequency retuning
US5304952A (en) * 1993-05-10 1994-04-19 National Semiconductor Corporation Lock sensor circuit and method for phase lock loop circuits
JP3479559B2 (ja) * 1994-07-28 2003-12-15 ローム株式会社 周波数位相比較器
CA2159762C (en) * 1995-10-03 2000-02-08 Hugh Chow Duty cycled control implemented within a frequency synthesizer
KR0174155B1 (ko) * 1996-01-31 1999-04-01 김광호 위상 동기 루프 회로
JP3260615B2 (ja) * 1996-02-08 2002-02-25 株式会社東芝 電圧制御発振器
KR100301241B1 (ko) * 1997-12-31 2001-09-03 박종섭 위상동기루프
JPH11243327A (ja) * 1998-02-25 1999-09-07 Hitachi Ltd パルスデューティ補正回路
KR100290891B1 (ko) * 1998-06-09 2001-06-01 김영환 프로그램가능한위상동기록회로
US6011443A (en) * 1998-07-16 2000-01-04 Seiko Epson Corporation CMOS voltage controlled oscillator
JP2001111420A (ja) * 1999-10-04 2001-04-20 Fujitsu Ltd Ｐｌｌシンセサイザの間欠動作制御回路
US6489821B1 (en) * 2001-08-28 2002-12-03 Intel Corporation High frequency system with duty cycle buffer
US6556647B1 (en) * 2001-09-21 2003-04-29 National Semiconductor Corporation Phase locked loop clock divider utilizing a high speed programmable linear feedback shift register with a two stage pipeline feedback path
US6667642B1 (en) * 2002-09-18 2003-12-23 Cypress Semicondutor Corporation Method and circuit for reducing the power up time of a phase lock loop
JP4059077B2 (ja) * 2002-12-26 2008-03-12 ソニー株式会社 チャージポンプ及びそれを用いたｐｌｌ回路
JP4623546B2 (ja) * 2003-05-30 2011-02-02 株式会社リコー 電圧制御発振器、ｐｌｌ回路、パルス変調信号生成回路、半導体レーザ変調装置及び画像形成装置
JP2005142912A (ja) * 2003-11-07 2005-06-02 Seiko Epson Corp クロック信号供給装置および電子機器
US6946887B2 (en) * 2003-11-25 2005-09-20 International Business Machines Corporation Phase frequency detector with programmable minimum pulse width
JP2006101043A (ja) * 2004-09-29 2006-04-13 Matsushita Electric Ind Co Ltd チャージポンプ回路
KR100714586B1 (ko) * 2005-08-03 2007-05-07 삼성전기주식회사 듀티보정기능을 갖는 전압 제어 발진기
TWI302058B (en) * 2005-10-17 2008-10-11 Realtek Semiconductor Corp Power management for low-jitter phase-locked loop in portable application
TWI303928B (en) * 2005-11-09 2008-12-01 Via Tech Inc Voltage-controlled oscillator and related method and technique
KR100759783B1 (ko) * 2005-11-14 2007-09-20 삼성전자주식회사 차동 증폭기, 차동 증폭 방법 및 이를 이용한 위상 고정루프 및 지연 동기 루프
KR100839488B1 (ko) * 2006-08-30 2008-06-19 삼성전자주식회사 기준 클럭이 불필요한 클럭 데이터 복원 회로
US7683724B2 (en) * 2006-12-06 2010-03-23 Qualcomm Incorporated Frequency synthesizer
US7439784B2 (en) * 2006-12-29 2008-10-21 Mediatek Inc. Charge pump for reducing current mismatch

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111131A (zh) * 2009-12-28 2011-06-29 无锡中星微电子有限公司 一种占空比纠正电路
CN102111131B (zh) * 2009-12-28 2015-06-03 无锡中星微电子有限公司 一种占空比纠正电路
CN111416616A (zh) * 2019-01-04 2020-07-14 默升科技集团有限公司 具有宽频率覆盖的pll
CN111416616B (zh) * 2019-01-04 2023-09-15 默升科技集团有限公司 具有宽频率覆盖的pll

Also Published As

Publication number Publication date
TW200908562A (en) 2009-02-16
KR20080113707A (ko) 2008-12-31
JP2009005360A (ja) 2009-01-08
KR100940622B1 (ko) 2010-02-05
US20080315926A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
US8085101B2 (en) Spread spectrum clock generation device
US7302026B2 (en) Clock recovery circuit and electronic device using a clock recovery circuit
US20100085086A1 (en) Digital Frequency Detector
CN101335523A (zh) 频率合成器
KR100421411B1 (ko) 클록 신호 재생 장치
CN101079625A (zh) 时钟切换电路
CN101877589A (zh) 锁相环电路
US8786315B2 (en) Phase frequency detector
JPH1065530A (ja) チャージポンプ回路及びそれを用いたｐｌｌ回路
US6914490B2 (en) Method for clock generator lock-time reduction during speedstep transition
US6188285B1 (en) Phase-locked loop circuit and voltage-controlled oscillator capable of producing oscillations in a plurality of frequency ranges
US6873670B1 (en) Automatic pre-scaler control for a phase-locked loop
US7154344B2 (en) Versatile feedback system for phase locked loop architecture
CN111294043B (zh) 一种基于pll的自动恢复外部时钟的系统
US8692597B1 (en) Phase-locked loop based clock generator and method for operating same
KR100665006B1 (ko) 위상 동기 루프 장치
Fouzar et al. A new fully integrated CMOS phase-locked loop with low jitter and fast lock time
US8432201B1 (en) Phase-locked loop (PLL) circuit
US20040070458A1 (en) Interleaved vco with balanced feedforward
US9831766B2 (en) Charge pump and associated phase-locked loop and clock and data recovery
US20180026646A1 (en) Multiple-output oscillator circuits
JP2005079835A (ja) Ｐｌｌ発振回路及びこれを用いた電子機器
KR101720135B1 (ko) 다중-루프를 갖는 위상 고정 루프 회로
JP2005102115A (ja) 同期発振器、ｐｌｌ回路、これを用いた発振回路及び電子機器
CN117081586A (zh) 一种共用输入端的电阻和外部时钟双模式调频振荡器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081231