JPH1065530A - チャージポンプ回路及びそれを用いたｐｌｌ回路 - Google Patents

チャージポンプ回路及びそれを用いたｐｌｌ回路

Info

Publication number
JPH1065530A
JPH1065530A JP8218977A JP21897796A JPH1065530A JP H1065530 A JPH1065530 A JP H1065530A JP 8218977 A JP8218977 A JP 8218977A JP 21897796 A JP21897796 A JP 21897796A JP H1065530 A JPH1065530 A JP H1065530A
Authority
JP
Japan
Prior art keywords
switching means
output
charge pump
circuit
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8218977A
Other languages
English (en)
Other versions
JP2914310B2 (ja
Inventor
Hiroshi Yamaguchi
博史 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8218977A priority Critical patent/JP2914310B2/ja
Priority to US08/902,977 priority patent/US5898336A/en
Publication of JPH1065530A publication Critical patent/JPH1065530A/ja
Application granted granted Critical
Publication of JP2914310B2 publication Critical patent/JP2914310B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】 【課題】 ＰＬＬ回路を構成した時に、ジッタを低減可
能なチャージポンプ回路を提供する。 【解決手段】 スイッチ１〜４を電源ＶDDとアース間に
この順に直列接続し、スイッチ１，２の直列接続点とア
ース間に、コンデンサ５を設け、スイッチ３，４の直列
接続点とアース間にコンデンサ６を設ける。スイッチ
１，２は互いに相補的にオンオフ制御し、またスイッチ
３，４も互いに相補的にオンオフ制御することで、コン
デンサ５，６の充放電動作により、出力１１の駆動が可
能となる。この時の出力１１の電圧変化は、コンデンサ
５，６の容量値のみにより定まるので、コンデンサの容
量を出力１１の付随容量よりも小としておけば、出力電
圧の変化は小となり、ＰＬＬとしてのジッタは低減され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はチャージポンプ回路
及びそれを用いたＰＬＬＬ回路に関し、特にＰＬＬ回路
のジッタを軽減しうる様にしたチャージポンプ回路の改
良に関するものである。
【０００２】
【従来の技術】ＰＬＬ（フェイズロックドループ）回路
は広く知られている様に図５に示す如き構成となってい
る。図５を参照すると、ＶＣＯ（電圧制御発振器）６１
の発振信号は分周器６２にて分周され、外部からの入力
信号ＩＮの周波数にまで落とされて、位相比較器６３へ
入力されることにより、当該入力信号と位相比較が行わ
れる。
【０００３】この位相比較器６３は２つの入力信号の位
相差の状態に応じて一対の位相比較出力Ｕ，Ｄを生成す
るものであり、例えば、基準となる外部入力信号ＩＮに
対してＶＣＯ６１の発振信号が位相遅れであれば、Ｕ
（アップ）信号を生成し、逆にＶＣＯ６１の発振信号が
位相進みであれば、Ｄ（ダウン）信号を生成する様にな
っている。
【０００４】チャージポンプ回路６４はこの一対の位相
比較出力Ｕ，Ｄにより駆動され、それに応じた出力を生
成しループフィルタ６５へ供給する。ループフィルタ６
５によりノイズ等を含む高域成分が除去されてＶＣＯ６
１の制御電圧が生成される。このＶＣＯ６１の発振出力
が外部入力信号ＩＮに位相同期してＰＬＬの出力信号と
なるのである。
【０００５】図６（Ａ）はこのチャージポンプ回路６４
の一例を示す回路図である。図６を参照すると、トラン
ジスタ２１，２２によるＣＭＯＳインバータ構成であ
り、位相比較器からのアップ信号Ｕをインバータ２３に
より反転せしめてＰＭＯＳトランジスタ２１のオンオフ
制御を行い、またダウン信号ＤによりＮＭＯＳトランジ
スタ２２のオンオフ制御を行う様になっている。
【０００６】図６（Ｂ）はこの回路の各部動作波形例を
示しており、アップ信号Ｕが入力されると（ハイレベル
になると）、出力Ｙはトランジスタ２１を介して充電さ
れて電圧が上昇する。また、ダウン信号Ｄが入力される
と、出力Ｙはトランジスタ２２を介して放電されて電圧
が低下する。
【０００７】ｉはその時の出力Ｙの充放電電流波形を示
しており、アップ／ダウンの各信号のパルス幅が大きい
と、出力電圧Ｙの変化量はそれに伴って大きくなる。そ
の理由は、出力Ｙには、実際には浮遊容量（図示せぬ）
が負荷として付随しており、この容量が大であるからで
ある。
【０００８】
【発明が解決しようとする課題】この様に、従来のチャ
ージポンプ回路においては、位相比較器からの位相比較
信号のパルス幅が大きいと出力電圧の変化量が大きくな
り、よってＰＬＬ回路を構成する場合に回路のジッタが
増大するという問題がある。
【０００９】本発明の目的は、位相比較信号のパルス幅
が増大しても出力電圧の変化量の増大を抑止して、ＰＬ
Ｌ回路のジッタを減少可能としたチャージポンプ回路を
提供することである。
【００１０】本発明の他の目的は、ジッタの少ない安定
したＰＬＬ回路を提供することである。
【００１１】
【課題を解決するための手段】本発明によるチャージポ
ンプ回路は、２つの信号の位相を比較する位相比較器の
位相比較出力により駆動されてこの位相比較出力に応じ
て負荷を駆動するチャージポンプ回路であって、電源の
一端と他端との間にこの順に直列接続された第１〜第４
のスイッチング手段と、前記第１及び第２のスイッチン
グ手段の直列接続点と前記電源の他端との間に設けられ
た第１のコンデンサと、前記第３及び第４のスイッチン
グ手段の直列接続点と前記電源の他端との間に設けられ
た第２のコンデンサとを含み、前記位相比較出力に応じ
て前記第１及び第２のスイッチング手段を互いに相補的
にオンオフ制御し、また前記位相比較出力に応じて前記
第３及び第４のスイッチング手段を互いに相補的にオン
オフ制御し、前記第２及び第３のスイッチング手段の直
列接続点に前記負荷を接続するようにしたことを特徴と
する。
【００１２】そして、前記第１及び第２のスイッチング
手段は共に一導電型のトランジスタを有し、前記第３及
び第４のスイッチング手段は共に他導電型のトランジス
タを有することを特徴とする。
【００１３】また、前記２つの信号の位相差の状態に応
じて生成される前記位相比較器の一対の位相比較出力の
うち一つの出力の相補的信号により前記第１及び第２の
スイッチング手段を夫々駆動し、他の出力の相補的信号
により前記第３及び第４のスイッチング手段を夫々駆動
するようにしたことを特徴としている。
【００１４】本発明によるＰＬＬ回路は、電圧制御発振
器と、この電圧制御発振器の発振信号と外部信号との位
相比較を行い位相比較出力を生成する位相比較器と、こ
の位相比較出力に応じた出力を生成するチャージポンプ
回路と、このチャージポンプ回路の出力を入力として前
記電圧制御発振器の制御電圧を生成するループフィルタ
とを含むＰＬＬ回路であって、前記チャージポンプ回路
が、電源の一端と他端との間にこの順に直列接続された
第１〜第４のスイッチング手段と、前記第１及び第２の
スイッチング手段の直列接続点と前記電源の他端との間
に設けられた第１のコンデンサと、前記第３及び第４の
スイッチング手段の直列接続点と前記電源の他端との間
に設けられた第２のコンデンサとを含み、前記位相比較
出力に応じて前記第１及び第２のスイッチング手段を互
いに相補的にオンオフ制御し、また前記位相比較出力に
応じて前記第３及び第４のスイッチング手段を互いに相
補的にオンオフ制御し、前記第２及び第３のスイッチン
グ手段の直列接続点の出力により前記ループフィルタを
駆動するようにしたことを特徴とする。
【００１５】
【発明の実施の形態】以下に、本発明の実施の形態につ
き図面を参照しつつ説明する。
【００１６】図１は本発明の実施の形態のチャージポン
プ回路を示す図である。図において、スイッチ１〜４が
この順に電源ＶDDとアース間に直列接続されている。ス
イッチ１，２の直列接続点とアース間にコンデンサ５が
設けられており、スイッチ３，４の直列接続点とアース
間にコンデンサ６が設けられている。そして、スイッチ
２，３の直列接続点から出力１１が導出されている。
【００１７】尚、７〜１０は各スイッチ１〜４の制御入
力を夫々示しており、各スイッチ１〜４は制御入力がハ
イレベル（Ｈ）の時オンとなり、ローレベル（Ｌ）の時
オフとなるものとする。
【００１８】図２は図１の回路の動作を示す各部信号波
形例を示すものである。制御入力７がハイレベルの期間
は、制御入力８はローレベルであり、またその逆であ
る。よってスイッチ１，２は互いに相補的にオンオフ制
御され、同時にオンとなることはない。
【００１９】また、制御入力９がハイレベルの期間は制
御入力１０はローレベルであり、またその逆である。よ
ってスイッチ３，４は互いに相補的にオンオフ制御さ
れ、同時にオンとなることはない。
【００２０】制御入力７がハイレベルの間はスイッチ１
がオンであるから、このスイッチ１を介して電源ＶDDか
らコンデンサ５が充電される。その充電電流波形がｉ1
で示されている。
【００２１】制御入力８がハイレベルの間はスイッチ２
がオンであるから、このスイッチ２を介してコンデンサ
５に蓄えられた電荷が出力１１へ放電し出力電圧が上昇
する。この時の放電電流波形がｉ2 である。
【００２２】制御入力９がハイレベルの間はスイッチ３
がオンであり、このスイッチ３を介して出力１１からコ
ンデンサ６が充電されて出力電圧が低下する。この時の
充電電流波形がｉ3 である。
【００２３】制御入力１０がハイレベルの間はスイッチ
４がオンであり、このスイッチ４を介してコンデンサ６
に蓄えられた電荷がアースへ放電される。この時の放電
電流波形がｉ4 である。
【００２４】
【実施例】次に、本発明の実施例について図面を用いて
説明する。
【００２５】図３は本発明の一実施例の回路図であり、
図１と同等部分は同一符号により示している。スイッチ
１はＰ型ＭＯＳトランジスタ１６とインバータ１３とか
らなり、スイッチ２はＰ型ＭＯＳトランジスタ１７とイ
ンバータ１４とからなる。そして、制御入力８は直接ス
イッチ２のインバータ１４の入力となり、また制御入力
８はインバータ１３の入力となっている。
【００２６】スイッチ３はＮ型ＭＯＳトランジスタ１８
からなり、スイッチ４はＮ型ＭＯＳトランジスタ１９か
らなっている。制御入力９はトランジスタ１８のゲート
へ直接印加されると共に、インバータ１５を介してトラ
ンジスタ１９のゲートへ印加されている。
【００２７】かかる構成において、制御入力８に対して
ハイレベル信号が印加されると、制御入力７にはその反
転信号であるローレベルが印加される。同様に、制御入
力９に対してハイレベル信号が印加されると、制御入力
１０にはその反転信号であるローレベル信号が印加され
る。
【００２８】従って、図３の回路は図１に示した回路と
同一動作を行うものであり、図２の動作波形がそのまま
図３の動作波形となることは明らかである。よって、制
御入力８に位相比較器のアップ（Ｕ）出力を、制御入力
９にダウン（Ｄ）出力を夫々供給することにより、ＰＬ
Ｌ回路のチャージポンプ回路として動作する。
【００２９】図４（Ａ）は本発明の他の実施例の回路図
であり、図１，３と同等部分は同一符号にて示されてい
る。図４（Ａ）を参照すると、スイッチ１はＰ型ＭＯＳ
トランジスタ１６からなり、スイッチ２はＰ型ＭＯＳト
ランジスタ２とインバータ１４とからなる。制御入力８
はインバータ１２を介してスイッチ１のトランジスタ１
６のゲート入力となり、またインバータ１２を介してス
イッチ２のインバータ１４へ供給されている。
【００３０】スイッチ３，４はＮ型ＭＯＳトランジスタ
１８，１９よりなり、制御入力１０は直接トランジスタ
１９のゲート入力となると共に、インバータ２０を介し
てトランジスタ１８のゲート入力となっている。
【００３１】図４（Ｂ）は図４（Ａ）の動作を示す各部
信号波形であり、制御入力８がハイレベルの間は、スイ
ッチ１がオン，スイッチ２がオフであるから、コンデン
サ５が充電され、また制御入力８がローレベルの間は、
スイッチ１がオフ，スイッチ２がオンであるから、コン
デンサ５から出力１１へ放電電流が流れる。
【００３２】制御入力１０がローレベルの間は、スイッ
チ３がオン，スイッチ４がオフであるから、コンデンサ
６が出力１１から充電され、また、制御入力１０がハイ
レベルの間は、スイッチ３がオフ，スイッチ４がオンで
あるから、コンデンサ６は放電される。
【００３３】従って、この回路においては、制御入力８
に位相比較器のアップ（Ｕ）信号を、制御入力１０にダ
ウン（Ｄ）信号を夫々入力することにより、ＰＬＬ回路
のチャージポンプ回路として動作する。
【００３４】これ等回路からも判る様に、出力１１はコ
ンデンサ５，６を介して充放電されるので、この出力１
１の電圧の変化量はこれ等コンデンサ５，６により制限
されることになり（図２，図４（Ｂ）の各出力１１の波
形参照）、よって、これ等コンデンサ５，６の容量値を
出力１１の負荷容量に比し小とすれば、図５のＰＬＬ回
路のチャージポンプ回路に使用した場合には、ジッタの
増大を防止することができることになるのである。
【００３５】
【発明の効果】以上述べた如く、本発明によれば、コン
デンサを介して出力の充放電を行うものであるから、こ
の充放電電流はコンデンサの容量のみで決定されること
になり、出力に付随する浮遊容量に比してこれ等コンデ
ンサを小としておけば、出力電圧の変化は小となり、Ｐ
ＬＬ回路のジッタの抑圧を図ることができるという効果
がある。
【００３６】また、電源からアースへの電流路は全くな
いために、定常的な消費電流がなく、よって極めて低消
費電力のチャージポンプ回路が得られるという効果があ
る。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す回路図である。
【図２】図１の回路の各部動作波形図である。
【図３】本発明の一実施例の回路図である。
【図４】（Ａ）は本発明の他の実施例の回路図、（Ｂ）
はその動作波形図である。
【図５】ＰＬＬ回路のブロック図である。
【図６】（Ａ）は従来のチャージポンプ回路を示す図、
（Ｂ）はその動作波形図である。
【符号の説明】
１〜４ スイッチ ５，６ コンデンサ ７〜１０ 制御入力 １１ 回路出力 １２〜１５，２０ インバータ １６〜１９ ＭＯＳトランジスタ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 ２つの信号の位相を比較する位相比較器
    の位相比較出力により駆動されてこの位相比較出力に応
    じて負荷を駆動するチャージポンプ回路であって、電源
    の一端と他端との間にこの順に直列接続された第１〜第
    ４のスイッチング手段と、前記第１及び第２のスイッチ
    ング手段の直列接続点と前記電源の他端との間に設けら
    れた第１のコンデンサと、前記第３及び第４のスイッチ
    ング手段の直列接続点と前記電源の他端との間に設けら
    れた第２のコンデンサとを含み、前記位相比較出力に応
    じて前記第１及び第２のスイッチング手段を互いに相補
    的にオンオフ制御し、また前記位相比較出力に応じて前
    記第３及び第４のスイッチング手段を互いに相補的にオ
    ンオフ制御し、前記第２及び第３のスイッチング手段の
    直列接続点に前記負荷を接続するようにしたことを特徴
    とするチャージポンプ回路。
  2. 【請求項２】 前記第１及び第２のスイッチング手段は
    共に一導電型のトランジスタを有し、前記第３及び第４
    のスイッチング手段は共に他導電型のトランジスタを有
    することを特徴とする請求項１記載のチャージポンプ回
    路。
  3. 【請求項３】 前記２つの信号の位相差の状態に応じて
    生成される前記位相比較器の一対の位相比較出力のうち
    一つの出力の相補的信号により前記第１及び第２のスイ
    ッチング手段を夫々駆動し、他の出力の相補的信号によ
    り前記第３及び第４のスイッチング手段を夫々駆動する
    ようにしたことを特徴とする請求項２記載のチャージポ
    ンプ回路。
  4. 【請求項４】 前記第１及び第２のコンデンサは、前記
    負荷の容量に比し小に設定されていることを特徴とする
    請求項１〜３いずれか記載のチャージポンプ回路。
  5. 【請求項５】 電圧制御発振器と、この電圧制御発振器
    の発振信号と外部信号との位相比較を行い位相比較出力
    を生成する位相比較器と、この位相比較出力に応じた出
    力を生成するチャージポンプ回路と、このチャージポン
    プ回路の出力を入力として前記電圧制御発振器の制御電
    圧を生成するループフィルタとを含むＰＬＬ回路であっ
    て、 前記チャージポンプ回路は、電源の一端と他端との間に
    この順に直列接続された第１〜第４のスイッチング手段
    と、前記第１及び第２のスイッチング手段の直列接続点
    と前記電源の他端との間に設けられた第１のコンデンサ
    と、前記第３及び第４のスイッチング手段の直列接続点
    と前記電源の他端との間に設けられた第２のコンデンサ
    とを含み、 前記位相比較出力に応じて前記第１及び第２のスイッチ
    ング手段を互いに相補的にオンオフ制御し、また前記位
    相比較出力に応じて前記第３及び第４のスイッチング手
    段を互いに相補的にオンオフ制御し、前記第２及び第３
    のスイッチング手段の直列接続点の出力により前記ルー
    プフィルタを駆動するようにしたことを特徴とするＰＬ
    Ｌ回路。
  6. 【請求項６】 前記位相比較器は、前記発振信号と前記
    外部信号との位相差の状態に応じて一対の位相比較出力
    を生成するよう構成されており、前記一対の位相比較出
    力のうちの一つの出力の相補的信号により前記第１及び
    第２のスイッチング手段を夫々駆動し、他の出力の相補
    的信号により前記第３及び第４のスイッチング手段を夫
    々駆動するようにしたことを特徴とする請求項５記載の
    ＰＬＬ回路。
JP8218977A 1996-08-21 1996-08-21 チャージポンプ回路及びそれを用いたｐｌｌ回路 Expired - Fee Related JP2914310B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8218977A JP2914310B2 (ja) 1996-08-21 1996-08-21 チャージポンプ回路及びそれを用いたｐｌｌ回路
US08/902,977 US5898336A (en) 1996-08-21 1997-07-30 Charging pump circuit and a phase-locked loop circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8218977A JP2914310B2 (ja) 1996-08-21 1996-08-21 チャージポンプ回路及びそれを用いたｐｌｌ回路

Publications (2)

Publication Number Publication Date
JPH1065530A true JPH1065530A (ja) 1998-03-06
JP2914310B2 JP2914310B2 (ja) 1999-06-28

Family

ID=16728338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8218977A Expired - Fee Related JP2914310B2 (ja) 1996-08-21 1996-08-21 チャージポンプ回路及びそれを用いたｐｌｌ回路

Country Status (2)

Country Link
US (1) US5898336A (ja)
JP (1) JP2914310B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505212A (ja) * 2002-10-30 2006-02-09 フリースケール セミコンダクター インコーポレイテッド 容量性チャージ・ポンプ
KR100851193B1 (ko) * 2000-12-22 2008-08-08 엔엑스피 비 브이 전하 펌프 위상 제어 디바이스, 구동기 회로 및 디스플레이 디바이스
JP2011066474A (ja) * 2009-09-15 2011-03-31 Yokogawa Electric Corp Ｐｌｌ回路

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3827403B2 (ja) * 1997-05-20 2006-09-27 富士通株式会社 電流スイッチ回路及びそれを利用したｐｌｌ回路
US6278332B1 (en) 2000-02-15 2001-08-21 Agere Systems Guardian Corp. Charge pump for low-voltage, low-jitter phase locked loops
US6566970B2 (en) 2001-02-02 2003-05-20 Broadcom Corporation High-speed, high PSRR, wide operating range voltage controlled oscillator
US6483358B2 (en) 2001-02-02 2002-11-19 Broadcom Corporation Low power, charge injection compensated charge pump
US6441660B1 (en) 2001-02-02 2002-08-27 Broadcom Corporation High speed, wide bandwidth phase locked loop
US6621675B2 (en) 2001-02-02 2003-09-16 Broadcom Corporation High bandwidth, high PSRR, low dropout voltage regulator
US6636083B1 (en) * 2001-04-24 2003-10-21 Pacesetter, Inc. Leakage current cancellation technique for low power switched-capacitor circuits
AU2003202271A1 (en) * 2002-01-15 2003-07-30 Auspex Systems, Inc. Active file change notification
US6989698B2 (en) * 2002-08-26 2006-01-24 Integrant Technologies Inc. Charge pump circuit for compensating mismatch of output currents
US6710666B1 (en) * 2002-11-07 2004-03-23 Mediatek Inc. Charge pump structure for reducing capacitance in loop filter of a phase locked loop
WO2007088595A1 (ja) 2006-01-31 2007-08-09 Fujitsu Limited Ｐｌｌ回路及び半導体集積装置
US7777541B1 (en) * 2006-02-01 2010-08-17 Cypress Semiconductor Corporation Charge pump circuit and method for phase locked loop
DE102006056329A1 (de) * 2006-11-29 2008-06-05 Robert Bosch Gmbh Ladungspumpe
US7514985B2 (en) * 2007-01-30 2009-04-07 Richwave Technology Corp. Fast turn on and off speed in PLL cascoded charge pump
US9397557B2 (en) * 2014-05-15 2016-07-19 Mediatek Inc. Charge pump with wide operating range
US9331569B1 (en) * 2015-01-14 2016-05-03 Mediatek Inc. Current generating circuit, current generating method, charge pumping circuit and charge pumping method
US10727848B2 (en) 2015-07-08 2020-07-28 Analog Devices Global Phase-locked loop having a multi-band oscillator and method for calibrating same
US10295580B2 (en) * 2016-10-03 2019-05-21 Analog Devices Global On-chip measurement for phase-locked loop

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0420016A (ja) * 1990-05-14 1992-01-23 Hitachi Ltd クロックジェネレータ及び半導体集積回路
US5136260A (en) * 1991-03-08 1992-08-04 Western Digital Corporation PLL clock synthesizer using current controlled ring oscillator
JP2687788B2 (ja) * 1991-10-07 1997-12-08 日本電気株式会社 クロックスキュー自動調整回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851193B1 (ko) * 2000-12-22 2008-08-08 엔엑스피 비 브이 전하 펌프 위상 제어 디바이스, 구동기 회로 및 디스플레이 디바이스
JP2006505212A (ja) * 2002-10-30 2006-02-09 フリースケール セミコンダクター インコーポレイテッド 容量性チャージ・ポンプ
JP2011066474A (ja) * 2009-09-15 2011-03-31 Yokogawa Electric Corp Ｐｌｌ回路

Also Published As

Publication number Publication date
JP2914310B2 (ja) 1999-06-28
US5898336A (en) 1999-04-27

Similar Documents

Publication Publication Date Title
JP2914310B2 (ja) チャージポンプ回路及びそれを用いたｐｌｌ回路
EP1037366B1 (en) Charge pump circuit having switching circuits for reducing leakage currents
US6960949B2 (en) Charge pump circuit and PLL circuit using same
US6492862B2 (en) Charge pump type voltage conversion circuit having small ripple voltage components
JPH09214338A (ja) Ｐｌｌ周波数シンセサイザ
US20070205825A1 (en) Switched Capacitor Filter And Feedback System
EP2290821B1 (en) Charge pump circuit and PLL circuit using the same
JP4540247B2 (ja) Ｐｌｌ回路
US6188285B1 (en) Phase-locked loop circuit and voltage-controlled oscillator capable of producing oscillations in a plurality of frequency ranges
US6067336A (en) Charge pump circuit
JPH1155114A (ja) Ｐｌｌ回路
JP4343246B2 (ja) 周波数シンセサイザおよびこれに用いるチャージポンプ回路
KR20040065048A (ko) 차동 전하 펌프 및 방법, 이를 이용한 위상 동기 루프 및방법
JPWO2006129396A1 (ja) 周波数シンセサイザおよびこれに用いるチャージポンプ回路
JPH08125527A (ja) 位相同期ループ回路
JPH11355134A (ja) 位相同期回路
CN111628767B (zh) 初始控制电压产生电路
JP2001144608A (ja) 位相同期回路
JP3812141B2 (ja) 分周器及びそれを用いたｐｌｌ回路
JP2003289248A (ja) Ｐｌｌ回路
JP2004187199A (ja) 位相同期回路
KR100647385B1 (ko) 전압 제어 발진기 및 이를 적용한 위상 고정 루프회로
JP2000151398A (ja) チャージポンプ
JPH11298321A (ja) Ｐｌｌ回路
CN117081586A (zh) 一种共用输入端的电阻和外部时钟双模式调频振荡器电路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees