TW200908562A - Frequency synthesizer - Google Patents
Frequency synthesizer Download PDFInfo
- Publication number
- TW200908562A TW200908562A TW097123821A TW97123821A TW200908562A TW 200908562 A TW200908562 A TW 200908562A TW 097123821 A TW097123821 A TW 097123821A TW 97123821 A TW97123821 A TW 97123821A TW 200908562 A TW200908562 A TW 200908562A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- frequency
- phase
- synthesizer
- frequency synthesizer
- Prior art date
Links
- 230000000630 rising effect Effects 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims description 3
- 230000035939 shock Effects 0.000 claims description 3
- 238000003786 synthesis reaction Methods 0.000 claims description 2
- 235000006040 Prunus persica var persica Nutrition 0.000 claims 1
- 240000006413 Prunus persica var. persica Species 0.000 claims 1
- 230000001174 ascending effect Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000000835 fiber Substances 0.000 claims 1
- 238000001914 filtration Methods 0.000 claims 1
- 244000062645 predators Species 0.000 claims 1
- 230000010355 oscillation Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 241000282376 Panthera tigris Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
200908562 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種頻率合成器。 【先前技術】 具有微處理機之大尺寸積體電路裝置已經被發展。通常,在 微處理機巾,執行程式所指示之健之作錄時朗步作業。 為了產生時鐘,採關相迴路(PLL ; phase 1()制一)之 頻率合成器電路經常被使用。 然而’因為鎖相迴路之相位雜訊直接地對系統產生影響,所 以設計具有低抖動之頻率合成器非常重要。 因此,本領域對改進之頻率合成器存在需求。 【發明内容】 本發明實施例提供一種頻率合成器。 依照本發明之實補’本發明提供—種具有低觸成分之頻 率合成器。 此外,實施例可提供能夠最小化功率消耗之一頻率合成器。 本發明之一實施例之頻率合成器包含:相位頻率偵測器,用 於根據參考訊號和比較訊號之間的偵測頻率差值和相位差值產生 上升訊號和下降訊號;電荷幫浦,根據上升訊號和下降訊號透過 200908562 充電或放電·輸出控制簡;電壓控制振盈器,依照電荷幫浦 輸出之控制訊號輸出某—頻率之訊號作為震盪輸出訊號;連接電 壓控制振ϋ之工_期似電路,歸補償讀週期;以及迴 授除法器’透補分震錄出訊號之頻率提供比較訊號至相位頻 率偵測器。 【實施方式】 以下,將結合圖式部份描述本發明之實施例。 「第1圖」所示係為實施例之頻率合成器之方塊圖。 依照實施例,主題頻率合成器100可適用於獲得65〇Μ赫之 輸出頻率特性。 请參考「第1圖」,頻率合成器1〇〇可包含相位頻率摘測器 (phase frequency detector ; PFD) 10、電荷幫浦(charge pump ; CP) 20、電壓控制振盪器(voltage controlled oscillator· (yCC〇 30、 工作週期修正電路(duty correction circuit ; DCC) 40以及迴授除 法器(feedbackdivider) 50。 另一實施例中,頻率合成器100可包含參考除法器(reference divider) 70以及後置除法器(post divider) όθ。依照一實施例,參 考除法器70可被設計為四位元可程式化除法器,迴授除法器50 可被設計為八位元可程式化除法器’後置除法器60可被設計為三 200908562 位元可程式化除法器。 「第2圖」所示係為實施例之相位頻率偵測器1〇之電路圖。 請參考「第2圖」’相位1G可侧參考訊號说和 比較訊號β之間的相位差值和頻率差值。當與參考訊號说之相 位相比’比較訊號β之相位被延遲時,相位頻率侧器1〇輪出 相位錯誤上升喊。細,當與參相號汉之她概,比較訊 號fs之相位被前移時,相位頻率偵測器10輸出相位錯誤下降訊 號。 ° 依照實施例,相位頻率偵測器10被設計成可偵_率和相位。 請再次參考「第1圖」’相位頻率侧器10比較參考訊號汉 ”比較訊?虎β ’並且輸出兩個訊號之間的頻率和相位差值之對應 相位錯誤上升/下降訊號至電荷幫浦,其巾參考訊號汉可為參 考除法$ 70之輸it;職,比較訊_可為迴授除法器如之輸出 訊號。 叫再-人參考「第2圖」’相位頻率躺器W其中可包含延遲 單7L 11,故樣畲相位錯誤上升/下降訊號同時變為高時 ’相位頻 率債測器1G最小化截止區縣之出現。 相位頻率偵測器丄〇之輸出訊號可被用於控制電荷幫浦如。這 可透過改欠電何幫浦20中包含的環路濃波器之值而被完成。 200908562 「第3圖」所示係為實施例之電荷幫浦2Q之電路圖。 電荷幫浦20可包含電流源和切換電路21、緩衝器、電路22以 及環路濾波器23。 電荷幫浦2〇根據相位錯誤上升訊號為環路滤波器Μ充電, 根據相位錯誤下降訊號為環路濾波器23放電。 環路滤波器23用作一低通濾波器。詳細地,環路滤波器幻 允許具有低鮮之輸出訊號從中通過,這樣輸出峨可被傳送至 電壓控制振盪器30。 依照-實施例,迴路!! 23包含—個電阻諸以及兩個 電容器C1和C2。濾期參數係考細路頻寬以及相位邊限(phase margin)被判定。-個實施射,迴路驗器23之最佳參數 C2和R1可透過選擇%。之相位邊限和1M之環路頻帶被判定。 電流源和切換電路21根據相位頻率侧器10輸出之相位錯 誤上升訊號和相位錯誤下降訊號作業。如果相位錯誤上升訊號被 輸入電流源和切換電路21,開關S1和S4被作業於開狀態,開關 S2和S3被作業於開狀態關狀態,從而供應充電電流至迴路淚波 器 23。 ~ 另外,如果相位錯誤下降訊號係接收自相位頻率偵測器…, 開關S1和S4被作業於關狀態,開關S2和S3被作業於開狀能, 200908562 允許放電電流從迴路渡波器23中被釋放。 開關S1和S2可為p型金氧半導體(pM〇s電晶體,開關幻 和S4可為N型金氧半導體(NMOS)電晶體。 迴路滤波H 23可透過充電電流和放電電流被充電和放電,這 樣鹏毅ϋ 23產生控制電壓,並且提供控機駐電壓控制振 盪器30。 Χ
C 緩衝電路22補彳貞電壓控制振mG巾出現的開關時間不 匹配以及電流邮配。每當p型金氧半導體和n型金氧半導體電 晶體分別透過相位錯誤上升/下降訊號被打開7關_,由於所 產生的電荷共享而出現開關時間不匹配和電流不匹配。 電流不匹配導致解合成n 100之抖動。 请參考「第3 ®」,緩翻f路22包含運算放大_•細^)。 因此’當開關S1和§4處於關壯a& # 處於關狀態並且開關S2和S3處於開狀能 時,緩衝器電路22應用負心 电何至電谷态cu。當開關S1和S4處 於開狀態細_和83處於嶋時,緩職路22應用正 電何至電紅Cd,從而·_間不匹配和電流秘配最小化。 依照電荷幫浦2〇之作業,土 。 路;慮波器23產生控制電壓,祐 :控制振盪器3〇 且輸出控細至電壓控制振堡器3〇,其中電壓 並 在此輕時於目標_處震里。 200908562 「第4圖」所示係為實施例之電壓控制振盪器3〇之電路圖。 電壓控制振盪器30可被分類為反向延遲鏈式振盪器(inverter delay chain type oscillator)或差分延遲鏈式振盪器(differential delay chain type oscillator)。請參考「第4圖」,依照一實施例,使 用差分延遲鏈式環型振盈器以減少供應電壓之雜訊。 環型振盛器可使用電流控制訊號(current control signal; Vcoii) 完成震盈作業。這裡,環型振盪器包含四分延遲單元3卜因 此,總相位延遲為360。。 電壓控制振盪器30可包含500 Μ赫至1〇00 M赫之頻率產生 乾圍’並且可處理10Μ赫至1〇〇Μ赫之輸入訊號。 電[控制振盞益30輸出頻率係由控制電壓控制的訊號。此輸 出訊號可被稱為震盡輸出訊號。 第5圖」所不係為實施例之工作週期修正電路⑼之電路圖。 工作週期修正電路4G可被增加至賴㈣顧H 30之輸出 終端’這樣頻率合成器刚之輸出工作週期比具有50现之值。 工作週期修正f路4G可具有差分結構。電晶㈣和42之寬 度和長度之尺寸可被麵,賴鮮合抑卿轉观之 週期比。 明再夂參考「第1圖」’透賴分振盪輸出峨之頻率,迴授 11 200908562 除法器50輪出比較訊號岱至相位頻率偵測器扣。 此外’頻率合成器KK)可更包含電源切斷模組90。電源切斷 模組90提供電源切斷模式,透過備用模< 中的切換作業降低 消耗。 _ '< 另一實施例中,頻率合成器觸可包含鎖定姻器8〇。一個 實施例中,鎖定侧器80可為10位元鎖定摘測器,用於判定鎖 f 定狀態。 鎖定偵測器80可被用於判定參考訊號汉和比較訊號β是否 已經被鎖定,其中參考訊號汉係為參考除法器7〇之輸出訊號, 比較訊號β係為迴授除法器50之輸出訊號。 依照使用鎖定偵測器80之一個實施例,如果1〇個連續比較 週期期間相位差值小於2納秒,鎖定偵測器80判定電流狀態為鎖 〔: 定狀態,然後輸出高位訊號。然而,如果1〇個連續比較週期期間 相位差值大於2納秒’鎖定偵測器80判定電流狀態為解鎖狀態, 然後輸出低位訊號。 頻率合成器100如上所述作業,這樣比較訊號包含與參考訊 號相同的相位,從而控制電壓控制振盪器30震盪於目標頻率。 因此’實施例可提供具有低抖動成分之頻率合成器。 此外,一實施例可提供能夠最小化功率消耗之頻率合成器。 12 200908562 說明書涉及的個實施例' "實施例"具有代表性的 實施例〃絲示結合實施·述之特職徵、結構或特性被包含 於本發明之至少-個實施射。說明書中不同位置出現這樣的詞 語並非全部指相_實施例。此外,特別的特點、結構或特徵係 結合任何實施例被描述時,被認為處於本領域技術人員之技術範 圍之内,以影響這些實施例特點、結構或特性。 雖然實施例已經結合-系列圖示之實施例被描述,但是應該 理解的是’本領域之技術人員所設計的各種其他修正及實施例將 屬於本發騎揭露之原理之精神和範圍之内。尤其地,在本發明 所揭露之内容、圖式以及所㈣請專利之範_,各種更改和修 正均屬於本㈣之標的之組合配置之元件和/或崎巾。除了元 件和/或配置之更改和修正之外,本領域之技術人員還顯然可看 出其他用法。 【圖式簡單說明】 第1圖所示係為本發明實施例之頻率合成器之方塊圖; 第2圖所示係為本發明實施例之相位頻率偵測器之電路圖; 第3圖所示係為本翻實施例之頻率合成器之電荷幫浦之電 路圖; ” 第4圖所示係為本發明實施例之頻率合成器之控制振盪 13 200908562 器之電路圖;以及 第5圖所示係為本發明實施例之頻率合成器之工作週期修正 電路之電路圖。 【主要元件符號說明】 10 相位頻率偵測器 11 延遲單元 20 電荷幫浦 21 電流源和切換電流 22 緩衝器電路 23 迴路濾波器 30 電壓控制振盪器 31 差分延遲單元 40 工作週期修正電路 41 > 42 電晶體 50 迴授除法器 60 後置除法器 70 參考除法器 80 鎖定偵測器 90 電源切斷模組 14 200908562 100 頻率合成器 15
Claims (1)
- 200908562 十、申請專利範圍: 1. '種頻率合成恭,包含有: 一相位頻率細指,根據—參考訊號和—比較訊號之 間的-偵聰率差值和相位差值產生—上升訊號和—下降訊 號; 一電何幫浦’用於接收來自該相位頻耗測ϋ之該上升訊 號和該下降訊號,並且根據該上升訊號和該下降訊號透過充電 或放電輸出一控制訊號; 一電麼控制振盪ϋ,歸使肋電荷幫浦輸出之該控制訊 號輸出一震盪輸出訊號; 連接該電壓控她盪m功職修正桃,用於補償 該振盪輸出訊號之一工作週期;以及 一迴授除法n,用_分該震盪輸出訊號之—頻率,並且 輸出該劃分辭作為槪較峨至軸位醉偵測器。 2.如申請專利朗第1項所述之頻率合成器,更包含: 一參考除法H,用於齡—輸人鮮,並且輸出該劃分輸 入頻率作為該參考訊號至該相位頻率谓測器;以及 一後置除法器,用於劃分該缝輸出訊號之該頻率,並且 輸出該震蘯輪出訊號之該劃分頻率。 3·如㈣專利第2撕叙解合絲,財該參考除法器 16 200908562 包含一四位元可程式化除法器。 4. 如申凊專利她圍苐2項所述之頻率人# 貝成态,其中該後置除法器 包含一三位元可程式化除法器。 5. 如申請專利範圍第i項職之_合成器,其巾當該比較訊號 蝴目位概該參考訊號之該她被延猶,該她頻率_ 器輸出該上升職;以及,射當該*較訊號之軸位相比該 參考訊號之該她被前料,該她辭侧蹄出該下降訊 號0 6. 如申請專利範圍第5項所述之頻率合成器,其中該相位頻率债 測器包含-延遲單元,當該上升訊號和該下降訊號均為高時該 延遲單元被啟動。 7. 如申料利範圍第1項所述之頻率合成器,其中該電荷幫浦包 含: -電流源和切換電路’依照該她鮮侧^之該上升訊 號和該下降訊號透過完成一切換作業控制充電和放電作業丨 迴路濾波②,當該參考纖純比較訊號之㈤不存在頻 率和相位差值時,用於提供電流之該電流源和切換電路;以及 一緩衝器電路,被提供於該電流源和切換電路與該迴路濾 波β之間,用於補償開關時間失配和電流失配。 17 200908562 8. 如申請專利範圍第7項所述之頻率合成器,其中該迴路渡波器 包含一電阻器和平行一第二電容器之—第一電容器。 9. 如申請專利顧第丨述之鮮合絲,其巾該賴控制振 i器包含一差分延遲鏈式環型振盡器。 10. 如申請專利範圍第9項所述之頻率合成器,其中該電壓控制振 盪器包含四個差分延遲單元。 11. 如申請細刪1項所述之鱗合成器,其中該迴授除法器 包含一 8位元可程式化除法器。 12. 如申請專利棚第1項所述之頻率合成器,更包含-電源切 斷,透過-備用模式中的-切換作業阻止電源。 R如申請專繼圍第丨項所述之鱗合成器,更包含連接該相位頻率偵測ϋ之-默伽化,叫定該參考訊號和該比較訊號 之間的一鎖定狀態。 頻率合成器,其中該鎖定偵測 Η如申請專利範圍第13項所述之 盗包含—Ν立元鎖定4貞測器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070062508A KR100940622B1 (ko) | 2007-06-25 | 2007-06-25 | 주파수 합성기 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200908562A true TW200908562A (en) | 2009-02-16 |
Family
ID=40135855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097123821A TW200908562A (en) | 2007-06-25 | 2008-06-25 | Frequency synthesizer |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080315926A1 (zh) |
JP (1) | JP2009005360A (zh) |
KR (1) | KR100940622B1 (zh) |
CN (1) | CN101335523A (zh) |
TW (1) | TW200908562A (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100824790B1 (ko) * | 2006-08-21 | 2008-04-24 | 삼성전자주식회사 | 클록 체배기 및 이를 포함하는 클록 생성기 |
KR100817081B1 (ko) * | 2007-01-11 | 2008-03-26 | 삼성전자주식회사 | 동기 실패를 방지하는 장치 및 그에 따른 지연 동기 루프 |
KR20100077548A (ko) * | 2008-12-29 | 2010-07-08 | 주식회사 동부하이텍 | 위상동기회로 |
KR101196706B1 (ko) * | 2009-10-29 | 2012-11-07 | 에스케이하이닉스 주식회사 | 지연 고정 루프 회로를 포함하는 반도체 집적 회로 |
CN102111131B (zh) * | 2009-12-28 | 2015-06-03 | 无锡中星微电子有限公司 | 一种占空比纠正电路 |
US8598925B1 (en) | 2012-07-16 | 2013-12-03 | Nanowave Technologies Inc. | Frequency determination circuit and method |
US10778236B2 (en) * | 2019-01-04 | 2020-09-15 | Credo Technology Group Limited | PLL with wide frequency coverage |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4378509A (en) * | 1980-07-10 | 1983-03-29 | Motorola, Inc. | Linearized digital phase and frequency detector |
JPS61216524A (ja) | 1985-03-22 | 1986-09-26 | Hitachi Ltd | 位相同期検出回路 |
US5140284A (en) * | 1991-02-20 | 1992-08-18 | Telefonaktiebolaget L M Ericsson | Broad band frequency synthesizer for quick frequency retuning |
US5304952A (en) * | 1993-05-10 | 1994-04-19 | National Semiconductor Corporation | Lock sensor circuit and method for phase lock loop circuits |
JP3479559B2 (ja) * | 1994-07-28 | 2003-12-15 | ローム株式会社 | 周波数位相比較器 |
CA2159762C (en) * | 1995-10-03 | 2000-02-08 | Hugh Chow | Duty cycled control implemented within a frequency synthesizer |
KR0174155B1 (ko) * | 1996-01-31 | 1999-04-01 | 김광호 | 위상 동기 루프 회로 |
JP3260615B2 (ja) * | 1996-02-08 | 2002-02-25 | 株式会社東芝 | 電圧制御発振器 |
KR100301241B1 (ko) * | 1997-12-31 | 2001-09-03 | 박종섭 | 위상동기루프 |
JPH11243327A (ja) * | 1998-02-25 | 1999-09-07 | Hitachi Ltd | パルスデューティ補正回路 |
KR100290891B1 (ko) * | 1998-06-09 | 2001-06-01 | 김영환 | 프로그램가능한위상동기록회로 |
US6011443A (en) * | 1998-07-16 | 2000-01-04 | Seiko Epson Corporation | CMOS voltage controlled oscillator |
JP2001111420A (ja) * | 1999-10-04 | 2001-04-20 | Fujitsu Ltd | Pllシンセサイザの間欠動作制御回路 |
US6489821B1 (en) * | 2001-08-28 | 2002-12-03 | Intel Corporation | High frequency system with duty cycle buffer |
US6556647B1 (en) * | 2001-09-21 | 2003-04-29 | National Semiconductor Corporation | Phase locked loop clock divider utilizing a high speed programmable linear feedback shift register with a two stage pipeline feedback path |
US6667642B1 (en) * | 2002-09-18 | 2003-12-23 | Cypress Semicondutor Corporation | Method and circuit for reducing the power up time of a phase lock loop |
JP4059077B2 (ja) * | 2002-12-26 | 2008-03-12 | ソニー株式会社 | チャージポンプ及びそれを用いたpll回路 |
JP4623546B2 (ja) * | 2003-05-30 | 2011-02-02 | 株式会社リコー | 電圧制御発振器、pll回路、パルス変調信号生成回路、半導体レーザ変調装置及び画像形成装置 |
JP2005142912A (ja) * | 2003-11-07 | 2005-06-02 | Seiko Epson Corp | クロック信号供給装置および電子機器 |
US6946887B2 (en) * | 2003-11-25 | 2005-09-20 | International Business Machines Corporation | Phase frequency detector with programmable minimum pulse width |
JP2006101043A (ja) * | 2004-09-29 | 2006-04-13 | Matsushita Electric Ind Co Ltd | チャージポンプ回路 |
KR100714586B1 (ko) * | 2005-08-03 | 2007-05-07 | 삼성전기주식회사 | 듀티보정기능을 갖는 전압 제어 발진기 |
TWI302058B (en) * | 2005-10-17 | 2008-10-11 | Realtek Semiconductor Corp | Power management for low-jitter phase-locked loop in portable application |
TWI303928B (en) * | 2005-11-09 | 2008-12-01 | Via Tech Inc | Voltage-controlled oscillator and related method and technique |
KR100759783B1 (ko) * | 2005-11-14 | 2007-09-20 | 삼성전자주식회사 | 차동 증폭기, 차동 증폭 방법 및 이를 이용한 위상 고정루프 및 지연 동기 루프 |
KR100839488B1 (ko) * | 2006-08-30 | 2008-06-19 | 삼성전자주식회사 | 기준 클럭이 불필요한 클럭 데이터 복원 회로 |
US7683724B2 (en) * | 2006-12-06 | 2010-03-23 | Qualcomm Incorporated | Frequency synthesizer |
US7439784B2 (en) * | 2006-12-29 | 2008-10-21 | Mediatek Inc. | Charge pump for reducing current mismatch |
-
2007
- 2007-06-25 KR KR1020070062508A patent/KR100940622B1/ko not_active IP Right Cessation
-
2008
- 2008-06-23 US US12/143,987 patent/US20080315926A1/en not_active Abandoned
- 2008-06-24 JP JP2008164050A patent/JP2009005360A/ja active Pending
- 2008-06-25 TW TW097123821A patent/TW200908562A/zh unknown
- 2008-06-25 CN CNA2008101248920A patent/CN101335523A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20080113707A (ko) | 2008-12-31 |
JP2009005360A (ja) | 2009-01-08 |
KR100940622B1 (ko) | 2010-02-05 |
CN101335523A (zh) | 2008-12-31 |
US20080315926A1 (en) | 2008-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200908562A (en) | Frequency synthesizer | |
KR940001724B1 (ko) | 위상동기회로 | |
US9083338B2 (en) | Digital noise protection circuit and method | |
TWI257542B (en) | PWM controller with integrated PLL, power supply circuit and computer system using the same | |
JP2914310B2 (ja) | チャージポンプ回路及びそれを用いたpll回路 | |
JPH1141091A (ja) | Pll回路 | |
US20070205825A1 (en) | Switched Capacitor Filter And Feedback System | |
WO2005086353A1 (ja) | ロック検出回路、ロック検出方法 | |
JP4504580B2 (ja) | 逓倍pll回路 | |
TWI302058B (en) | Power management for low-jitter phase-locked loop in portable application | |
JP2002280898A (ja) | Pll周波数シンセサイザ | |
JP2008035451A (ja) | 周波数シンセサイザおよびこれに用いるループフィルタ | |
KR100605452B1 (ko) | 발진 검지 회로 | |
US20080063131A1 (en) | Phase-locked loop circuit | |
JP4343246B2 (ja) | 周波数シンセサイザおよびこれに用いるチャージポンプ回路 | |
US20030214330A1 (en) | Phase-locked loop circuit | |
JP2013214960A (ja) | 水晶発振回路及び水晶発振回路の制御方法 | |
JPWO2006129396A1 (ja) | 周波数シンセサイザおよびこれに用いるチャージポンプ回路 | |
JP4162140B2 (ja) | シリアルリンク回路 | |
US20040263271A1 (en) | Control circuit and method for crystal oscillator circuitry | |
JP2003289248A (ja) | Pll回路 | |
JP5642615B2 (ja) | 発振器 | |
JP2004072244A (ja) | デジタルvco及びそのデジタルvcoを用いたpll回路 | |
JP2002124874A (ja) | 半導体装置 | |
JP2000022529A (ja) | 位相同期回路 |