KR20100077548A - 위상동기회로 - Google Patents

위상동기회로 Download PDF

Info

Publication number
KR20100077548A
KR20100077548A KR1020080135515A KR20080135515A KR20100077548A KR 20100077548 A KR20100077548 A KR 20100077548A KR 1020080135515 A KR1020080135515 A KR 1020080135515A KR 20080135515 A KR20080135515 A KR 20080135515A KR 20100077548 A KR20100077548 A KR 20100077548A
Authority
KR
South Korea
Prior art keywords
signal
loop filter
charge pump
divider
frequency
Prior art date
Application number
KR1020080135515A
Other languages
English (en)
Inventor
전하준
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080135515A priority Critical patent/KR20100077548A/ko
Priority to US12/638,213 priority patent/US7969249B2/en
Priority to TW098143797A priority patent/TW201027926A/zh
Priority to CN200910262540A priority patent/CN101783679A/zh
Publication of KR20100077548A publication Critical patent/KR20100077548A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

실시예에 따른 위상동기회로는 발진신호를 생성하는 전압제어 발진기; 상기 발진신호를 체배시키는 주파수 분주기; 외부로부터 입력된 기준신호 및 상기 채배된 신호를 비교하여 에러신호를 생성하는 위상주파수검출기; 상기 에러신호에 따라 전류량이 조절된 신호를 생성하는 차지 펌프; 다양한 진폭과 주기를 가지는 신호를 발생시키는 파형 발생기; 상기 차지 펌프의 신호 또는 상기 파형 발생기의 신호에 따라 충방전되고, 상기 전압제어 발진기를 제어하여 상기 발진신호의 주파수가 변조되고 확산 스펙트럼 클럭이 발생되도록 하는 루프 필터; 상기 차지 펌프 및 상기 파형 발생기의 출력을 상기 루프 필터와 선택적으로 연결시키는 스위칭 회로; 및 상기 위상주파수검출기와 연결되어 상기 기준신호 및 상기 발진신호가 락상태가 되기 전에는 상기 스위칭 회로를 제어하여 상기 차지 펌프 및 상기 루프 필터가 연결되도록 하고, 락상태가 되면 상기 스위칭 회로를 제어하여 상기 파형 발생기 및 상기 루프 필터가 연결되도록 하는 락 검출기를 포함한다.
위상동기회로, 루프 필터, 커패시터, 확산 스펙트럼 클럭 발생기, 락 검출기

Description

위상동기회로{Phase Locked Loop circuit}
실시예는 위상동기회로에 관한 것이다.
도 1은 위상동기회로(10)의 구성 요소를 개략적으로 도시한 블록도이다.
전압제어발진기(VCO; Voltage Controlled Oscillator)(14)에서 출력되는 발진신호는 온도와 같은 외부 환경의 변화 요인에 의하여 미세하게 유동되고 불안정한 상태가 될 수 있다.
이에, 제1 분주기(16), 제2 분주기(15)는 상기 전압제어발진기(14)의 발진신호를 각각 1/M, 1/R로 분주시켜 낮은 주파수로 변환한다.
상기 PFD(Phase Frequency Detector)(11)는 외부의 TCXO(Temperature Compensated X-tal Oscillator)(미도시)로부터 외부 환경에 안정적인 낮은 주파수를 가지는 기준주파수신호를 전달받고, 상기 분주된 신호를 전달받아 두 신호를 비교하여 발진신호의 유동 상태를 파악한 후 제어신호를 생성한다.
차지펌프(CP; Charge Pump)(12)는 상기 제어신호에 따라 전하를 공급하거나 흡수함으로써 전류값을 조정한다.
루프 필터(LPF)(13)는 상기 차지펌프(12)에서 밀고 당기는 전하량에 따라 상 기 전압제어발진기(14)의 전압을 조정하고, 스퓨리어스 특성을 감소시킨다. 따라서, 상기 전압제어발진기(14)의 발진신호는 안정적인 상태를 유지할 수 있다.
이와 같은 위상동기회로(10)의 발진신호는 이동통신단말기의 베이스밴드회로, 메모리 인터페이스, 디스플레이 구동회로 등에 이용되는데, 디지털 시스템의 고속화로 인하여 EMI(Electro-Magnetic Interference) 문제가 심각하게 대두되고 있다.
EMI 문제를 해결하기 위하여, EMI 필터나 차폐 등의 방법이 적용되었으나, 가격 문제 및 기술적인 한계로 인하여 확산 스펙트럼 클럭 발생기(20)가 사용되고 있다.
즉, 카운터(counter; 22), SDM(Sigma Delta Modulator)(21)을 포함하는 확산 스펙트럼 클럭 발생기(20)는 EMI를 줄이기 위해 특정 주파수에서 큰 에너지를 갖는 발진신호의 주파수를 소정 대역폭 내의 주파수에서 에너지가 상대적으로 적은 주파수 신호로 변조하는 것이다. 이렇게 함으로써 클럭 주파수가 하나의 주파수로 고정되지 않고, 소정 주파수 사이에서 변화하게 되어 특정 주파수에서의 에너지가 분산되어 이웃하는 전자 회로에 EMI 영향을 미치지 않는 신호가 된다.
원래의 위상동기회로(10)는 하나의 분주기만 있으면 되나, 상기 확산 스펙트럼 클럭 발생기(20)가 구비됨으로 인하여, 다른 분주 배율을 갖는 상기 제1 분주기(16), 상기 제2 분주기(15)를 구비하고, 상기 제1 분주기(16)를 상기 확산 스펙트럼 클럭 발생기(20)에 할당한다.
상기 확산 스펙트럼 클럭 발생기(20)가 수십 kHz~수백 kHz정도의 변조 주파 수를 왜곡 없이 전달하기 위하여 발진신호의 대역폭이 변조 주파수의 1/10정도인 수kHz~수십kHz 정도로 설정되어야 한다.
따라서, 상기 루프 필터(13)의 커패시터는 수nF의 대용량으로 구비되어야 하며, 이는 위상동기회로 칩 내부에 집적되기 어려우므로 폐루프 방식의 상기 확산 스펙트럼 클럭 발생기(20)는 외장 필터를 사용한다. 따라서, 회로의 사이즈가 커지고 추가 부품 사용에 따른 생산 비용이 증가되는 문제점이 있다.
실시예는 폐루프 방식이 아닌 개루프 방식의 확산 스펙트럼 클럭 발생기를 구현함으로써 발진신호의 대역폭 제한을 없애고 루프 필터의 커패시터 대용량화 문제를 해결할 수 있는 위상동기회로를 제공한다.
실시예에 따른 위상동기회로는 발진신호를 생성하는 전압제어 발진기; 상기 발진신호를 체배시키는 주파수 분주기; 외부로부터 입력된 기준신호 및 상기 채배된 신호를 비교하여 에러신호를 생성하는 위상주파수검출기; 상기 에러신호에 따라 전류량이 조절된 신호를 생성하는 차지 펌프; 다양한 진폭과 주기를 가지는 신호를 발생시키는 파형 발생기; 상기 차지 펌프의 신호 또는 상기 파형 발생기의 신호에 따라 충방전되고, 상기 전압제어 발진기를 제어하여 상기 발진신호의 주파수가 변조되고 확산 스펙트럼 클럭이 발생되도록 하는 루프 필터; 상기 차지 펌프 및 상기 파형 발생기의 출력을 상기 루프 필터와 선택적으로 연결시키는 스위칭 회로; 및 상기 위상주파수검출기와 연결되어 상기 기준신호 및 상기 발진신호가 락상태가 되기 전에는 상기 스위칭 회로를 제어하여 상기 차지 펌프 및 상기 루프 필터가 연결되도록 하고, 락상태가 되면 상기 스위칭 회로를 제어하여 상기 파형 발생기 및 상기 루프 필터가 연결되도록 하는 락 검출기를 포함한다.
실시예에 따른 위상동기회로는 발진신호를 생성하는 전압제어 발진기; 상기 발진신호를 체배시키는 주파수 분주기; 외부로부터 입력된 기준신호 및 상기 채배된 신호를 비교하여 에러신호를 생성하는 위상주파수검출기; 상기 에러신호에 따라 전류량이 조절된 신호를 생성하는 차지 펌프; 상기 기준신호를 체배시키는 하나 이상의 분주기; 상기 분주기의 출력신호에 따라 전류량이 조절된 신호를 생성하는 부가 차지 펌프; 상기 차지 펌프의 신호 또는 상기 부가 차지 펌프의 신호에 따라 충방전되고, 상기 전압제어 발진기를 제어하여 상기 발진신호의 주파수가 변조되고 확산 스펙트럼 클럭이 발생되도록 하는 루프 필터; 상기 차지 펌프 및 상기 부가 차지 펌프의 출력을 상기 루프 필터와 선택적으로 연결시키는 스위칭 회로; 및 상기 위상주파수검출기와 연결되어 상기 기준신호 및 상기 발진신호가 락상태가 되기 전에는 상기 스위칭 회로를 제어하여 상기 차지 펌프 및 상기 루프 필터가 연결되도록 하고, 락상태가 되면 상기 스위칭 회로를 제어하여 상기 부가 차지 펌프 및 상기 루프 필터가 연결되도록 하는 락 검출기를 포함한다.
실시예에 의하면, 다음과 같은 효과가 있다.
첫째, 락(lock)검출기, 파형 발생기, 먹스 등의 회로를 이용하여 개루프 방 식의 확산 스팩트럼 클럭 발생기를 구현함으로써 발진신호의 대역폭 제한을 없앨 수 있다. 따라서 루프 필터의 커패시터 대용량화 문제를 해결할 수 있다.
둘째, 대용량의 커패시터를 구비할 필요가 없으므로 루프 필터를 내장형 필터로 구현할 수 있고, 따라서 확산 스펙트럼형 위상동기회로의 사이즈를 최소화하고, 생산비용을 절감할 수 있다.
첨부된 도면을 참조하여, 실시예에 따른 위상동기회로에 대하여 상세히 설명한다.
이하, 실시예를 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명은 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되므로 본 발명의 기술적 사상과 직접적인 관련이 있는 핵심적인 구성부만을 언급하기로 한다.
도 2는 실시예에 따른 위상동기회로(100)의 구성요소를 개략적으로 도시한 블록도이다.
도 2를 참조하면, 실시예에 따른 위상동기회로(100)는 위상주파수검출기(PFD; 110), 차지 펌프(120), 락(lock) 검출기(130), 파형 발생기(140), 스위칭 회로(이하, "먹스(MUX)"로 지칭함)(150), 루프 필터(160), 전압제어 발진기(VCO; 170), 주파수 분주기(180)를 포함하여 구성된다.
상기 위상주파수검출기(110)는 외부 회로, 가령, TCXO(미도시)로부터 기준신호를 입력받는다.
상기 TCXO는 수정발진기에서 온도변화에 따른 주파수 교란을 통제하는 장치 로서, 온도변화에 대하여 일정한 값을 가지는 낮은 주파수의 기준신호를 제공한다.
가령, 상기 TCXO는 큰 온도의 변화(보통, 영하 30도 내지 영상 75도)에도 2.5ppm을 초과하여 주파수가 교란되지 않고 일정하게 고정된 주파수신호를 발진한다.
상기 기준신호는 상기 전압제어 발진기(170)의 발진신호(가령, "㎓" 단위의 주파수신호)에 비하여 상대적으로 낮은 대역의 주파수(가령, "㎒" 단위의 주파수)를 갖는다.
따라서, 상기 위상주파수검출기(110)가 상기 기준신호와 상기 발진신호를 비교할 수 있도록 하기 위하여, 상기 주파수 분주기(180)는 상기 발진신호의 주파수를 분주하여 상기 기준신호의 레벨로 낮춘다.
실시예에 따른 확산 스펙트럼 클럭 발생기(상기 파형 발생기(140), 상기 먹스(150), 상기 락 검출기(130)로 이루어짐)는 종래와 같이 폐루프 구조가 아니라 개루프 구조를 가지므로, 상기 주파수 분주기(180)는 이와는 별도의 회로로 구성되며 종래와 같이 다수개로 분리될 필요가 없다.
예를 들어, 상기 TCXO가 100㎒의 기준신호를 제공하고 상기 전압제어 발진기(170)가 1.1㎓의 기준주파수신호를 제공하면, 상기 주파수 분주기(180)는 상기 발진신호를 1/10배로 분주하여 비교가능한 레벨의 신호로 변환한다.
상기 위상주파수검출기(110)는 상기 기준신호와 상기 발진신호를 입력받고, 두 신호의 위상과 주파수를 비교하여 이에 상응하는 에러 신호(UP, DN)를 생성하여 상기 차지 펌프(120)로 전달한다.
상기 차지 펌프(120)는 상기 에러 신호에 따라 상기 먹스(150)로 특정량의 전하를 공급하거나 흡수하는(source/sink) 전자회로이다.
즉, 상기 차지 펌프(120)는 상기 기준신호에 비하여 상기 발진신호의 전압이 크면 분기회로에 의하여 특정량의 전하를 상기 먹스(150)로 공급하고, 상기 발진신호의 전압이 상기 기준신호보다 작으면 특정량의 전하를 상기 먹스(150)로부터 끌어당긴다.
이렇게 생성된 전류는 상기 먹스(150)를 통해 상기 루프 필터(160)를 충/방전하고, 상기 전압제어 발진기(170)는 충/방전된 상기 루프 필터(160)의 전압에 대응하는 주파수의 발진신호를 출력한다.
상기 출력된 발진신호는 전술한 것과 같이 상기 주파수 분주기(180)를 통하여 상기 위상주파수검출기(110)로 다시 입력되고, 상기 위상주파수검출기(110)의 두 입력신호가 동일한 위상과 주파수를 가질 때까지 위의 동작이 반복된다.
상기 락 검출기(130)는 상기 위상주파수검출기(110)의 출력단과 연결되어 상기 기준신호 및 상기 발진신호가 동일한 주파수 및 위상을 가지는지의 여부를 판별한다.
즉, 상기 위상주파수검출기(110)의 두 입력 신호의 위상과 주파수가 동일한 상태가 되면 에러 신호가 출력되지 않고 이로 인한 상기 루프 필터(160) 전압의 충/방전이 없어져 상기 전압제어발진기(170)가 일정한 주파수를 갖는 신호를 출력하게 되는데, 이러한 상태를 "락(Lock)" 상태라고 하며, 이를 검출하는 장치가 상기 락 검출기(130)이다.
상기 락 검출기(130)는 락 상태가 되기 전에는 로우(Low) 레벨의 신호를 출력하고, 락 상태가 되면 하이(High) 레벨의 신호를 출력한다.
상기 먹스(150)는 아날로그 먹스로 구비될 수 있으며, 상기 락 검출기(130)의 출력 신호에 따라 상기 차지 펌프(120)의 출력과 상기 파형 발생기(140)의 출력을 선택적으로 상기 루프 필터(160))와 연결한다.
따라서, 상기 기준신호 및 상기 발진신호가 락 상태가 되기 전에는 상기 차지 펌프(120)의 출력이 상기 루프 필터(160)와 연결되어 PLL 폐루프를 형성한다.
반면, 상기 기준신호 및 상기 발진신호가 락 상태가 되면 상기 먹스(150)는 상기 차지 펌프(120)와 상기 루프 필터(160)의 연결을 끊고, 상기 파형 발생기(140)출력과 상기 루프 필터(160)를 연결한다.
따라서, 상기 파형 발생기(140)에서 생성되는 신호에 따라 상기 전압제어 발진기(170)의 발진신호의 주파수는 변조된다.
이렇게 변조된 발진신호는 상기 주파수 분주기(180)를 통하여 낮은 주파수로 분주되고, 상기 위상주파수검출기(110)로 입력된다.
상기 위상주파수검출기(110)는 상기 발진신호 및 상기 기준신호를 비교하고, 상기 락 검출기(130)는 두 신호의 락 상태만을 확인한다. 락 상태가 확인되면, PLL 루프 동작에는 영향을 주지 않는다.
상기 주파수 분주기(180)는 상기 발진신호의 주파수와 상기 위상주파수검출기(110)의 주파수 비를 조절함으로써 출력 주파수가 입력 주파수 대비 분주비만큼 체배되는 효과를 가진다.
한편, 상기 위상주파수검출기(110)의 입력 신호가 바뀌거나 외부에서 유입되는 잡음에 의하여 락 상태가 해제되면, 상기 락 검출기(130)는 로우 레벨 신호를 출력하고, 상기 먹스(150)에 의하여 상기 차지 펌프(120)와 상기 루프 필터(170)가 폐루프를 형성함으로써 새로운 락 상태를 찾아가게 된다.
상기 파형 발생기(140)는 다양한 변조 방식(Triangular, Sinusoidal, Hershey Kiss, etc)을 지원하기 위한 신호를 생성하도록 구현 가능하며, 발생 신호의 진폭과 주기를 조절함으로써 주파수 변조량과 변조 주파수를 원하는 수준으로 변경할 수 있다.
따라서, 상기 루프 필터(160)를 구성하는 커패시터는 대용량일 필요가 없으며, 내장형 필터로도 구현이 가능해진다.
도 3은 실시예에 따른 파형 발생기(140)가 구체적인 회로로 구현된 경우의 위상동기회로(100)의 구성요소를 개략적으로 도시한 블록도이다.
도 3에 도시된 위상동기회로(100)는 도 2와 구성 및 동작이 동일하나, 상기 파형 발생기(140)가 제1 분주기(141), 제2 분주기(142), 부가 차지펌프(143)로 구현되고 삼각파(trangular) 변조를 이용한 점이 상이하다.
즉, 도 3은 도 2의 위상동기회로 중 상기 파형 발생기(140)의 구체적인 실시예를 보여준다.
락 상태에 따라 상기 락 검출기(130)가 동작되고, 기본적인 폐루프 구조의 PLL 동작이 이루어지거나 상기 파형 발생기(140)의 개루프를 통하여 상기 루프 필터(160)가 충/방전되면서 주파수 변조가 일어나는 동작 방식은 도 2를 참조하여 설 명한 것과 동일하다.
즉, 도 3에 의하면, 확산 스펙트럼 클럭 생성 동작이 상기 제1 분주기(141), 상기 제2 분주기(142), 상기 부가 차지 펌프(143)의 변조 동작에 의하여 이루어진다.
상기 제1 분주기(141)와 상기 제2 분주기(142)는 상기 부가 차지 펌프(143)에 입력되는 신호의 듀티(Duty)비를 50: 50으로 유지하여 상기 루프 필터(160)의 충/방전량을 동일하게 유지시켜 준다.
상기 부가 차지 펌프(143)는 2개 이상의 전류원, 스위치 회로를 구비하여 전류량이 조절되고, 이에 따라 주파수 변조량을 제어할 수 있다.
또한, 상기 제2 분주기(142) 전단에 부가적으로 주파수 분주기(제3 분주기)(미도시)를 더 삽입함으로써 분주비를 조절하고 변조 주파수를 제어할 수도 있다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 위상동기회로의 구성 요소를 개략적으로 도시한 블록도.
도 2는 실시예에 따른 위상동기회로의 구성요소를 개략적으로 도시한 블록도.
도 3은 실시예에 따른 파형 발생기가 구체적인 회로로 구현된 경우의 위상동기회로의 구성요소를 개략적으로 도시한 블록도.

Claims (13)

  1. 발진신호를 생성하는 전압제어 발진기;
    상기 발진신호를 체배시키는 주파수 분주기;
    외부로부터 입력된 기준신호 및 상기 채배된 신호를 비교하여 에러신호를 생성하는 위상주파수검출기;
    상기 에러신호에 따라 전류량이 조절된 신호를 생성하는 차지 펌프;
    다양한 진폭과 주기를 가지는 신호를 발생시키는 파형 발생기;
    상기 차지 펌프의 신호 또는 상기 파형 발생기의 신호에 따라 충방전되고, 상기 전압제어 발진기를 제어하여 상기 발진신호의 주파수가 변조되고 확산 스펙트럼 클럭이 발생되도록 하는 루프 필터;
    상기 차지 펌프 및 상기 파형 발생기의 출력을 상기 루프 필터와 선택적으로 연결시키는 스위칭 회로; 및
    상기 위상주파수검출기와 연결되어 상기 기준신호 및 상기 발진신호가 락상태가 되기 전에는 상기 스위칭 회로를 제어하여 상기 차지 펌프 및 상기 루프 필터가 연결되도록 하고, 락상태가 되면 상기 스위칭 회로를 제어하여 상기 파형 발생기 및 상기 루프 필터가 연결되도록 하는 락 검출기를 포함하는 위상동기회로.
  2. 발진신호를 생성하는 전압제어 발진기;
    상기 발진신호를 체배시키는 주파수 분주기;
    외부로부터 입력된 기준신호 및 상기 채배된 신호를 비교하여 에러신호를 생성하는 위상주파수검출기;
    상기 에러신호에 따라 전류량이 조절된 신호를 생성하는 차지 펌프;
    상기 기준신호를 체배시키는 하나 이상의 분주기;
    상기 분주기의 출력신호에 따라 전류량이 조절된 신호를 생성하는 부가 차지 펌프;
    상기 차지 펌프의 신호 또는 상기 부가 차지 펌프의 신호에 따라 충방전되고, 상기 전압제어 발진기를 제어하여 상기 발진신호의 주파수가 변조되고 확산 스펙트럼 클럭이 발생되도록 하는 루프 필터;
    상기 차지 펌프 및 상기 부가 차지 펌프의 출력을 상기 루프 필터와 선택적으로 연결시키는 스위칭 회로; 및
    상기 위상주파수검출기와 연결되어 상기 기준신호 및 상기 발진신호가 락상태가 되기 전에는 상기 스위칭 회로를 제어하여 상기 차지 펌프 및 상기 루프 필터가 연결되도록 하고, 락상태가 되면 상기 스위칭 회로를 제어하여 상기 부가 차지 펌프 및 상기 루프 필터가 연결되도록 하는 락 검출기를 포함하는 위상동기회로.
  3. 제1항 또는 제2항에 있어서,
    상기 스위칭 회로는 상기 락상태가 되기 전 또는 상기 락상태가 해제 된 후에 상기 차지 펌프 및 상기 루프 필터를 연결하여 폐루프를 형성하고, 상기 기준신호 및 상기 발진신호가 락상태가 될때까지 상기 위상주파수검출기, 상기 차지 펌프, 상기 전압제어 발진기, 상기 주파수 분주기가 반복 동작되는 것을 특징으로 하는 위상동기회로.
  4. 제1항 또는 제2항에 있어서, 상기 락 검출기는
    상기 락 상태가 되기 전에는 로우 레벨의 신호를 출력하여 상기 스위칭 회로를 제어하고, 상기 락 상태가 되면 하이 레벨의 신호를 출력하여 상기 스위칭 회로를 제어하는 것을 특징으로 하는 위상동기회로.
  5. 제1항 또는 제2항에 있어서, 상기 스위칭 회로는
    아날로그 먹스로 구비되는 것을 특징으로 하는 위상동기회로.
  6. 제1항에 있어서,
    상기 스위칭 회로는 상기 락상태가 된 후에는 상기 파형 발생기 및 상기 루프 필터를 연결하여 개루프를 형성하고, 상기 락상태가 해제될때까지 상기 파형 발생기, 상기 루프 필터, 상기 전압제어 발진기가 동작되어 발진신호의 주파수가 변조되고 확산 스펙트럼 클럭이 발생되는 것을 특징으로 하는 위상동기회로.
  7. 제2항에 있어서,
    상기 스위칭 회로는 상기 락상태가 된 후에는 상기 부가 차지 펌프 및 및 상기 루프 필터를 연결하여 개루프를 형성하고, 상기 락상태가 해제될때까지 상기 분 주기, 상기 부가 차지 펌프, 상기 루프 필터, 상기 전압제어 발진기가 동작되어 발진신호의 주파수가 변조되고 확산 스펙트럼 클럭이 발생되는 것을 특징으로 하는 위상동기회로.
  8. 제1항에 있어서, 상기 파형 발생기는
    확산 스펙트럼에 따른 상기 발진신호의 변조량을 제어하기 위하여 진폭, 주기 중 하나 이상 요소를 조절하여 출력신호를 생성하고, 생성된 출력신호를 상기 루프 필터로 전달하는 것을 특징으로 하는 위상동기회로.
  9. 제2항에 있어서, 상기 분주기, 상기 부가 차지 펌프는
    확산 스펙트럼에 따른 상기 발진신호의 변조량을 제어하기 위하여 진폭, 주기 중 하나 이상 요소를 조절하여 출력신호를 생성하고, 생성된 출력신호를 상기 루프 필터로 전달하는 것을 특징으로 하는 위상동기회로.
  10. 제2항에 있어서,
    상기 분주기는 제1 분주기 및 제2 분주기로 이루어지고,
    상기 제1 분주기 및 제2 분주기의 듀티비에 의하여 상기 루프 필터의 충방전 비율이 결정되는 것을 특징으로 하는 위상동기회로.
  11. 제2항에 있어서,
    상기 분주기는 제1 분주기 및 제2 분주기로 이루어지고,
    상기 제1 분주기 및 제2 분주기의 듀티비가 50:50인 경우 상기 루프 필터의 충방전량이 동일하게 유지되는 것을 특징으로 하는 위상동기회로.
  12. 제2항에 있어서,
    상기 부가 차지 펌프는 2개 이상의 전류원, 2개 이상의 스위치 회로를 포함하여 전류량이 조절된 신호를 생성하는 것을 특징으로 하는 위상동기회로.
  13. 제2항에 있어서,
    상기 분주기 및 상기 부가 차지 펌프 사이에 제3 분주기가 더 구비되어 상기 루프 필터의 충방전이 제어되는 것을 특징으로 하는 위상동기회로.
KR1020080135515A 2008-12-29 2008-12-29 위상동기회로 KR20100077548A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080135515A KR20100077548A (ko) 2008-12-29 2008-12-29 위상동기회로
US12/638,213 US7969249B2 (en) 2008-12-29 2009-12-15 Phase locked loop circuit
TW098143797A TW201027926A (en) 2008-12-29 2009-12-18 Phase locked loop circuit
CN200910262540A CN101783679A (zh) 2008-12-29 2009-12-29 锁相环电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080135515A KR20100077548A (ko) 2008-12-29 2008-12-29 위상동기회로

Publications (1)

Publication Number Publication Date
KR20100077548A true KR20100077548A (ko) 2010-07-08

Family

ID=42284152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080135515A KR20100077548A (ko) 2008-12-29 2008-12-29 위상동기회로

Country Status (4)

Country Link
US (1) US7969249B2 (ko)
KR (1) KR20100077548A (ko)
CN (1) CN101783679A (ko)
TW (1) TW201027926A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150069493A (ko) 2013-12-13 2015-06-23 한양대학교 산학협력단 오동기화를 방지하기 위한 이중 위상 주파수 검출기 회로, 이의 동작 방법 및 이를 사용하는 클록 데이터 복원 회로
KR20200045259A (ko) 2018-10-22 2020-05-04 강원대학교산학협력단 디지털 위상 고정 루프 및 그 구동 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI327816B (en) * 2007-04-27 2010-07-21 Mstar Semiconductor Inc A voltage providing circuit and a related method of which
CN101944912B (zh) * 2010-07-30 2012-07-25 炬力集成电路设计有限公司 一种单晶振电子设备及确定分频系数的方法
CN102136840B (zh) * 2011-04-22 2016-03-16 上海华虹宏力半导体制造有限公司 自偏置锁相环
KR20140040328A (ko) * 2012-09-25 2014-04-03 한국전자통신연구원 락 검출기 및 이를 포함하는 클럭 발생기
CN104967447B (zh) * 2015-07-22 2018-06-15 福州大学 一种可实现连续调制的锁相环频率调制电路
CN105187056B (zh) * 2015-09-06 2019-02-26 四川九洲电器集团有限责任公司 一种时钟信号生成装置及时钟信号生成方法
US10651858B2 (en) * 2017-11-30 2020-05-12 Sony Corporation Synthesizer and phase frequency detector
CN109889194A (zh) * 2019-02-27 2019-06-14 上海华虹宏力半导体制造有限公司 一种快速锁定的锁相环电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06197014A (ja) * 1992-12-25 1994-07-15 Mitsubishi Electric Corp 位相同期回路
JP4063779B2 (ja) * 2004-02-27 2008-03-19 三洋電機株式会社 Ｐｌｌ回路
KR100712501B1 (ko) * 2004-11-08 2007-05-02 삼성전자주식회사 Ｐｖｔ에 영향을 받지않는 주파수 변조 비율을 갖는스프레드 스펙트럼 클록 생성기
KR100940622B1 (ko) * 2007-06-25 2010-02-05 주식회사 동부하이텍 주파수 합성기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150069493A (ko) 2013-12-13 2015-06-23 한양대학교 산학협력단 오동기화를 방지하기 위한 이중 위상 주파수 검출기 회로, 이의 동작 방법 및 이를 사용하는 클록 데이터 복원 회로
KR20200045259A (ko) 2018-10-22 2020-05-04 강원대학교산학협력단 디지털 위상 고정 루프 및 그 구동 방법

Also Published As

Publication number Publication date
US7969249B2 (en) 2011-06-28
TW201027926A (en) 2010-07-16
CN101783679A (zh) 2010-07-21
US20100164634A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
KR20100077548A (ko) 위상동기회로
US7432750B1 (en) Methods and apparatus for frequency synthesis with feedback interpolation
US8024598B2 (en) Apparatus and method for clock generation with piecewise linear modulation
CN102055494B (zh) 控制扩频信号的调制频率的系统及方法
US7986190B1 (en) Jitter attenuation with a fractional-N clock synthesizer
US7636018B2 (en) Phase locked loop with phase shifted input
US8509373B2 (en) Apparatus and method for generating small-size spread spectrum clock signal
US9280928B2 (en) Apparatus and method for driving LED display
KR20120047379A (ko) 확산 스펙트럼 클럭 발생 회로
US8379787B2 (en) Spread spectrum clock generators
US8253502B2 (en) Spread spectrum clock generator and semiconductor device
CN103718463A (zh) 高线性相位频率检测器
US7292107B2 (en) Modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop
US20160020773A1 (en) Phase-locked loop circuit with improved performance
US20150188552A1 (en) Phase locked loop and control method thereof
US8669795B2 (en) Noise filtering fractional-N frequency synthesizer and operating method thereof
US8422536B2 (en) Spread spectrum clock signal generator method and system
US8106687B2 (en) Spread spectrum clock system and spread spectrum clock generator
KR101855354B1 (ko) 저주파 동기신호를 생성하는 장치 및 방법
TWI552532B (zh) 展頻時脈產生器與展頻時脈信號產生方法
KR20060093540A (ko) 출력 성능을 개선할 수 있는 위상동기루프 회로
KR20110033915A (ko) 스프레드 스펙트럼 클럭 발생기
KR20230019571A (ko) ㎜-wave 대역용 주파수 합성기
CN118285060A (zh) 具有由频率高于小数锁相环路（pll）反馈信号的时钟驱动的数字控制的pll
CN101272144A (zh) 锁相回路与其方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application