CN101272144A - 锁相回路与其方法 - Google Patents
锁相回路与其方法 Download PDFInfo
- Publication number
- CN101272144A CN101272144A CNA2007100918329A CN200710091832A CN101272144A CN 101272144 A CN101272144 A CN 101272144A CN A2007100918329 A CNA2007100918329 A CN A2007100918329A CN 200710091832 A CN200710091832 A CN 200710091832A CN 101272144 A CN101272144 A CN 101272144A
- Authority
- CN
- China
- Prior art keywords
- phase
- signal
- frequency
- output signal
- frequency division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 17
- 230000003134 recirculating effect Effects 0.000 title 1
- 238000013139 quantization Methods 0.000 claims abstract description 10
- 230000010363 phase shift Effects 0.000 claims description 35
- 238000006073 displacement reaction Methods 0.000 claims description 17
- 230000001351 cycling effect Effects 0.000 claims description 12
- 238000001914 filtration Methods 0.000 claims 2
- 238000005086 pumping Methods 0.000 claims 2
- 238000005191 phase separation Methods 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000004913 activation Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
在锁相回路中，多个相位移位器对输入信号进行相位移位。根据该输入信号、所述位移后信号与分频输出信号间的相位，多个相位频率检测器产生多个相位差信号。响应于所述相位差信号，多个电荷泵浦控制其输出电压。根据所述电荷泵浦的输出电压，振荡器输出一输出信号。分频器对该输出信号进行分频以得到该分频输出信号。循环电路于适当时机将该分频输出信号输出至所述相位频率检测器之一。调制器减少该分频器的量化误差。
Description
技术领域
本发明涉及一种锁相回路(PLL，Phase Locked Loop)，特别是涉及一种应用多个相位频率检测器(phase frequency detector)与电荷泵浦(charge pump)以实现非整数分频的锁相回路。
背景技术
通讯系统或计算机系统内的锁相回路可从使得输入参考频率信号与输出参考频率信号间的相位一致。
传统上，锁相回路包括：相位频率检测器(PFD)，电荷泵浦(CP)，低通滤波器(LPF)，振荡器(VCO)与分频器(frequency divider)。相位频率检测器比较输入信号与由分频器回传的分频后信号的相位，以产生控制信号给电荷泵浦。电荷泵浦根据此控制信号而决定将电荷泵浦的输出电压升压或降压。低通滤波器可过滤电荷泵浦的输出电压的高频噪声。振荡器接受滤波后的电荷泵浦的输出电压以产生输出信号。分频器将振荡器的输出信号分频后回传给相位频率检测器。
如果利用整数型分频器进行非整数(fractional)分频的话，则无可避免的会有量化误差(quantization error)产生。图1显示当利用整数型分频器(比如，除4与除5)来进行非整数分频(比如，除4.5)时的误差示意图。
如果可将误差推至高频部份，再利用低通滤波器将的压抑，将可得到不错的噪声抑制效果。不过，在操作频宽与噪声压抑能力之间需取得平衡点。
现已发出数种已知技术，其利用倍频器与调制器(Delta-SigmaModulation，DSM，或称为代尔他-西格马调制器)来降低误差。图2a与2b显示利用倍频器与调制器来降低误差的两种已知锁相回路。
请参考图2a，第一种已知锁相回路包括：倍频器201，相位频率检测器202，电荷泵浦203，低通滤波器204，振荡器205，分频器206与调制器207。如此，可将误差推至更高频，也可得到大操作频带。不过，锁相回路的频率解析能力(frequency resolution)会降低。
请参考图2b，第二种已知锁相回路包括：倍频器201’，相位频率检测器202’，电荷泵浦203’，低通滤波器204’，振荡器205’，分频器206’与调制器207’。其缺点在于，分频器206’的输出信号的工作周期(duty cycle)并不是50％，故而需要额外的工作周期校正电路。此外，可能会发生模数误差(modulus error)。
发明内容
本发明提供一种锁相回路及其信号产生方法，以增加调制器的操作频率范围。
本发明提供一种锁相回路及其信号产生方法，以减少量化误差。
本发明提供一种锁相回路及其信号产生方法，以降低分频器的模数，更压抑锁相回路的中频噪声。
本发明提供一种锁相回路及其信号产生方法，以减少输入信号的噪声(spur)。
本发明提出一种锁相回路，包括：多个相位移位器，对输入信号进行相位移位，以产生多个位移后信号；多个相位频率检测器，耦接至所述相位移位器，所述相位频率检测器比较输入信号与分频输出信号间的相位以和/或比较所述位移后信号与分频输出信号间的相位以产生多个电压控制信号，其中在该输入信号的一周期内，所述相位频率检测器进行多次相位比较，以及所述相位频率检测器的致能周期本质上彼此不重迭；多个电荷泵浦，耦接至所述相位频率检测器，所述电荷泵浦响应于所述电压控制信号而控制节点电压；振荡器，响应于节点电压而振荡出输出信号；分频器，对输出信号进行分频以得到分频输出信号；以及循环电路，耦接至分频器，循环电路将分频输出信号输出至所述相位频率检测器。
此外，本发明还提出一种信号产生方法，根据输入信号以产生输出信号。该方法包括下列步骤。对输入信号进行相位移位，以产生第一位移后信号。比较输入信号与分频输出信号的相位，以产生第一电压控制信号。比较第一位移后信号与分频输出信号的相位，以产生第二电压控制信号。响应于第一与第二电压控制信号，控制节点电压。响应于节点电压，振荡出输出信号。将输出信号进行分频，以得到分频输出信号。对分频输出信号进行调制，以移除此分频输出信号的高频噪声。产生第一电压控制信号的步骤与产生第二电压控制信号的步骤不会同时进行。
本发明还提出一种锁相回路，包括：第一相位移位器，将输入信号的相位移位；多个相位检测器，各产生相位差信号，所述相位差信号有关于输入信号与回授信号间的相位差，或者，所述相位差信号有关于相位移后信号与回授信号间的相位差；多个电荷泵浦，各产生有关于所述相位检测器所检测出的所述相位差的电荷泵浦输出信号；滤波器，将所述电荷泵浦所产生的所述电荷泵浦输出信号转换成频率控制电压；电压控制振荡器，用于产生输出信号，输出信号的频率与频率控制电压有关；分频器，分频此输出信号以产生此回授信号；选择单元，将分频器所产生的回授信号送至所述相位检测器之一；以及调制器，响应于频率选择信号而对分频器所产生的回授信号进行调制，并将调制结果回授至分频器，以减少分频器的量化误差。
为使本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并结合附图详细说明如下。
附图说明
图1显示当利用整数型分频器来进行非整数分频时的误差示意图。
图2a与2b显示利用倍频器与调制器来降低误差的两种已知锁相回路。
图3显示根据本发明实施例的锁相回路的电路方块图。
图4显示此锁相回路的信号时序图。
图5显示根据本发明另一实施例的流程图。
附图符号说明
201、201’：倍频器
202、202’、302a～302d：相位频率检测器
203、203’、303a～303d：电荷泵浦
204、204’、304：低通滤波器
205、205’、305：振荡器
206、206’、306：分频器
207、207’、307：调制器
310：循环电路
320a～320c：相位移位器
具体实施方式
为了使本发明的内容更为明了，以下特举实施例作为本发明确实能够据以实施的范例。
图3显示根据本发明实施例的锁相回路的电路方块图。图4显示此锁相回路的信号时序图。请参考图3，本发明实施例的锁相回路包括：相位频率检测器(PFD)302a～302d，电荷泵浦(CP)303a～303d，低通滤波器(LPF)304，振荡器(VCO)305，分频器306，调制器307，循环电路(circulator)310，以及相位移位器(phase shifter)320a～320c。
相位移位器320a～320c将输入信号IN进行不同的相位移位。特别是，相位移位器320a将输入信号IN进行90°的相位移位，以得到信号IN90°。相位移位器320b将输入信号IN进行180°的相位移位，以得到信号IN180°。相位移位器320c将输入信号IN进行270°的相位移位，以得到信号IN270°。信号IN、信号IN90°、信号IN180°与信号IN270°间的相位关系可参考图4。
循环电路310将分频器306的输出信号DIVOUT于适当时机选择性送至相位频率检测器302a～302d之一。请再次参考图4。循环电路310会将分频器306的输出信号DIVOUT送至相位频率检测器302a，以使得在时间点t1时，相位频率检测器302a比较信号IN与信号DIVOUT。循环电路310将分频器306的输出信号DIVOUT送至相位频率检测器302b，以使得在时间点t2时，相位频率检测器302b比较信号IN90°与信号DIVOUT。循环电路310会将分频器306的输出信号DIVOUT送至相位频率检测器302c，以使得在时间点t3时，相位频率检测器302c比较信号IN180°与信号DIVOUT。循环电路310将分频器306的输出信号DIVOUT送至相位频率检测器302d，以使得在时间点t4时，相位频率检测器302d比较信号IN270°与信号DIVOUT。循环电路310可视为特殊型多任务器。
相位频率检测器302a比较信号IN与信号DIVOUT，以得到用于控制电荷泵浦303a的控制信号。相位频率检测器302b比较信号IN90°与信号DIVOUT，以得到用于控制电荷泵浦303b的控制信号。相位频率检测器302c比较信号IN180°与信号DIVOUT，以得到用于控制电荷泵浦303c的控制信号。相位频率检测器302d比较信号IN270°与信号DIVOUT，以得到用于控制电荷泵浦303d的控制信号。为节省功率消耗，较好在即将进行相位频率检测时才致能相位频率检测器302a～302d。或者是，相位频率检测器302a～302d的致能周期彼此不重迭或重迭部份尽量小。
电荷泵浦303a～303d根据相位频率检测器302a～302d所输出的控制信号而决定电荷泵浦303a～303d的输出电压要升压还是降压。
低通滤波器304滤掉电荷泵浦303a～303d的输出电压的高频部份。
振荡器305接收高频部份被滤掉的电荷泵浦303a～303d的输出电压，并据以产生锁相回路的输出信号OUT。此输出信号OUT会回授至分频器306。
分频器306对锁相回路的输出信号OUT进行分频，以产生信号DIVOUT。此信号DIVOUT输入至循环器310与调制器307。在本实施例中，分频器306可为整数型分频器或非整数型分频器。但分频器306的架构在此不需限定，只要能达到所需功能即可。
调制器307根据频率选择信号FS，对信号DIVOUT进行调制，并将调制后结果回授至分频器306。特别是，调制器307将信号DIVOUT的量化误差推往高频，以利用内部的低通滤波器(未示出)将高频量化误差滤掉。
请再次参考图4，T代表输入信号IN的一个周期，而t1～t4则代表进行相位频率检测的时间点。由图4可看出，在本实施例中，于一个周期T内，可进行4次的相位频率检测，如此可增加相位频率检测的正确性。
此外，也可利用相位检测器来取代相位频率检测器302a～302d，以进行信号间的相位比较。另外，如果电荷泵浦或/和相位频率检测器(相位检测器)的操作速度够快的话，为节省功率消耗与电路面积，在其它实施例中，电荷泵浦或/和相位频率检测器(相位检测器)的数量可酌量减少。
图5显示根据本发明另一实施例的产生信号的方法流程图。请参考图5。如步骤S501所示，对该输入信号进行相位移位，以产生第一、第二与第三位移后信号。比如，对该输入信号进行90°、180°与270°的相位移位，以产生一第一、第二与第三位移后信号。步骤S501比如可利用相位移位器来实现。
如步骤S502所示，比较该输入信号与一分频输出信号的相位，以产生一第一电压控制信号。如步骤S503所示，比较该第一位移后信号与该分频输出信号的相位，以产生一第二电压控制信号。如步骤S504所示，比较该第二位移后信号与该分频输出信号的相位，以产生一第三电压控制信号。如步骤S505所示，比较该第三位移后信号与该分频输出信号的相位，以产生一第四电压控制信号。步骤S502～S505比如可利用相位检测器或相位频率检测器来实现。
如步骤S506所示，回应于该第一、第二、第三与第四电压控制信号，控制一节点电压。步骤S506比如可利用电荷泵浦来实现；以及此节点电压可为电荷泵浦的输出电压。
如步骤S507所示，响应于该节点电压，振荡出该输出信号。步骤S507比如可利用电压振荡器来实现。
如步骤S508所示，将该输出信号进行分频，以得到该分频输出信号。步骤S508比如可利用分频器来实现。更甚者，此分频器可为整数型或非整数型分频器。
如步骤S509所示，对该分频输出信号进行调制。步骤S509比如可利用DSM来实现。
综上所述，可知上述实施例至少具有下列优点：(1)可增加调制器的操作频率范围；(2)可将量化误差推至高频；(3)降低分频器的模数(modulus)，更压抑锁相回路的中频(in-band)噪声；(4)输入端的噪声(spur)也会被推至高频，故可利用低通滤波器加以压抑。
本实施例可应用于如计算机系统或通讯系统中，所述系统运用数种不同频率的参考频率信号。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下可作若干的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。
Claims (19)
1. 一种锁相回路，包括：
多个相位移位器，对一输入信号进行相位移位，以产生多个位移后信号；
多个相位频率检测器，耦接至所述相位移位器，所述相位频率检测器比较该输入信号与一分频输出信号间的相位，或者比较所述位移后信号与该分频输出信号间的相位以产生多个电压控制信号，其中在该输入信号的一周期内，所述相位频率检测器进行多次相位比较；
多个电荷泵浦，耦接至所述相位频率检测器，所述电荷泵浦响应于所述电压控制信号而控制一节点电压；
一振荡器，响应于该节点电压而振荡出一输出信号；
一分频器，对该输出信号进行分频以得到该分频输出信号；以及
一循环电路，耦接至该分频器，该循环电路选择性输出该分频输出信号至所述相位频率检测器。
2. 如权利要求1所述的锁相回路，还包括：
一低通滤波器，耦接至所述电荷泵浦，该低通滤波器对该节点电压进行低通滤波。
3. 如权利要求1所述的锁相回路，还包括：
一调制器，耦接至该分频器，该调制器对该分频输出信号进行调制，以去除量化误差。
4. 如权利要求1所述的锁相回路，其中所述相位移位器包括：
一第一相位移位器，对该输入信号进行90°的相位移位，以得到一第一位移后信号；
一第二相位移位器，对该输入信号进行180°的相位移位，以得到一第二位移后信号；以及
一第三相位移位器，对该输入信号进行270°的相位移位，以得到一第三位移后信号。
5. 如权利要求4所述的锁相回路，其中所述多个相位频率检测器包括：
一第一相位频率检测器，比较该输入信号与该分频输出信号，以得到一第一电压控制信号；
一第二相位频率检测器，比较该第一位移后信号与该分频输出信号，以得到一第二电压控制信号；
一第三相位频率检测器，比较该第二位移后信号与该分频输出信号，以得到一第三电压控制信号；以及
一第四相位频率检测器，比较该第三位移后信号与该分频输出信号，以得到一第四电压控制信号。
6. 如权利要求5所述的锁相回路，其中所述电荷泵浦包括：
一第一电荷泵浦，响应于该第一电压控制信号而控制该节点电压；
一第二电荷泵浦，响应于该第二电压控制信号而控制该节点电压；
一第三电荷泵浦，响应于该第三电压控制信号而控制该节点电压；以及
一第四电荷泵浦，响应于该第四电压控制信号而控制该节点电压。
7. 一种信号产生方法，根据一输入信号以产生一输出信号，该方法包括：
对该输入信号进行相位移位，以产生一第一位移后信号；
比较该输入信号与一分频输出信号的相位，以产生一第一电压控制信号；
比较该第一位移后信号与该分频输出信号的相位，以产生一第二电压控制信号；
响应于该第一与第二电压控制信号，控制一节点电压；
响应于该节点电压，振荡出该输出信号；
将该输出信号进行分频，以得到该分频输出信号；以及
对该分频输出信号进行调制，以移除该分频输出信号的高频噪声；
其中产生该第一电压控制信号的该步骤与产生该第二电压控制信号的该步骤不会同时进行。
8. 如权利要求7所述的方法，还包括：
对该输入信号进行相位移位，以产生第二与第三位移后信号。
9. 如权利要求8所述的方法，还包括：
比较该第二位移后信号与该分频输出信号的相位，以产生一第三电压控制信号；以及
比较该第三位移后信号与该分频输出信号的相位，以产生一第四电压控制信号。
10. 如权利要求9所述的方法，还包括：
响应于该第三与第四电压控制信号，控制该节点电压。
11. 如权利要求7所述的方法，其中，该分频步骤包括：
将该输出信号进行非整数分频，以得到该分频输出信号。
12. 如权利要求7所述的方法，其中，该调制步骤包括：对该分频输出信号进行代尔他-西格马调制。
13. 如权利要求7所述的方法，还包括：
对该节点电压进行低通滤波。
14. 一种锁相回路，包括：
一第一相位移位器，将一输入信号的相位移位；
多个相位检测器，各产生一相位差信号，各该相位差信号有关于一输入信号与一回授信号间的相位差，或该相位移后信号与该回授信号间的相位差；
多个电荷泵浦，各产生有关于各相位差信号的一电荷泵浦输出信号；
一滤波器，将所述电荷泵浦所产生的所述电荷泵浦输出信号转换成一频率控制电压；
一电压控制振荡器，用于产生一输出信号，该输出信号的频率有关于该频率控制电压；
一分频器，分频该输出信号以产生该回授信号；
一选择单元，将该分频器所产生的该回授信号选择性送至所述相位检测器；以及
一调制器，响应于一频率选择信号而对该分频器所产生的该回授信号进行调制，并将调制结果回授至该分频器，以减少该分频器的量化误差。
15. 如权利要求14所述的锁相回路，还包括：
一第二相位移位器，将该输入信号的相位移位；以及
一第三相位移位器，将该输入信号的相位移位。
16. 如权利要求15所述的锁相回路，其中所述多个相位频率检测器包括：
一第一相位频率检测器，比较该输入信号与该回授信号以产生该相位差信号；
一第二相位频率检测器，比较该第一相位移位器的一输出信号与该回授信号以产生该相位差信号；
一第三相位频率检测器，比较该第二相位移位器的一输出信号与该回授信号以产生该相位差信号；以及
一第四相位频率检测器，比较该第三相位移位器的一输出信号与该回授信号以产生该相位差信号。
17. 如权利要求16所述的锁相回路，其中所述电荷泵浦包括：
一第一电荷泵浦，响应于该第一相位频率检测器所产生的该相位差信号而产生该电荷泵浦输出信号；
一第二电荷泵浦，响应于该第二相位频率检测器所产生的该相位差信号而产生该电荷泵浦输出信号；
一第三电荷泵浦，响应于该第三相位频率检测器所产生的该相位差信号而产生该电荷泵浦输出信号；以及
一第四电荷泵浦，响应于该第四相位频率检测器所产生的该相位差信号而产生该电荷泵浦输出信号。
18. 如权利要求14所述的锁相回路，其中该滤波器包括一低通滤波器。
19. 如权利要求14所述的锁相回路，其中该调制器包括一代尔他-西格马调制器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100918329A CN101272144A (zh) | 2007-03-23 | 2007-03-23 | 锁相回路与其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100918329A CN101272144A (zh) | 2007-03-23 | 2007-03-23 | 锁相回路与其方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101272144A true CN101272144A (zh) | 2008-09-24 |
Family
ID=40005882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100918329A Pending CN101272144A (zh) | 2007-03-23 | 2007-03-23 | 锁相回路与其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101272144A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023096743A1 (en) * | 2021-11-29 | 2023-06-01 | Qualcomm Incorporated | Fractional phase locked loop (pll) with digital control driven by clock with higher frequency than pll feedback signal |
-
2007
- 2007-03-23 CN CNA2007100918329A patent/CN101272144A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023096743A1 (en) * | 2021-11-29 | 2023-06-01 | Qualcomm Incorporated | Fractional phase locked loop (pll) with digital control driven by clock with higher frequency than pll feedback signal |
| US11764795B2 (en) | 2021-11-29 | 2023-09-19 | Qualcomm Incorporated | Fractional phase locked loop (PLL) with digital control driven by clock with higher frequency than PLL feedback signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7636018B2 (en) | Phase locked loop with phase shifted input | |
| US8446194B2 (en) | Spread spectrum clock generating circuit | |
| JP2007053770A (ja) | ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法 | |
| US8509373B2 (en) | Apparatus and method for generating small-size spread spectrum clock signal | |
| US7969249B2 (en) | Phase locked loop circuit | |
| US8243867B2 (en) | Receiver and communication system having the same | |
| US8531214B2 (en) | Spread spectrum clock generators | |
| WO2012172745A1 (en) | Cancellation system for phase jumps at loop gain changes in fractional-n frequency synthesizers | |
| EP2571165B1 (en) | Accumulator type fractional-n pll synthesizer and control method thereof | |
| US7495496B2 (en) | Method and circuit for producing spread spectrum and/or over clock signal | |
| US8391419B2 (en) | Circuit for recovering an output clock from a source clock | |
| US20070121773A1 (en) | Phase locked loop circuit | |
| US8664989B1 (en) | Method to increase frequency resolution of a fractional phase-locked loop | |
| US7598816B2 (en) | Phase lock loop circuit with delaying phase frequency comparson output signals | |
| US9191128B2 (en) | Spread spectrum clock generator and method for generating spread spectrum clock signal | |
| US10256827B2 (en) | Reference-frequency-insensitive phase locked loop | |
| CN101272144A (zh) | 锁相回路与其方法 | |
| EP2890013A1 (en) | Phase locked loop and control method thereof | |
| US9565042B2 (en) | Ultra-low power transmitter applied in multi-channel frequency shift (FSK) communication | |
| WO2006036749A3 (en) | Apparatus and method of oscillating wideband frequency | |
| US7363013B2 (en) | Phase lock loop applying in wireless communication system and method thereof | |
| TWI411236B (zh) | 相位鎖定迴路電路 | |
| CN101882923A (zh) | 三角波产生器,使用其的扩频时钟产生器以及相关方法 | |
| US8766685B1 (en) | Phase locked loop circuit and a method in the phase locked loop circuit | |
| KR20180031463A (ko) | 주파수 합성기 및 이를 구비하는 저잡음 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20080924 |