KR20180031463A - 주파수 합성기 및 이를 구비하는 저잡음 장치 - Google Patents

주파수 합성기 및 이를 구비하는 저잡음 장치 Download PDF

Info

Publication number
KR20180031463A
KR20180031463A KR1020160120136A KR20160120136A KR20180031463A KR 20180031463 A KR20180031463 A KR 20180031463A KR 1020160120136 A KR1020160120136 A KR 1020160120136A KR 20160120136 A KR20160120136 A KR 20160120136A KR 20180031463 A KR20180031463 A KR 20180031463A
Authority
KR
South Korea
Prior art keywords
frequency
voltage
frequency synthesizer
phase
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020160120136A
Other languages
English (en)
Inventor
임용식
Original Assignee
주식회사 넥시아 디바이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 넥시아 디바이스 filed Critical 주식회사 넥시아 디바이스
Priority to KR1020160120136A priority Critical patent/KR20180031463A/ko
Publication of KR20180031463A publication Critical patent/KR20180031463A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 주파수 합성기 및 이를 구비하는 저잡음 장치에 관한 것이다.
본 발명에 따른 주파수 합성기는 위상비교기(PFD)의 출력을 증폭하는 가변 차지펌프(가변 CP)와, 루프필터의 출력단자로부터 고주파 성분이 제거된 출력 전압을 전류로 변환한 후 상기 위상비교기에 제공하는 전압-전류 변환기를 구비하는 것을 특징으로 한다.
본 발명에 따른 주파수 합성기 및 이를 구비하는 저잡음 장치에 의해서 락킹 타임과 저잡음 특성을 모두 개선할 수 있게 되었다.

Description

주파수 합성기 및 이를 구비하는 저잡음 장치{FREQUENCY SYNTHESIZER AND LOW NOISE APPARATUS WITH THE SAME}
본 발명은 주파수 합성기 및 이를 구비하는 저잡음 장치에 관한 것으로서, 보다 구체적으로는 주파수에 따라 차지펌프의 전하량을 가변할 수 있는 주파수 합성기 및 이를 구비하는 저잡음 장치에 관한 것이다.
기술의 발달로 더 많은 데이터를 전송하기 위하여 고속 인터페이스가 대두되고 있으며, 이를 구현하기 위해서는 빠른 속도의 주파수 합성기를 필요로 한다. 빠른 속도의 데이터 전송을 위해서는 락킹 타임과 저잡음 특성을 만족시켜야 하지만 일반적인 주파수 합성기에서는 락킹 타임과 저잡음은 트레이드 오프 관계에 있다. 따라서 이를 동시에 개선하는 것은 현재로서는 불가능한 기술로 알려져 있다. 즉, 락킹 타임을 줄이기 위해서는 전류량을 늘려야 하나, 이러한 늘어난 전류량은 잡음을 증가시키는 원인으로 작용하게 되는 것이다.
도 1은 종래 주파수 합성기 구성도이다. 종래 주파수 합성기는 전압 제어 발진기(VCO), 분주기(DIV), 위상 비교기(PFD), 차지펌프(CP) 및 루프 필터로 구성된다. 그런데 이러한 종래 주파수 합성기는 락킹 타임과 저잡음 특성이 트레이드 오프 관계를 보여주는 문제점을 가지고 있다.
대한민국 공개실용신안 제20-1997-0026121호 (1997.06.20. 공개)
본 발명은 상기와 같은 문제점을 해결하고자 하는 것으로서, 락킹 타임과 저잡음 특성을 모두 개선할 수 있는 주파수 합성기 및 이를 구비하는 저잡음 장치를 제공하는 것을 목적으로 한다.
본 발명의 상기 목적은 입력 클럭 신호(CLKIN)의 위상과 궤환된 위상과의 위상차를 검출하고 위상차에 비례하는 전압을 출력하는 위상비교기(PFD)와, 위상비교기(PFD)의 출력을 증폭하는 가변 차지펌프(가변 CP)와, 가변 차지펌프(가변 CP)에서 출력되는 신호에 포함된 고주파 성분을 제거하는 루프필터(Loop filter)와, 루프필터의 출력단자로부터 고주파 성분이 제거된 출력 전압을 전류로 변환한 후 상기 위상비교기에 제공하는 전압-전류 변환기와, 루프필터에서 출력되는 제어 전압에 따라 조절되는 주파수를 발생시키는 전압제어발진기(VCO) 및 전압제어발진기(VCO)로부터 입력되는 주파수를 분수 1/N배 되는 주파수를 출력하는 주파수 분배기(DIV)를 포함하는 것을 특징으로 하는 주파수 합성기에 의해서 달성 가능하다.
본 발명의 또 다른 목적은 상기 주파수 합성기를 이용하여 위상고정 루프(Phase Lock Loop, PLL), 지연고정 루프(Delayed Lock Loop, DLL) 및 클럭데이터 복원기를 구현함으로써 달성 가능하다.
본 발명에 따른 주파수 합성기 및 이를 구비하는 저잡음 장치에 의해서 락킹 타임과 저잡음 특성을 모두 개선할 수 있게 되었다.
도 1은 종래 주파수 합성기 구성도.
도 2는 본 발명에 따른 일 실시예인 주파수 합성기의 구성도.
도 3은 본 발명에 따른 주파수 합성기를 구성하는 전압-전류 변환기의 특성 그래프.
본 발명에서 사용하는 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 본 명세서에서, "~ 상에 또는 ~ 상부에" 라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다. 또한, 영역, 판 등의 부분이 다른 부분 "상에 또는 상부에" 있다고 할 때, 이는 다른 부분 "바로 상에 또는 상부에" 접촉하여 있거나 간격을 두고 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.
또한, 본 명세서에서, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예, 장점 및 특징에 대하여 상세히 설명하도록 한다.
도 2는 본 발명에 따른 일 실시예인 주파수 합성기의 구성도이다. 본 발명에 따른 주파수 합성기를 도 1에 제시된 종래 주파수 합성기와 차이가 있는 구성에 대해서만 설명하기로 한다. 본 발명에 따른 주파수 합성기는 종래 차지펌프를 가변 차비 펌프로 교체하고, 루프 필터 출력단과 가변 차지펌프 사이에 전압-전류 변환기를 구비하는 것을 특징으로 한다. 본 발명에서는 전압-전류 변환기를 추가하여 주파수에 따라 차지펌프의 전하량을 가변할 수 있고(도 3 참조), 이로 인하여 빠른 락킹 타임과 저잡음을 함께 구현할 수 있게 되었다.
위상비교기(PFD)는 입력 클럭 신호(CLKIN)의 위상과 궤환된 위상과의 위상차를 검출하여, 이 위상차(에러)에 비례하는 전압을 출력하는 회로부이며, 보통 곱셈 변조기에 의해 구현된다. 가변 차지펌프(가변 CP)는 위상비교기(PFD)의 출력과 전압-전류 변환기로부터 입력되는 신호를 증폭하는 회로부이다. 루프필터(Loop filter)는 가변 차지펌프(가변 CP)에서 출력되는 신호에 포함된 고주파 성분을 제거하는 회로부이며, 전압제어발진기(VCO)는 루프필터에서 출력되는 제어 전압에 따라 조절되는 주파수를 발생시키는 발진기이다. 주파수 분배기(DIV)는 전압제어발진기(VCO)로부터 입력되는 주파수를 분수 1/N배 되는 주파수를 출력하는 회로부이다.
본 발명에 따른 주파수 합성기는 위상고정 루프(Phase Lock Loop, PLL), 지연고정 루프(Delayed Lock Loop, DLL), 또는 클럭데이터 복원기(Clock and Data Recovery, CDR) 등에 사용할 수 있다.

Claims (4)

  1. 입력 클럭 신호(CLKIN)의 위상과 궤환된 위상과의 위상차를 검출하고, 상기 위상차에 비례하는 전압을 출력하는 위상비교기(PFD)와,
    상기 위상비교기(PFD)의 출력을 증폭하는 가변 차지펌프(가변 CP)와,
    상기 가변 차지펌프(가변 CP)에서 출력되는 신호에 포함된 고주파 성분을 제거하는 루프필터(Loop filter)와,
    상기 루프필터의 출력단자로부터 고주파 성분이 제거된 출력 전압을 전류로 변환한 후 상기 위상비교기에 제공하는 전압-전류 변환기와,
    상기 루프필터에서 출력되는 제어 전압에 따라 조절되는 주파수를 발생시키는 전압제어발진기(VCO) 및
    상기 전압제어발진기(VCO)로부터 입력되는 주파수를 분수 1/N배 되는 주파수를 출력하는 주파수 분배기(DIV)를 포함하는 것을 특징으로 하는 주파수 합성기.
  2. 제1항의 주파수 합성기를 포함하는 위상고정 루프(Phase Lock Loop, PLL).
  3. 제1항의 주파수 합성기를 포함하는 지연고정 루프(Delayed Lock Loop, DLL).
  4. 제1항의 주파수 합성기를 포함하는 클럭데이터 복원기.
KR1020160120136A 2016-09-20 2016-09-20 주파수 합성기 및 이를 구비하는 저잡음 장치 Ceased KR20180031463A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160120136A KR20180031463A (ko) 2016-09-20 2016-09-20 주파수 합성기 및 이를 구비하는 저잡음 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160120136A KR20180031463A (ko) 2016-09-20 2016-09-20 주파수 합성기 및 이를 구비하는 저잡음 장치

Publications (1)

Publication Number Publication Date
KR20180031463A true KR20180031463A (ko) 2018-03-28

Family

ID=61901625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160120136A Ceased KR20180031463A (ko) 2016-09-20 2016-09-20 주파수 합성기 및 이를 구비하는 저잡음 장치

Country Status (1)

Country Link
KR (1) KR20180031463A (ko)

Similar Documents

Publication Publication Date Title
Lee et al. Jitter transfer characteristics of delay-locked loops-theories and design techniques
EP1793499B1 (en) Fractional-n frequency synthesizer
US9356611B1 (en) Systems and methods involving phase detection with adaptive locking/detection features
US8988121B2 (en) Method and apparatus for generating a reference signal for a fractional-N frequency synthesizer
US7728631B2 (en) Phase frequency detector with pulse width control circuitry
US11218155B2 (en) Apparatus and methods for digital fractional phase locked loop with a current mode low pass filter
US20100259305A1 (en) Injection locked phase lock loops
EP0449659A1 (en) Linearized three state phase detector
US8890626B2 (en) Divider-less phase locked loop (PLL)
CN204442344U (zh) 电荷泵相位频率检测器和锁相环电路
US7733139B2 (en) Delay locked loop circuit and method for eliminating jitter and offset therein
US20110175682A1 (en) Phase-locked loop frequency synthesizer and loop locking method thereof
US7412617B2 (en) Phase frequency detector with limited output pulse width and method thereof
JP2007043712A (ja) スケーリングされた制動コンデンサを有する位相ロック・ループ
US8391419B2 (en) Circuit for recovering an output clock from a source clock
US8598929B1 (en) Bitwidth reduction in loop filters used for digital PLLS
US8664989B1 (en) Method to increase frequency resolution of a fractional phase-locked loop
US8643402B2 (en) Phase frequency detector circuit
TWI285028B (en) Phase locked loop system capable of deskewing and method therefor
US7598816B2 (en) Phase lock loop circuit with delaying phase frequency comparson output signals
US9191128B2 (en) Spread spectrum clock generator and method for generating spread spectrum clock signal
CN103378855B (zh) 具有倍频器的锁相环及构造锁相环的方法
KR20180031463A (ko) 주파수 합성기 및 이를 구비하는 저잡음 장치
US9742414B2 (en) Reducing errors due to non-linearities caused by a phase frequency detector of a phase locked loop
JP6513535B2 (ja) 自己注入位相同期回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160920

PG1501 Laying open of application
PN2301 Change of applicant

Patent event date: 20210125

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210802

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160920

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220720

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20221102

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20220720

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I