KR100712501B1 - Ｐｖｔ에 영향을 받지않는 주파수 변조 비율을 갖는스프레드 스펙트럼 클록 생성기 - Google Patents

Ｐｖｔ에 영향을 받지않는 주파수 변조 비율을 갖는스프레드 스펙트럼 클록 생성기 Download PDF

Info

Publication number
KR100712501B1
KR100712501B1 KR20040090445A KR20040090445A KR100712501B1 KR 100712501 B1 KR100712501 B1 KR 100712501B1 KR 20040090445 A KR20040090445 A KR 20040090445A KR 20040090445 A KR20040090445 A KR 20040090445A KR 100712501 B1 KR100712501 B1 KR 100712501B1
Authority
KR
South Korea
Prior art keywords
frequency
modulation
spread spectrum
spectrum clock
phase
Prior art date
Application number
KR20040090445A
Other languages
English (en)
Other versions
KR20060041377A (ko
Inventor
신종신
장덕현
김지영
곽명보
서일원
박재현
김현구
김치원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20040090445A priority Critical patent/KR100712501B1/ko
Priority to US11/205,014 priority patent/US7558311B2/en
Priority to TW94136499A priority patent/TWI310636B/zh
Priority to JP2005323908A priority patent/JP4880288B2/ja
Publication of KR20060041377A publication Critical patent/KR20060041377A/ko
Application granted granted Critical
Publication of KR100712501B1 publication Critical patent/KR100712501B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B23/00—Generation of oscillations periodically swept over a predetermined frequency range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 회로상에서 변조 비율을 측정하고 이를 보정해 PVT에 무관한 일정 변조 비율을 얻는 스프레드 스펙트럼 클록 생성기에 관한 것이다. 변조 비율 측정은 정해진 구간 동안 스프레드 스펙트럼된 클록의 개수와 미리 정해진 값과 비교를 통해 이루어지고 PVT 조절은 변조 전하 펌프의 크기 조절을 통해 이루어진다.
PLL, SSCG, 클록 변조

Description

ＰＶＴ에 영향을 받지않는 주파수 변조 비율을 갖는 스프레드 스펙트럼 클록 생성기{A spread spectrum clock generator with PVT invariant frequency modulation ratio}
도 1(a) 내지 (f)는 일반적인 PLL 출력 신호 및 SSCG를 이용한 출력 신호의 기준 주파수 변화를 나타낸 그래프이다.
도 2는 종래의 듀얼 루프를 이용하여 변조 비율을 조절하는 SSCG의 구성을 나타낸 블록도이다.
도 3은 본 발명에 따른 SSCG의 구조를 나타낸 블록도이다.
도 4는 시간에 따른 출력 신호의 주파수 변동과 비교 주파수의 관계를 나타낸 도이다.
도 5는 본 발명에 따른 SSCG의 주파수 변조 비율을 조절하는 예를 나타낸 그래프이다.
도 6(a)는 초기 변조 전하 펌프의 양이 너무 작은 경우 본 발명에 의한 SSCG에 의해 목표로 하는 변조 값을 찾는 과정을 나타낸 그래프이다.
도 6(b)는 도 6(a)의 경우에 변조 제어부에서 출력하는 제어 신호의 크기를 나타낸다.
도 7(a)는 초기 변조 전하 펌프의 양이 너무 큰 경우 본 발명에 의한 SSCG에 의해 목표로 하는 변조 값을 찾는 과정을 나타내는 그래프이다.
도 7(b)는 도 7(a)의 경우에 변조 제어부에서 출력하는 제어 신호의 크기를 나타낸다.
본 발명은 PLL에 관한 것이며, 구체적으로는 PVT에 영향을 받지 않는 주파수 변조 비율을 갖는 스프레드 스펙트럼 클록 생성기(Spread Spectrum Clock Generator)에 관한 것이다.
Phase Locked Loop(이하 PLL)은 디지털 시스템에서 없어서는 안 되는 중요한 역할을 한다. 기술이 발전함에 따라, 디지털 시스템이 고속화되고 고집적회 되며 PLL 역시 고속화되고 있는데, 시스템 및 PLL의 고속화는 EMI(Electro Magnetic Interference) 등의 문제를 발생시킨다. EMI는 고주파수 신호의 에너지의 크기가 소정의 기준 값을 넘어서면 나타나며, 주변의 전자 회로에 영향을 끼쳐 오동작을 야기한다. 특히 반도체 장치는 EMI에 민감하기 때문에, 반도체 집적회로에서의 EMI의 발생은 간과할 수 없는 문제이다.
EMI를 줄이는 방법으로 스프레드 스펙트럼 클록 생성기(Spread Spectrum Clock Generator)를 이용하는 방법이 있다. 즉, EMI를 줄이기 위해, 특정 주파수에서 큰 에너지 즉 전력을 갖는 기준 신호의 주파수를, 소정의 대역폭을 가지며 상기 대역폭 내의 주파수에서 에너지가 상기 기준 신호에 비하여 상대적으로 적은 주 파수 신호로 변조하는 것이다. 예를 들면, 기준 신호의 주파수가 1MHz인 경우, 소정 반복 사이클 동안 0.99MHz 및 1.01MHz 사이의 신호로 변화하도록 변조하는 것이다.
이렇게, PLL의 클록 주파수를 기준 주파수가 하나의 주파수로 고정되지 않고, 소정 주파수 사이에서 변화하도록 변조되면, 특정 주파수에서의 에너지가 분산되어 이웃하는 전자 회로에 EMI 영향을 미치지 않는 신호가 된다.
스프레드 스펙트럼 클록 생성기(SSCGL)는 PLL의 클록 주파수를 조금씩 변조시킴으로써 전력의 이득을 줄여 EMI를 줄이는 클록 생성기를 의미한다.
도 1(a) 내지 (f)는 상술한 예를 설명한 일반적인 PLL 출력 신호와 SSCG를 이용한 출력 신호의 기준 주파수 변화를 나타낸 그래프이다.
도 1(a)는 SSCG를 이용하지 않아 일정한 주파수를 갖는 클록을 나타낸다. 도 1(b)는 기준 주파수(도 1의 예에서 1MHz)에서 EMI를 발생하는 소정 에너지(P0) 이상의 에너지를 갖는 주파수 스펙트럼이 도시된다. 도 1(c)는 시간에 따른 PLL 출력 신호의 주파수 변화를 나타내며, 시간에 따라 변동없는 일정한 기준 주파수를 갖는 것이 도시된다.
도 1(d)는 SSCG를 이용하여 변동하는 주파수를 갖는 클록을 나타낸다. 도 1(e)는 주파수가 기준 주파수 부근에서 분산되어 소정 에너지(P0)이하로 확산된(spread) 주파수 스펙트럼을 나타낸다. 도 1(f)는 시간에 따라 출력 신호의 주파수가 변동하는 예를 나타내며, 위에서 설명한 바와 같이, 1MHz를 기준으로 1.01MHz 와 0.99MHz 사이를 변동하도록 주파수가 변조된다.
하지만, 직접 변조(Direct Modulation) 방식을 이용하여 SSCG을 구현하는 경우, 클록의 변조 비율(modulation rate)은 전압 제어 오실레이터(이하 VCO) 제어 노드에 직접 인가되는 변조 전하 펌프의 크기와 VCO의 게인에 의존하게 된다. 이 전하 펌프의 크기와 VCO의 게인은 모두 PVT(Process, Voltage, Temperature)에 따라 변화하게 되므로, SSCG의 변조 비율도 PVT에 의존하게 된다. 너무 작인 변조 비율은 충분한 스프레드 스펙트럼 효과를 얻을 수 없고 반대로 너무 큰 변조 비율은 시스템의 동작에 문제를 일으킬 수 있다.
직접 변조(Direct modulation)을 이용해 스프레드 스펙트럼 클록을 만드는 경우 종래에는 PVT 변화에 따라 변화한 변조 비율을 보정하기 위해 수동(manual)으로 전하 펌프의 양을 조절하거나, 듀얼 루프(dual-loop)를 이용하여 VCO 제어 노드의 전압을 모니터링하고 이를 이용해 변조 비율을 조절하였다.
도 2는 종래의 듀얼 루프를 이용하여 변조 비율을 조절하는 SSCG의 구성을 나타낸 블록도이다.
도 2에 도시된 바와 같이 듀얼 루프를 이용하여 VCO 제어 노드의 전압을 센싱하는 경우 비교기(comparator; CMP)의 입력 감도(input sensitivity) 때문에 V_MOD 전압이 충분히 커야 한다. 따라서, 이 전압은 합산부에서 더해지기 전에 스케일링되어야 한다. 하지만, 일반적으로 변조 비율은 수 % 대이고 마스터 루프에서 발생한 VCO 제어 전압은 수 볼트(Volt) 단위이므로, 정확한 변조 비율을 구현하기 위해서는 전압 스케일러의 정밀도가 수 mV 단위로 정밀하게 동작해야만 한다. 또한, 두 개의 루프 모두 필터가 필요하므로 필터를 구현하기 위해 많은 면적이 소모되며 웨이브폼 생성기(waveform generator)는 필터로 걸러진 전압(V_MVLL)을 입력으로 받아들이므로 전압(V_MVLL)의 전압 리플은 웨이브폼 생성기를 통해 V_MOD 전압 리플로 나타나고 이는 랜덤 변조로 작용해 전체 스펙트럼 스프레딩 효과를 떨어뜨리게 된다.
본 발명이 이루고자 하는 기술적 과제는, PVT 변화에 따른 변조 비율의 변화 없이 일정한 변조 비율을 갖는 SSCG를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 별로의 스케일러 없이 정밀한 변조 비율 유지할 수 있는 SSCG를 제공하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 PLL 루프 내에 필요로 하는 필터의 수를 줄여 필터 구현으로 인한 면적 소모를 줄인 SSCG를 제공하는 것이다.
상술한 바와 같은 본 발명의 목적을 달성하기 위해, 본 발명의 특징에 의하면, 스프레드 스펙트럼 클록 생성기(Spread Spectrum Clock Generator; SSCG)는, 입력 신호를 분주하여 소정의 값으로 분주시킨 기준 주파수 신호를 출력하는 프리 디바이더(pre-divider), 상기 기준 주파수 신호 및 소정의 피드백 신호를 수신하고, 상기 기준 주파수 신호 및 상기 피드백 신호 사이의 위상 및 주파수 차이에 대응되는 신호를 발생시키는 위상 및 주파수 검출부(PFD), 상기 위상 및 주파수 검출부에서 출력된 신호에 응답하여 전하 펌핑 처리한 후 필터링 하여 소정의 제 1 제어 전압을 출력하는 전하 펌프 및 필터부, 전압 제어 오실레이터에서 출력된 스프레드 스펙트럼 클록 신호의 소정 기간의 평균 주파수를 산출하고 상기 산출된 평균 주파수와 소정의 비교 주파수를 비교하여 그 차이에 대응하도록 전하 펌프를 제어하여 소정의 변조 전압을 출력하는 변조 제어부, 상기 제1 제어 전압 및 상기 변조 전압을 합산하여 제2 제어 전압을 출력하는 합산부, 상기 합산부에서 출력된 제2 제어 전압에 응답하여 상기 제2 제어 전압에 대응되는 주파수를 갖는 신호를 출력하는 전압 제어 오실레이터(VCO), 및 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호를 분주하여 소정의 값으로 분주시킨 피드백 신호를 출력하는 메인 디바이더를 포함하며, 상기 변조 제어부에 입력되는 상기 비교 주파수는 상기 전압 제어 오실레이터의 출력 신호가 목표로 하는 변조 비율에 대한 기준이 되는 주파수인 상부 비교 주파수와 하부 비교 주파수를 포함한다.
상기 변조 제어부는, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호로부터 최대 주파수, 최소 주파수 및 중간 주파수를 구하고, 상기 최소 주파수에서 상기 중간 주파수 사이의 제1 평균 주파수를 상기 하부 비교 주파수와 비교하며, 상기 최대 주파수에서 상기 중간 주파수 사이의 제2 평균 주파수를 상기 상부 비교 주파수와 비교한다.
본 발명의 일 실시예에서, 상기 변조 제어부는, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 상기 스프레드 스펙트럼 클록 신호의 라이징 에지를 카운트한 개수와 상기 하부 비교 주파수를 갖는 신호의 라이징 에지를 카운트한 개수를 비교하여 상기 제1 평균 주파수와 상기 하부 비교 주파수를 비교하고, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 상기 스프레드 스펙트럼 클록 신호의 라이징 에지를 카운트한 개수와 상기 상부 비교 주파수를 갖는 신호의 라이징 에지를 카운트한 개수를 비교하여 상기 제2 평균 주파수와 상기 상부 비교 주파수를 비교한다.
바람직하게는, 변조 제어부는 상기 카운트한 에지 수의 비교 결과에 대응하여 전하를 펌핑하여 상기 변조 전압을 생성하는 변조 전하 펌프 더 포함한다.
본 발명의 일 실시예에서, 상기 변조 제어부는, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 카운팅 된 라이징 에지의 개수가 같은 기간 동안 상기 하부 비교 주파수를 갖는 신호에서 카운팅 된 라이징 에지의 수보다 많은 경우, 상기 변조 전하 펌프의 전류를 키워 변조 비율을 크게 하고, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 카운팅 된 라이징 에지의 개수가 같은 기간 동안 상기 하부 비교 주파수를 갖는 신호에서 카운팅 된 라이징 에지의 수보다 작은 경우, 상기 변조 전하 펌프의 전류를 줄여 변조 비율을 작게 한다.
본 발명의 일 실시예에서, 상기 변조 제어부는, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 카운팅 된 라이징 에지의 개수가 같은 기간 동안 상기 상부 비교 주파수를 갖는 신호에서 카운팅 된 라이징 에지의 수보다 많은 경우, 상기 변조 전하 펌프의 전류를 줄여 변조 비율을 작게 하고, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 카운팅 된 라이징 에지의 개수가 같은 기간 동안 상기 상부 비교 주파수를 갖는 신호에서 카운팅 된 라이징 에지의 수보다 작은 경우, 상기 변조 전하 펌프의 전류를 키워 변조 비율을 크게 한다.
본 발명의 다른 실시예에서, 상기 변조 제어부는, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 상기 스프레드 스펙트럼 클록 신호의 위상의 총 변화량과 상기 동일시간 동안에 상기 하부 비교 주파수를 갖는 신호의 위상의 총 변화량을 비교하여 상기 제1 평균 주파수와 상기 하부 비교 주파수를 비교하고, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 상기 스프레드 스펙트럼 클록 신호의 위상의 총 변화량과 상기 동일시간 동안에 상기 상부 비교 주파수를 갖는 신호의 위상의 총 변화량을 비교하여 상기 제2 평균 주파수와 상기 상부 비교 주파수를 비교한다.
바람직하게는, 변조 제어부는 총 위상 변화량의 비교 결과에 대응하여 전하를 펌핑하여 상기 변조 전압을 생성하는 변조 전하 펌프 더 포함한다.
본 발명의 다른 실시예에서, 상기 변조 제어부는, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최 소 주파수로 변하는 동안 측정된 위상의 총 변화량이 같은 기간 동안 상기 하부 비교 주파수를 갖는 신호에서 측정된 위상의 총 변화량보다 큰 경우, 상기 변조 전하 펌프의 전류를 키워 변조 비율을 크게 하고, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 측정된 위상의 총 변화량이 같은 기간 동안 상기 하부 비교 주파수를 갖는 신호에서 측정된 위상의 총 변화량보다 작은 경우, 상기 변조 전하 펌프의 전류를 줄여 변조 비율을 작게 한다.
본 발명의 다른 실시예에서, 상기 변조 제어부는, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 측정된 위상의 총 변화량이 같은 기간 동안 상기 상부 비교 주파수를 갖는 신호에서 측정된 위상의 총 변화량보다 큰 경우, 상기 변조 전하 펌프의 전류를 줄여 변조 비율을 작게 하고, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 측정된 위상의 총 변화량이 같은 기간 동안 상기 상부 비교 주파수를 갖는 신호에서 측정된 위상의 총 변화량보다 작은 경우, 상기 변조 전하 펌프의 전류를 키워 변조 비율을 크게 한다.
본 발명과 본 발명의 동작성의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
본 발명에서 제안하는 스프레딩 스펙트럼 클록 생성기(SSCG)는 PVT 변화에 따른 변조 비유의 변화를 특정 구간 동안 클록 라이징 에지의 개수를 미리 정해진 소정의 비교 값과 디지털로 비교하여 계산하고, 그 비교 결과에 따라 변조 전하 펌프의 전류를 조절하여 일정한 변조 비율을 유지하는 방법을 사용한다.
도 3은 본 발명에 따른 SSCG의 구조를 나타낸 블록도이다.
도 3을 참조하면 본 발명에 따른 SSCG(30)는 프리 디바이더(31), 위상 및 주파수 검출부(32), 전하 펌프 및 필터부(33), 합산부(34), 전압 제어 오실레이터(35), 메인 디바이더(36), 변조 제어부(37), 및 변조 전하 펌프(38)를 포함한다.
프리 디바이더(31)는 입력 신호(RefClk)를 분주하여 소정의 값으로 분주시킨 기준 주파수 신호를 출력한다. 위상 및 주파수 검출부(32)는 프리 디바이더(31)에서 출력된 기준 주파수 신호 및 메인 디바이더(36)에서 출력된 피드백 신호를 수신하고, 기준 주파수 신호 및 피드백 신호 사이의 위상 및 주파수 차이에 대응되는 신호를 발생시킨다.
전하 펌프 및 필터부(33)는 위상 및 주파수 검출부(32)에서 출력된 신호에 응답하여 전하 펌핑 처리한 후 필터링 처리하여 소정의 공칭 제어 전압(Nominal Control Voltage; 여기에서는 제1 제어 전압으로 지칭될 수 있다)을 출력한다. 합산부(34)는 전하 펌프 및 필터부(33)에서 출력된 공칭 제어 전압(제1 제어 전압)과 변조 전하 펌프(38)에서 출력된 변조 전압을 합산하여 합산 제어 전압(Total Control Voltage; 여기서는 제2 제어 전압으로 지칭될 수 있다)을 출력한다.
전압 제어 오실레이터(Voltage Controled Oscillator; VCO)(35)는 상기 합산부(34)에서 출력된 제2 제어 전압에 응답하여 상기 제2 제어 전압에 대응되는 주파수를 갖는 신호를 출력한다. 메인 디바이더(36)는 VCO(35)에서 출력된 신호를 분주하여 소정의 값으로 분주시킨 피드백 신호를 생성하여 출력한다.
변조 제어부(37)는 VCO(35)에서 출력된 출력 신호의 소정 기간 동안의 평균 주파수를 산출하고 상기 산출된 평균 주파수와 소정의 비교 주파수를 비교하여 그 차이에 대응하는 제어 신호를 출력하는 기능을 한다. 변조 전하 펌프(38)는 변조 제어부(37)에서 출력된 제어 신호에 응답하여 전류를 펌핑하여 변조 전압을 출력한다.
한편 변조 제어부(37)는 목표로 하는 기준 주파수의 변조 비율에 대한 기준이 되는 주파수를 설정한 비교 주파수를 입력받는다. 상기 비교 주파수는 기준 주파수의 높은 변조 주파수의 평균 주파수의 기준이 되는 상부 비교 주파수와 상기 기준 주파수의 낮은 변조 주파수의 평균 주파수의 기준이 되는 하부 비교 주파수를 포함한다.
그리고, 변조 제어부(37)는 VCO(35)에서 출력된 신호로부터 최대 주파수, 최소 주파수 및 중간 주파수를 구하고, 최소 주파수에서 중간 주파수 사이의 제1 평균 주파수와 상기 하부 비교 주파수를 비교하고, 최대 주파수에서 중간 주파수 사이의 제2 평균 주파수와 상기 상부 비교 주파수를 비교하여 대응되는 제어 신호를 출력한다.
도 4는 시간에 따른 출력 신호의 주파수 변동과 비교 주파수의 관계를 나타낸 도이다.
도 4를 참조하면, VCO의 출력 신호는 중간 주파수를 기준으로 소정의 변조 비율에 따라 최대 주파수 및 최소 주파수 사이를 변동하는 주파수를 갖는다. 이때 중간 주파수는 일반적으로 목표로 하는 기준 주파수가 되며, 최대 주파수 및 최소 주파수는 상기 중간 주파수의 수% 대 내의 최대 폭으로 변조된 주파수이다.
상부 비교 주파수 및 하부 비교 주파수는 목표로한 변조 비율에 대한 기준으로서 각각 상부 카운트 영역과 하부 카운트 영역에서의 스프레드 스펙트럼 클록의 변조 비율을 측정하는 데 사용된다. 여기서, 상부 카운트 영역은 VCO에서 출력된 스프레드 스펙트럼 클록 신호가 중간 주파수에서 최대 주파수까지 변조하는 기간이며, 하부 카운트 영역은 스프레드 스펙트럼 클록 신호가 중간 주파수에서 최소 주파수까지 변조하는 기간이다.
이렇게 비교 주파수를 하나의 중간 주파수가 아닌 상부 비교 주파수와 하부 비교 주파수 2개로 분리하는 이유는, VCO 출력 신호의 변조 비율을 제어하기 위한 것으로 최소 주파수와 최대 주파수 사이의 평균 주파수로는 최대 주파수 및 최소 주파수의 크기를 비교할 수 없고 중간 주파수만을 비교할 수 있기 때문에 중간 주파수보다 큰 상부 카운트 영역과 중간 주파수보다 작은 하부 카운트 영역의 평균 주파수들을 비교해야 만이 최대 주파수 및 최소 주파수의 크기를 비교할 수 있기 때문이다.
최종 변조 비율이 설정되면 상부 카운트 영역에서의 스프레드 스펙트럼 클록 의 제1 평균 주파수는 상부 비교 주파수와 같아지고, 하부 카운트 영역에서의 스프레드 스펙트럼 클록의 제2 평균 주파수는 하부 비교 주파수와 같아져야 한다.
변조 제어부(37)에서의 변조 방법이 삼각(triangular) 변조 방법이기 때문에, 변조의 주기는 정확히 제어 가능하다. 따라서, 가장 큰 주파수 편차는 특정 시간(상부 카운트 영역 또는 하부 카운트 영역) 동안의 위상 변화로 측정이 가능하다. 이는 밑변을 아는 상태에서 삼각형의 높이를 구하기 위해 면적을 구하는 것과 동일하다. 그리고 밑면이 서로 동일하다면 면적의 비교만으로 높이의 비교가 가능하게 된다.
도 4에서 명암으로 표시된 면적이 위상의 총 변화량이며, 이는 삼각형의 면적에 해당한다. 또한, 이것은 해당 시간 동안 클록의 라이징 에지의 개수로 측정 가능하다.
상술한 바와 같이, 최종 변조 비율이 설정되면 상부 비교 주파수와 하부 비교 주파수가 형성하는 면적은 스프레드 스펙트럼 클록 신호가 형성하는 삼각형과 동일한 면적(즉, 총 위상 변화량)을 가지게 되고, 이때, 상부 카운트 영역에서의 스프레드 스펙트럼 클록의 제1 평균 주파수는 상부 비교 주파수와 같아지고, 하부 카운트 영역에서의 스프레드 스펙트럼 클록의 제2 평균 주파수는 하부 비교 주파수와 같아진다.
즉, 변조 제어부(37)는 이러한 제어를 위해, 전압 제어 오실레이터에서 출력된 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 상기 스프레드 스펙트럼 클록 신호의 위상의 총 변화량과 동일시간 동안에 상기 하부 비교 주파수를 갖는 신호의 위상의 총 변화량을 비교하여 상기 제1 평균 주파수와 상기 하부 비교 주파수를 비교하고, 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 상기 스프레드 스펙트럼 클록 신호의 위상의 총 변화량과 상기 동일시간 동안에 상기 상부 비교 주파수를 갖는 신호의 위상의 총 변화량을 비교하여 상기 제2 평균 주파수와 상기 상부 비교 주파수를 비교한다. 그리고, 변조 제어부(37)는 그 비교 결과에 대응되는 제어 신호를 출력한다.
그러면, 변조 전하 펌프(38)는 변조 제어부(37)에서 출력된 제어 신호에 대응하여 전하를 펌핑하여 상기 변조 전압을 생성한다.
예를 들어, 변조 전하 펌프(38)는, 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 측정된 위상의 총 변화량이 같은 기간 동안 상기 하부 비교 주파수를 갖는 신호에서 측정된 위상의 총 변화량보다 큰 경우, 상기 변조 전하 펌프(38)의 전류를 키워 변조 비율을 크게 하고, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 측정된 위상의 총 변화량이 같은 기간 동안 상기 하부 비교 주파수를 갖는 신호에서 측정된 위상의 총 변화량보다 작은 경우, 상기 변조 전하 펌프(38)의 전류를 줄여 변조 비율을 작게 한다.
또한, 변조 전하 펌프(38)는, 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 측정된 위상의 총 변화량이 같은 기간 동안 상기 상부 비교 주파수를 갖는 신호에서 측정된 위상의 총 변화량보다 큰 경우, 상기 변조 전하 펌프(38)의 전류를 줄여 변조 비율을 작게 하고, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 측정된 위상의 총 변화량이 같은 기간 동안 상기 상부 비교 주파수를 갖는 신호에서 측정된 위상의 총 변화량보다 작은 경우, 상기 변조 전하 펌프(38)의 전류를 키워 변조 비율을 크게 한다.
한편, 위상의 총 변화량은 클록의 라이징 에지를 카운트하여 디지털 형태로 산출할 수 있다. 예를 들어, 클록의 라이징 에지 카운트 수가 30번이라면 위상의 총 변화량은 대략 30×360°라고 추정할 수 있다. 따라서, 클록의 라이징 에지의 카운트를 통해, 주파수의 평균을 산출할 수도 있다.
즉, 본 발명의 다른 실시예에서, 변조 제어부(37)는, 전압 제어 오실레이터에서 출력된 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 스프레드 스펙트럼 클록 신호의 라이징 에지를 카운트한 개수와 상기 하부 비교 주파수를 갖는 신호의 라이징 에지를 카운트한 개수를 비교하여 상기 제1 평균 주파수와 상기 하부 비교 주파수를 비교하고, 전압 제어 오실레이터에서 출력된 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 스프레드 스펙트럼 클록 신호의 라이징 에지를 카운트한 개수와 상기 상부 비교 주파수를 갖는 신호의 라이징 에지를 카운트한 개수를 비교하여 상기 제2 평균 주파수와 상기 상부 비교 주파수를 비교한다.
그러면, 변조 전하 펌프(38)는 카운트한 에지 수의 비교 결과에 대응하도록 전하를 펌핑하여 변조 전압을 출력한다.
예를 들어, 변조 전하 펌프(38)는, 전압 제어 오실레이터에서 출력된 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 카운팅 된 라이징 에지의 개수가 같은 기간 동안 상기 하부 비교 주파수를 갖는 신호에서 카운팅 된 라이징 에지의 수보다 많은 경우, 변조 전하 펌프(38)의 전류를 키워 변조 비율을 크게 하고, 전압 제어 오실레이터에서 출력된 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 카운팅 된 라이징 에지의 개수가 같은 기간 동안 상기 하부 비교 주파수를 갖는 신호에서 카운팅 된 라이징 에지의 수보다 작은 경우, 변조 전하 펌프(38)의 전류를 줄여 변조 비율을 작게 한다.
또한, 변조 전하 펌프(38)는, 전압 제어 오실레이터에서 출력된 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 카운팅 된 라이징 에지의 개수가 같은 기간 동안 상기 상부 비교 주파수를 갖는 신호에서 카운팅 된 라이징 에지의 수보다 많은 경우, 변조 전하 펌프(38)의 전류를 줄여 변조 비율을 작게 하고, 전압 제어 오실레이터에서 출력된 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 카운팅 된 라이징 에지의 개수가 같은 기간 동안 상기 상부 비교 주파수를 갖는 신호에서 카운팅 된 라이징 에지의 수보다 작은 경우, 변조 전하 펌프(38)의 전류를 키워 변조 비율을 크게 한다.
한편, 변조 전하 펌프(38)에서 출력된 변조 전압은 전하 펌프 및 필터부(33)에서 출력된 제1 제어 전압과 합산부(34)에서 합산된다. 합산부(34)는 커패시터로 구성될 수 있고, 제1 제어 전압과 변조 전압을 합산하여 제1 전압을 기준으로 변조 전압에 대응하는 만큼 변조하는 제3 제어 전압을 출력한다.
VCO(35)는 제3 제어 전압에 응답하여 기준 주파수 즉 도 4의 중간 주파수를 기준으로 변조하는 스프레드 스펙트럼 클록 신호를 생성한다.
즉, 본 발명에 따른 스프레드 스펙트럼 클록 생성기는 비교 주파수와 피드백된 스프레드 스펙트럼 클록의 주파수를 디지털로 비교할 수 있어, PVT에 영향을 받지 않게 되며, PLL 내에 별도의 스케일러나 부가적인 필터부가 필요 없게 되어 정밀한 변조 비율을 유지할 수 있고, 회로의 면적도 줄일 수 있게 된다.
도 5는 본 발명에 따른 SSCG의 주파수 변조 비율을 조절하는 예를 나타낸 그래프이다.
도 5(a)는 VCO에서 출력된 스프레드 스펙트럼 클록(SSC)의 최대 주파수가 목표로 하는 최대 주파수보다 작아 출력된 클록 신호가 원하는 만큼 확산되지 않은 경우를 나타낸 예이다. 이 경우 클록 신호의 에너지가 소정 범위를 넘어 주변 회로에 EMI 영향을 미칠 수 있다.
도 5(a)와 같이 실제 최대 SSC 주파수가 목표 최대 주파수보다 작은 경우, 상부 비교 주파수는 스프레드 스펙트럼 클록(SSC) 신호가 중간 주파수에서 최대 주파수로 변하는 동안의 평균 주파수인 제2 평균 주파수보다 크다. 그 결과 동일 시간 동안 상부 비교 주파수를 갖는 신호의 클록 개수는 제2 평균 주파수를 갖는 신호의 클록 개수보다 많다. 따라서, 변조 제어부(37)는, 스프레드 스펙트럼 클록(SSC) 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 카운팅 된 라이징 에지의 개수는 같은 기간 동안 상기 상부 비교 주파수를 갖는 신호에서 카운팅 된 라이징 에지의 수보다 작다고 판단한다. 이 경우, 변조 제어부(37)는, 상기 변조 전하 펌프(38)의 전류를 키워 변조 비율을 크게 하여 SSC의 최대 주파수를 목표 최대 주파수로 근접시킨다.
도 5(b)는 VCO에서 출력된 스프레드 스펙트럼 클록(SSC)의 최대 주파수가 목표로 하는 최대 주파수보다 커서 출력된 클록 신호의 주파수 변조 편차가 큰 경우를 나타낸 예이다. 이 경우 클록 신호의 주파수 변조 폭이 커서 전자 회로의 오동작을 야기할 수 있다.
도 5(b)와 같이 실제 최대 SSC 주파수가 목표 최대 주파수보다 큰 경우, 상부 비교 주파수는 스프레드 스펙트럼 클록(SSC) 신호가 중간 주파수에서 최대 주파수로 변하는 동안의 평균 주파수인 제2 평균 주파수보다 작다. 그 결과 동일 시간 동안 상부 비교 주파수를 갖는 신호의 클록 개수는 제2 평균 주파수를 갖는 신호의 클록 개수보다 적다. 따라서, 변조 제어부(37)는, 스프레드 스펙트럼 클록(SSC) 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 카운팅 된 라이징 에지의 개수는 같은 기간 동안 상기 상부 비교 주파수를 갖는 신호에서 카운팅 된 라이징 에지의 수보다 크다고 판단한다. 이 경우, 변조 제어부(37)는, 상기 변조 전하 펌프(38)의 전류를 줄여 변조 비율을 작게 하여 SSC의 최대 주파수를 목표 최대 주파수로 근접시킨다.
도 5(c)는 VCO에서 출력된 스프레드 스펙트럼 클록(SSC)의 최소 주파수가 목표로 하는 최소 주파수보다 높아서 출력된 클록 신호가 원하는 만큼 확산되지 않은 경우를 나타낸 예이다. 이 경우도 도 5(a)와 마찬가지로 클록 신호의 에너지가 소정 범위를 넘어 주변 회로에 EMI 영향을 미칠 수 있다.
도 5(c)와 같이 실제 최소 SSC 주파수가 목표 최소 주파수보다 높은 경우, 하부 비교 주파수는 스프레드 스펙트럼 클록(SSC) 신호가 중간 주파수에서 최소 주파수로 변하는 동안의 평균 주파수인 제1 평균 주파수보다 낮다. 그 결과 동일 시간 동안 하부 비교 주파수를 갖는 신호의 클록 개수는 제1 평균 주파수를 갖는 신호의 클록 개수보다 적다. 따라서, 변조 제어부(37)는, 스프레드 스펙트럼 클록(SSC) 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 카운팅 된 라이징 에지의 개수는 같은 기간 동안 상기 하부 비교 주파수를 갖는 신호에서 카운팅 된 라이징 에지의 수보다 많다고 판단한다. 이 경우, 변조 제어부(37)는, 상기 변조 전하 펌프(38)의 전류를 키워 변조 비율을 크게 하여 SSC의 최소 주파수를 목표 최소 주파수로 근접시킨다.
도 5(d)는 VCO에서 출력된 스프레드 스펙트럼 클록(SSC)의 최소 주파수가 목표로 하는 최소 주파수보다 낮아서 출력된 클록 신호의 주파수 변조 편차가 큰 경우를 나타낸 예이다. 이 경우도 도 5(b)와 마찬가지로 클록 신호의 주파수 변조 폭이 커서 전자 회로의 오동작을 야기할 수 있다.
도 5(d)와 같이 실제 최소 SSC 주파수가 목표 최소 주파수보다 낮은 경우, 하부 비교 주파수는 스프레드 스펙트럼 클록(SSC) 신호가 중간 주파수에서 최소 주 파수로 변하는 동안의 평균 주파수인 제1 평균 주파수보다 높다. 그 결과 동일 시간 동안 하부 비교 주파수를 갖는 신호의 클록 개수는 제1 평균 주파수를 갖는 신호의 클록 개수보다 많다. 따라서, 변조 제어부(37)는, 스프레드 스펙트럼 클록(SSC) 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 카운팅 된 라이징 에지의 개수는 같은 기간 동안 상기 하부 비교 주파수를 갖는 신호에서 카운팅 된 라이징 에지의 수보다 적다고 판단한다. 이 경우, 변조 제어부(37)는, 상기 변조 전하 펌프(38)의 전류를 줄여 변조 비율을 작게 하여 SSC의 최소 주파수를 목표 최소 주파수로 근접시킨다.
도 6(a)는 초기 변조 전하 펌프의 양이 너무 작은 경우 본 발명에 의한 SSCG에 의해 목표로 하는 변조 값을 찾는 과정을 나타낸 그래프이다.
도 6(b)는 도 6(a)의 경우에 변조 제어부에서 출력하는 제어 신호의 크기를 나타낸다.
도 6(a) 및 (b)를 참조하면, 초기 변조 량이 너무 작으면 스프레드 스펙트럼 클록의 주파수 변조 폭이 작게 되고, 상부 카운트 영역의 경우 스프레드 스펙트럼 클록의 총 카운트 개수가 목표 클록의 카운트 개수보다 작다고 판단하고, 변조 제어부는 제어 신호의 크기를 키워 전하 펌프의 양을 키우게 된다.
도 7(a)는 초기 변조 전하 펌프의 양이 너무 큰 경우 본 발명에 의한 SSCG에 의해 목표로 하는 변조 값을 찾는 과정을 나타내는 그래프이다.
도 7(b)는 도 7(a)의 경우에 변조 제어부에서 출력하는 제어 신호의 크기를 나타낸다.
도 7(a) 및 (b)를 참조하면, 초기 변조 량이 너무 크면 스프레드 스펙트럼 클록의 주파수 변조 폭이 크게 되고, 상부 카운트 영역의 경우 스프레드 스펙트럼 클록의 총 카운트 개수가 목표 클록의 카운트 개수보다 크다고 판단하고, 변조 제어부는 제어 신호의 크기를 줄여 전하 펌프의 양을 줄이게 된다.
그 결과, PVT에 영향을 받지 않고 디지털 제어를 통해 목표로 하는 변조 비율을 찾아, 안정된 스프레드 스펙트럼 클록 신호를 생성할 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 스프레드 스펙트럼 클록 생성기 따르면, PVT 변화에 따른 변조 비율의 변화 없이 일정한 변조 비율을 갖고, 별로의 스케일러 없이 정밀한 변조 비율 유지할 수 있으며, 회로 구성으로 인한 면적 소모를 줄일 수 있다.

Claims (18)

  1. 스프레드 스펙트럼 클록 생성기(Spread Spectrum Clock Generator; SSCG)에 있어서,
    입력 신호를 분주하여 소정의 값으로 분주시킨 기준 주파수 신호를 출력하는 프리 디바이더(pre-divider);
    상기 기준 주파수 신호 및 소정의 피드백 신호를 수신하고, 상기 기준 주파수 신호 및 상기 피드백 신호 사이의 위상 및 주파수 차이에 대응되는 신호를 발생시키는 위상 및 주파수 검출부(PFD);
    상기 위상 및 주파수 검출부에서 출력된 신호에 응답하여 전하 펌핑 처리한 후 필터링 하여 소정의 제 1 제어 전압을 출력하는 전하 펌프 및 필터부;
    전압 제어 오실레이터에서 출력된 스프레드 스펙트럼 클록 신호의 소정 기간의 평균 주파수를 산출하고 상기 산출된 평균 주파수와 소정의 비교 주파수를 비교하여 그 차이에 대응하도록 전하 펌프를 제어하여 소정의 변조 전압을 출력하는 변조 제어부;
    상기 제1 제어 전압 및 상기 변조 전압을 합산하여 제2 제어 전압을 출력하는 합산부;
    상기 합산부에서 출력된 제2 제어 전압에 응답하여 상기 제2 제어 전압에 대응되는 주파수를 갖는 신호를 출력하는 전압 제어 오실레이터(VCO); 및
    상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호를 분주하여 소정의 값으로 분주시킨 피드백 신호를 출력하는 메인 디바이더를 포함하며,
    상기 변조 제어부에 입력되는 상기 비교 주파수는 상기 전압 제어 오실레이터의 출력 신호가 목표로 하는 변조 비율에 대한 기준이 되는 주파수인 상부 비교 주파수와 하부 비교 주파수를 포함하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  2. 제 1 항에 있어서,
    상기 변조 제어부는, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호로부터 최대 주파수, 최소 주파수 및 중간 주파수를 구하고, 상기 최소 주파수에서 상기 중간 주파수 사이의 제1 평균 주파수를 상기 하부 비교 주파수와 비교하며, 상기 최대 주파수에서 상기 중간 주파수 사이의 제2 평균 주파수를 상기 상부 비교 주파수와 비교하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  3. 제 2 항에 있어서,
    상기 변조 제어부는,
    상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 상기 스프레드 스펙트럼 클록 신호의 라이징 에지를 카운트한 개수와 상기 하부 비교 주파수를 갖는 신호의 라이징 에지를 카운트한 개수를 비교하여 상기 제1 평균 주파수와 상기 하부 비교 주파수를 비교하고,
    상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 상기 스프레드 스펙트럼 클록 신호의 라이징 에지를 카운트한 개수와 상기 상부 비교 주파수를 갖는 신호의 라이징 에지를 카운트한 개수를 비교하여 상기 제2 평균 주파수와 상기 상부 비교 주파수를 비교하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  4. 제 3 항에 있어서,
    변조 제어부는 상기 카운트한 에지 수의 비교 결과에 대응하여 전하를 펌핑하여 상기 변조 전압을 생성하는 변조 전하 펌프 더 포함하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  5. 제 4 항에 있어서,
    상기 변조 제어부는, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 카운팅 된 라이징 에지의 개수가 같은 기간 동안 상기 하부 비교 주파수를 갖는 신호에서 카운팅 된 라이징 에지의 수보다 많은 경우, 상기 변조 전하 펌프의 전류를 키워 변조 비율을 크게 하고,
    상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 카운팅 된 라이징 에지의 개수가 같은 기간 동안 상기 하부 비교 주파수를 갖는 신호에서 카운팅 된 라이징 에지의 수보다 작은 경우, 상기 변조 전하 펌프의 전류를 줄여 변조 비율을 작게 하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  6. 제 4 항에 있어서,
    상기 변조 제어부는, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 카운팅 된 라이징 에지의 개수가 같은 기간 동안 상기 상부 비교 주파수를 갖는 신호에서 카운팅 된 라이징 에지의 수보다 많은 경우, 상기 변조 전하 펌프의 전류를 줄여 변조 비율을 작게 하고,
    상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 카운팅 된 라이징 에지의 개수가 같은 기간 동안 상기 상부 비교 주파수를 갖는 신호에서 카운팅 된 라이징 에지의 수보다 작은 경우, 상기 변조 전하 펌프의 전류를 키워 변조 비율을 크게 하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  7. 제 2 항에 있어서,
    상기 변조 제어부는,
    상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 상기 스프레드 스펙트럼 클록 신호의 위상의 총 변화량과 상기 동일시간 동안에 상기 하부 비교 주파수를 갖는 신호의 위상의 총 변화량을 비교하여 상기 제1 평균 주파수와 상기 하부 비교 주파수를 비교하고,
    상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 상기 스프레드 스펙트럼 클 록 신호의 위상의 총 변화량과 상기 동일시간 동안에 상기 상부 비교 주파수를 갖는 신호의 위상의 총 변화량을 비교하여 상기 제2 평균 주파수와 상기 상부 비교 주파수를 비교하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  8. 제 7 항에 있어서,
    변조 제어부는 총 위상 변화량의 비교 결과에 대응하여 전하를 펌핑하여 상기 변조 전압을 생성하는 변조 전하 펌프 더 포함하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  9. 제 8 항에 있어서,
    상기 변조 제어부는, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 측정된 위상의 총 변화량이 같은 기간 동안 상기 하부 비교 주파수를 갖는 신호에서 측정된 위상의 총 변화량보다 큰 경우, 상기 변조 전하 펌프의 전류를 키워 변조 비율을 크게 하고,
    상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 측정된 위상의 총 변화량이 같은 기간 동안 상기 하부 비교 주파수를 갖는 신호에서 측정된 위상의 총 변화량보다 작은 경우, 상기 변조 전하 펌프의 전류를 줄여 변조 비율을 작게 하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  10. 제 8 항에 있어서,
    상기 변조 제어부는, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 측정된 위상의 총 변화량이 같은 기간 동안 상기 상부 비교 주파수를 갖는 신호에서 측정된 위상의 총 변화량보다 큰 경우, 상기 변조 전하 펌프의 전류를 줄여 변조 비율을 작게 하고,
    상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 측정된 위상의 총 변화량이 같은 기간 동안 상기 상부 비교 주파수를 갖는 신호에서 측정된 위상의 총 변화량보다 작은 경우, 상기 변조 전하 펌프의 전류를 키워 변조 비율을 크게 하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  11. 제 1 항에 있어서,
    상기 합산부는 커패시터로 구성되는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  12. 입력 신호를 분주하여 소정의 값으로 분주시킨 기준 주파수 신호를 출력하는 프리 디바이더(pre-divider);
    상기 기준 주파수 신호 및 소정의 피드백 신호를 수신하고, 상기 기준 주파수 신호 및 상기 피드백 신호 사이의 위상 및 주파수 차이에 대응되는 신호를 발생시키는 위상 및 주파수 검출부(PFD);
    상기 위상 및 주파수 검출부에서 출력된 신호에 응답하여 전하 펌핑 처리한 후 필터링 하여 소정의 제 1 제어 전압을 출력하는 전하 펌프 및 필터부;
    전압 제어 오실레이터에서 출력된 스프레드 스펙트럼 클록 신호의 소정 기간의 총 위상 변화량을 산출하고, 상기 산출된 총 위상 변화량과 소정의 비교 주파수의 총 위상 변화량을 비교하여 그 차이에 대응하도록 전하 펌프를 제어하여 소정의 변조 전압을 출력하는 변조 제어부;
    상기 제1 제어 전압 및 상기 변조 전압을 합산하여 제2 제어 전압을 출력하는 합산부;
    상기 합산부에서 출력된 제2 제어 전압에 응답하여 상기 제2 제어 전압에 대응되는 주파수를 갖는 신호를 출력하는 전압 제어 오실레이터(VCO); 및
    상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호를 분주하여 소정의 값으로 분주시킨 피드백 신호를 출력하는 메인 디바이더를 포함하며,
    상기 변조 제어부에 입력되는 상기 비교 주파수는 상기 전압 제어 오실레이터의 출력 신호가 목표로 하는 변조 비율에 대한 기준이 되는 주파수인 상부 비교 주파수와 하부 비교 주파수를 포함하는 것을 특징으로 하는 PLL(Phase Locked Loop).
  13. 제 12 항에 있어서,
    변조 제어부는 총 위상 변화량의 비교 결과에 대응하도록 전하 펌프의 전류를 제어하여 상기 변조 전압을 생성하는 변조 전하 펌프 더 포함하는 것을 특징으로 하는 PLL.
  14. 제 13 항에 있어서,
    상기 변조 제어부는,
    상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 상기 스프레드 스펙트럼 클록 신호의 위상의 총 변화량과 상기 동일시간 동안에 상기 하부 비교 주파수를 갖는 신호의 위상의 총 변화량을 비교하고,
    상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 상기 스프레드 스펙트럼 클록 신호의 위상의 총 변화량과 상기 동일시간 동안에 상기 상부 비교 주파수를 갖는 신호의 위상의 총 변화량을 비교하는 것을 특징으로 하는 PLL.
  15. 제 14 항에 있어서,
    상기 변조 제어부는, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 측정된 위상의 총 변화량이 같은 기간 동안 상기 하부 비교 주파수를 갖는 신호에서 측정된 위상의 총 변화량보다 큰 경우, 상기 변조 전하 펌프의 전류를 키워 변조 비 율을 크게 하고,
    상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 측정된 위상의 총 변화량이 같은 기간 동안 상기 하부 비교 주파수를 갖는 신호에서 측정된 위상의 총 변화량보다 작은 경우, 상기 변조 전하 펌프의 전류를 줄여 변조 비율을 작게 하는 것을 특징으로 하는 PLL.
  16. 제 14 항에 있어서,
    상기 변조 제어부는, 상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 측정된 위상의 총 변화량이 같은 기간 동안 상기 상부 비교 주파수를 갖는 신호에서 측정된 위상의 총 변화량보다 큰 경우, 상기 변조 전하 펌프의 전류를 줄여 변조 비율을 작게 하고,
    상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 측정된 위상의 총 변화량이 같은 기간 동안 상기 상부 비교 주파수를 갖는 신호에서 측정된 위상의 총 변화량보다 작은 경우, 상기 변조 전하 펌프의 전류를 키워 변조 비율을 크게 하는 것을 특징으로 하는 PLL.
  17. 제 14 항에 있어서,
    상기 변조 제어부는,
    상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최소 주파수로 변하는 동안 상기 스프레드 스펙트럼 클록 신호의 라이징 에지를 카운트한 개수와 상기 하부 비교 주파수를 갖는 신호의 라이징 에지를 카운트한 개수를 비교하여 상기 위상의 총 변화량을 비교하고,
    상기 전압 제어 오실레이터에서 출력된 상기 스프레드 스펙트럼 클록 신호가 상기 중간 주파수에서 상기 최대 주파수로 변하는 동안 상기 스프레드 스펙트럼 클록 신호의 라이징 에지를 카운트한 개수와 상기 상부 비교 주파수를 갖는 신호의 라이징 에지를 카운트한 개수를 비교하여 상기 위상의 총 변화량을 비교하는 것을 특징으로 하는 PLL.
  18. 제 12 항에 있어서,
    상기 합산부는 커패시터로 구성되는 것을 특징으로 하는 PLL.
KR20040090445A 2004-11-08 2004-11-08 Ｐｖｔ에 영향을 받지않는 주파수 변조 비율을 갖는스프레드 스펙트럼 클록 생성기 KR100712501B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR20040090445A KR100712501B1 (ko) 2004-11-08 2004-11-08 Ｐｖｔ에 영향을 받지않는 주파수 변조 비율을 갖는스프레드 스펙트럼 클록 생성기
US11/205,014 US7558311B2 (en) 2004-11-08 2005-08-17 Spread spectrum clock generator and method for generating a spread spectrum clock signal
TW94136499A TWI310636B (en) 2004-11-08 2005-10-19 Spread spectrum clock generator and method for generating a spread spectrum clock signal
JP2005323908A JP4880288B2 (ja) 2004-11-08 2005-11-08 スプレッドスペクトルクロック生成器及びスプレッドスペクトルクロック信号を生成する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040090445A KR100712501B1 (ko) 2004-11-08 2004-11-08 Ｐｖｔ에 영향을 받지않는 주파수 변조 비율을 갖는스프레드 스펙트럼 클록 생성기

Publications (2)

Publication Number Publication Date
KR20060041377A KR20060041377A (ko) 2006-05-12
KR100712501B1 true KR100712501B1 (ko) 2007-05-02

Family

ID=36316288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040090445A KR100712501B1 (ko) 2004-11-08 2004-11-08 Ｐｖｔ에 영향을 받지않는 주파수 변조 비율을 갖는스프레드 스펙트럼 클록 생성기

Country Status (4)

Country Link
US (1) US7558311B2 (ko)
JP (1) JP4880288B2 (ko)
KR (1) KR100712501B1 (ko)
TW (1) TWI310636B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844960B1 (ko) 2007-12-04 2008-07-09 인하대학교 산학협력단 확산 스펙트럼 클럭 생성기
KR20190055412A (ko) 2017-11-15 2019-05-23 숭실대학교산학협력단 Emi 저감 장치가 구비된 센서 시스템 및 이를 이용한 emi 저감 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4874020B2 (ja) * 2006-07-13 2012-02-08 株式会社リコー スペクトラム拡散クロック発生回路
KR100830899B1 (ko) * 2006-09-15 2008-05-22 한국과학기술원 전압 제어 발진기의 이득 측정 방법 및 이를 이용하는주파수 합성기
JP4404087B2 (ja) * 2006-11-29 2010-01-27 コニカミノルタビジネステクノロジーズ株式会社 周波数可変クロック出力回路及び同装置、モータ駆動装置びに画像形成装置
US8312310B2 (en) * 2007-05-01 2012-11-13 Canon Kabushiki Kaisha Apparatus and method for changing clock frequency and modulation method based on current state
TWI368398B (en) * 2008-03-05 2012-07-11 Tse Hsien Yeh Phase lock loop apparatus
GB2459108A (en) * 2008-04-09 2009-10-14 Wolfson Microelectronics Plc Dithered clock signal generator
KR100937940B1 (ko) * 2008-04-11 2010-01-21 주식회사 하이닉스반도체 스프레드 스펙트럼 클럭 발생회로와 생성 방법
FR2937198B1 (fr) * 2008-10-13 2010-10-22 St Microelectronics Grenoble Procede et dispositif d'estimation de parametres d'un systeme d'etalement du spectre d'un signal d'horloge.
KR20100077548A (ko) * 2008-12-29 2010-07-08 주식회사 동부하이텍 위상동기회로
JP5326911B2 (ja) * 2009-07-30 2013-10-30 株式会社リコー スペクトラム拡散クロックジェネレータ、回路装置、画像読取装置、画像形成装置、及びスペクトラム拡散クロック生成方法
JP4816781B2 (ja) * 2009-09-14 2011-11-16 ブラザー工業株式会社 スペクトラム拡散クロックの周波数レベル検出方法及びスペクトラム拡散クロックの周波数レベル検出装置
US8416025B2 (en) * 2010-04-14 2013-04-09 Realtek Semiconductor Corp. Reference assisted control system and method thereof
JP5278405B2 (ja) 2010-10-29 2013-09-04 ブラザー工業株式会社 画像読取装置
KR20120047379A (ko) 2010-11-03 2012-05-14 한국전자통신연구원 확산 스펙트럼 클럭 발생 회로
US8988122B2 (en) * 2011-09-30 2015-03-24 Intel Corporation Apparatus and method for performing spread-spectrum clock control
US9048851B2 (en) * 2013-03-15 2015-06-02 Intel Corporation Spread-spectrum apparatus for voltage regulator
WO2015131332A1 (en) 2014-03-04 2015-09-11 Mediatek Inc. Integrated circuit and associated apparatus
JP6556383B2 (ja) * 2017-01-11 2019-08-07 三菱電機株式会社 Ｐｌｌ回路
KR102447642B1 (ko) 2018-02-06 2022-09-28 삼성디스플레이 주식회사 클록 변조를 수행하는 표시 장치, 및 표시 장치의 구동 방법
US10903792B1 (en) 2019-12-31 2021-01-26 Littelfuse, Inc. Self-oscillating spread spectrum frequency control loop
CN113452348A (zh) * 2020-03-25 2021-09-28 矽恩微电子(厦门)有限公司 展频时脉产生系统
US11405026B2 (en) * 2020-08-12 2022-08-02 Infineon Technologies LLC Method and circuit for electromagnetic interference (EMI) reduction of analog blocks
KR102480018B1 (ko) 2021-03-23 2022-12-22 한국과학기술원 주입 잠금 발진기의 발진 주파수 교정 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294936B1 (en) * 1998-09-28 2001-09-25 American Microsystems, Inc. Spread-spectrum modulation methods and circuit for clock generator phase-locked loop
US6366174B1 (en) 2000-02-21 2002-04-02 Lexmark International, Inc. Method and apparatus for providing a clock generation circuit for digitally controlled frequency or spread spectrum clocking
US6377646B1 (en) 1997-07-21 2002-04-23 Cypress Semiconductor Corp. Spread spectrum at phase lock loop (PLL) feedback path

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631920A (en) * 1993-11-29 1997-05-20 Lexmark International, Inc. Spread spectrum clock generator
US5943382A (en) 1996-08-21 1999-08-24 Neomagic Corp. Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop
US6046646A (en) 1997-06-13 2000-04-04 Lo; Pedro W. Modulation of a phase locked loop for spreading the spectrum of an output clock signal
JPH11220386A (ja) * 1998-02-02 1999-08-10 Mitsubishi Electric Corp フェーズロックドループ
EP1289150A1 (en) 2001-08-24 2003-03-05 STMicroelectronics S.r.l. A process for generating a variable frequency signal, for instance for spreading the spectrum of a clock signal, and device therefor
KR100493024B1 (ko) 2001-09-25 2005-06-07 삼성전자주식회사 Ｅｍｉ 감소 ｐｌｌ
KR100926684B1 (ko) 2002-11-15 2009-11-17 삼성전자주식회사 스프레드 스펙트럼 클럭 발생기
TWI279988B (en) 2002-12-24 2007-04-21 Fujitsu Ltd Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device
JP4141248B2 (ja) * 2002-12-25 2008-08-27 富士通株式会社 スペクトラム拡散クロック発生回路
JP2004289703A (ja) * 2003-03-25 2004-10-14 Renesas Technology Corp 通信用半導体集積回路
TWI223505B (en) * 2003-06-03 2004-11-01 Realtek Semiconductor Corp Circuit and method to spread spectrum by using phase modulation technique
US7412019B2 (en) * 2004-07-30 2008-08-12 Faraday Technology Corp. Spread spectrum clock generator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377646B1 (en) 1997-07-21 2002-04-23 Cypress Semiconductor Corp. Spread spectrum at phase lock loop (PLL) feedback path
US6294936B1 (en) * 1998-09-28 2001-09-25 American Microsystems, Inc. Spread-spectrum modulation methods and circuit for clock generator phase-locked loop
US6366174B1 (en) 2000-02-21 2002-04-02 Lexmark International, Inc. Method and apparatus for providing a clock generation circuit for digitally controlled frequency or spread spectrum clocking

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844960B1 (ko) 2007-12-04 2008-07-09 인하대학교 산학협력단 확산 스펙트럼 클럭 생성기
KR20190055412A (ko) 2017-11-15 2019-05-23 숭실대학교산학협력단 Emi 저감 장치가 구비된 센서 시스템 및 이를 이용한 emi 저감 방법

Also Published As

Publication number Publication date
US20060098714A1 (en) 2006-05-11
JP4880288B2 (ja) 2012-02-22
KR20060041377A (ko) 2006-05-12
TW200625822A (en) 2006-07-16
TWI310636B (en) 2009-06-01
US7558311B2 (en) 2009-07-07
JP2006136000A (ja) 2006-05-25

Similar Documents

Publication Publication Date Title
KR100712501B1 (ko) Ｐｖｔ에 영향을 받지않는 주파수 변조 비율을 갖는스프레드 스펙트럼 클록 생성기
US8085101B2 (en) Spread spectrum clock generation device
US7177611B2 (en) Hybrid control of phase locked loops
US5831483A (en) PLL frequency synthesizer having circuit for controlling gain of charge pump circuit
US7804367B2 (en) Frequency synthesizer and frequency calibration method
KR100629285B1 (ko) 고정밀도의 주파수 변조가 가능한 스펙트럼 확산 방식을이용한 클럭 발생 회로
JP4496322B2 (ja) ジッター補償されたｎ分周周波数シンセサイザー
US7446578B2 (en) Spread spectrum clock generator
KR101654218B1 (ko) 스프레드 스펙트럼 클럭 발생기
US6919744B2 (en) Spectrum profile control for a PLL and the like
KR20120047379A (ko) 확산 스펙트럼 클럭 발생 회로
KR20070009749A (ko) 주파수 합성기의 적응 주파수 조정장치
US6351164B1 (en) PLL circuit
US10236899B1 (en) Tunable fractional phase locked loop
ITMI20011291A1 (it) Metodo di calibrazione automatica di un sistema ad aggancio di fase
JP2007081935A (ja) クロック発生回路及びクロック発生方法
WO1997036370A1 (en) Software configurable digital clock generator
US6466069B1 (en) Fast settling charge pump
US9712174B1 (en) Double calibration loop for random spread spectrum modulator
KR20150044617A (ko) 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법
KR100698864B1 (ko) 클록 발생 회로 및 클록 발생 방법
US7167059B2 (en) Circuit for generating spread spectrum clock
US20150171918A1 (en) Spread spectrum clock generator and method for generating spread spectrum clock signal
US6798303B2 (en) Clock signal generating device
JP2011234104A (ja) スペクトラム拡散クロック生成回路及びその制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 13