JP4874020B2 - スペクトラム拡散クロック発生回路 - Google Patents

Description

本発明はスペクトラム拡散クロック発生回路に関する。

従来から、電子機器から放射されるＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）ノイズを防止するために、電子デバイスの内部で用いる
クロックをスペクトラム拡散させる技術がある。スペクトラム拡散されたクロックであるスペクトラム拡散クロックは、クロック信号に周波数変調を行うことにより、ＥＭＩノイズの発生する周波数を分散させ、ＥＭＩノイズの低減を行うものである。

例えば、特開２００４−２０７８４６号公報（特許文献１）に開示されているスペクトラム拡散発生回路では、アナログ変調方式において、周波数を変調する変調波として三角波を用い、当該三角波を周期が複数の異なる周期に変化させることにより、簡単な構成で良好なスペクトラム拡散を可能としている。

さらに、スペクトラム拡散クロックによって動作するデバイス等を用いる画像処理装置等の技術が、特開２００３−６０９１５号公報（特許文献２）に開示されている。特許文献２では、スペクトラム拡散クロックによって動作するデバイスを用いた場合に、アナログ回路系に生じるタイミングのずれに起因する、画像上のノイズを除去する技術が開示されている。
特開２００４−２０７８４６号公報 特開２００３−６０９１５号公報

ところで、上記特許文献１に開示されているスペクトラム拡散クロック発生回路において、変調波として用いられている三角波は、三角波を生成する回路が有するコンデンサ等の容量及び供給される電流量によって周波数が変動する。容量は、当該回路を製造するプロセスによって変動することがある。また、電流量は、当該回路を製造するプロセスの他に、電源又は温度等の影響により変動する。容量又は電流量の変動は、三角波の周波数を、変調波として定めようとする周波数に対して無視できない程度に大きく変動させることがある。

上記の要因等による変調波の周波数の変動は、スペクトラム拡散の効果の低減につながるため、変調波の周波数の望まない変動を排除する必要があるが、上記特許文献１に開示されている技術では、そのようなことは考慮されていなかった。

本発明は、上記の点に鑑みて、これらの問題を解消するために発明されたものであり、入力される基準クロック信号に基づく変調波を生成するスペクトラム拡散クロック発生回路であって、回路の製造プロセス、電源、又は、温度等に起因する変調波の変動を低減するスペクトラム拡散クロック発生回路を提供することを目的としている。

上記目的を達成するために、本発明のスペクトラム拡散クロック発生回路は次の如き構成を採用した。

本発明のスペクトラム拡散クロック発生回路は、出力信号を分周した分周出力信号を出力する分周器と、前記分周出力信号と受信した基準クロック信号との位相差を検出する位相比較器と、前記位相差に応じて充放電信号を発生するチャージポンプと、前記充放電信号に応じた差信号を発生するループフィルタと、前記差信号と変調波とが入力されて被変調波を生成する変調回路と、前記被変調波に応じた周波数のクロックを発生するクロック発生器とを有するスペクトラム拡散クロック発生回路であって、前記基準クロック信号に基づき前記変調波を生成する変調波生成回路を有する構成とすることができる。

これにより、基準クロック信号に基づく変調波を生成しスペクトラム拡散クロックを発生するスペクトラム拡散クロック発生回路を提供することができる。

また、上記目的を達成するために、本発明のスペクトラム拡散クロック発生回路が有する前記変調波生成回路は、前記変調波を発生する変調波発振回路と、前記基準クロック信号に基づき前記変調波の周波数の制御を行う制御電流を前記変調波発振回路に出力する変調波周波数制御回路とを有する構成とすることができる。

これにより、変調波の周波数を、基準クロック信号に基づく制御電流によって制御するスペクトラム拡散クロック発生回路を提供することができる。

また、上記目的を達成するために、本発明のスペクトラム拡散クロック発生回路が有する前記変調波発振回路は、前記変調波の周波数に対応する周波数を有する変調パルス波を前記変調波周波数制御回路に出力し、前記変調波周波数制御回路は、前記基準クロック信号に基づくクロックパルス波と前記変調パルス波との位相誤差に対応する前記制御電流を出力するように構成することができる。

これにより、制御電流を、基準クロック信号に基づくクロックパルス波と変調パルス波との位相誤差に対応させるスペクトラム拡散クロック発生回路を提供することができる。

また、上記目的を達成するために、本発明のスペクトラム拡散クロック発生回路が有する前記変調波周波数制御回路は、前記位相誤差を増幅するチャージポンプと、前記チャージポンプの出力に基づき制御電圧を生成するループフィルタと、前記制御電圧に対応する前記制御電流を出力する電圧電流変換器とを有する構成とすることができる。

これにより、位相誤差が所定の値の場合に、制御電流の値を保持するスペクトラム拡散クロック発生回路を提供することができる。

本発明のスペクトラム拡散クロック発生回路によれば、入力される基準クロック信号に基づく変調波を生成するスペクトラム拡散クロック発生回路であって、回路の製造プロセス、電源、又は、温度等に起因する変調波の変動を低減するスペクトラム拡散クロック発生回路を提供することが可能になる。

以下、本発明の実施例を図面に基づき説明する。

本発明のスペクトラム拡散クロック発生回路（以下、「ＳＳＣＧ（Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｃｌｏｃｋ Ｇｅｎｅｒａｔｏｒ）」という）の説明に先んじて、本発明の理解を容易にするために、従来のＳＳＣＧについて図１から図３を用いて説明する。

図１は、従来のアナログ変調方式を用いたＳＳＣＧの構成の例の図である。図１のＳＳＣＧ１は、分周回路２、位相比較器３、チャージポンプ４、ループフィルタ５、変調生成回路６、加算器７、及び、電圧制御発振器（以下、「ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）」」という）８を有する。

分周回路２は、ＳＳＣＧ１の出力を分周し、分周した周波数と基準クロック信号の周波数とを一致させることにより、ＳＳＣＧ１からのスペクトラム拡散クロックの中心周波数を、入力される基準クロック信号の逓倍関係に設定するものである。位相比較器３は、基準クロック信号と、分周回路２で分周された帰還信号との位相を比較し位相差を出力する。チャージポンプ４は、位相比較器３が出力する位相差に応じたパルス信号をループフィルタ５に対して出力する。ループフィルタ５は、パルス信号を平滑化し、加算器７に入力する。変調生成回路６は、ＳＳＣＧの変調波を生成し加算器７に入力する。加算器７はループフィルタ５から入力される信号と、変調生成回路６から入力される信号との加算を行い、ＶＣＯ８に制御信号を出力する。ＶＣＯ８は加算器７から入力される制御信号に応じて周波数がスペクトラム拡散されたクロック信号を出力する。

図２は、ＳＳＣＧの変調波の波形の例である。図２（ａ）は、三角波の例、図２（ｂ）は、正弦波の例である。アナログ変調方式によるスペクトラム拡散クロック生成においては、このような三角波や正弦波を生成し、変調波として用いている。

図３は、スペクトラム拡散された信号のスペクトラムの例である。図３（ａ）は、スペクトラム拡散されていないクロック信号のスペクトラム、図３（ｂ）は、ＳＳＣＧによりスペクトラム拡散が行われたクロック信号のスペクトラムである。図３（ｂ）に示すように、周波数変調を行うことにより、スペクトラムのピーク値を低くし周波数値を拡散することができるので、ＥＭＩノイズを低減することができる。

なお、アナログ変調方式のＳＳＣＧは、変調波の周波数帯域を線形に変動させることができるため、デジタル変調方式に比べてスペクトラムのピーク値を低くする効果が大きい。

図４は、本発明のＳＳＣＧの機能構成の例の図である。図４のＳＳＣＧ１１は、分周回路１２、位相比較器１３、チャージポンプ１４、ループフィルタ１５、加算・変調生成回路１６、クロック生成回路１７、及び、制御回路１８を有する。

分周回路１２は、ＳＳＣＧ１１が生成するスペクトラム拡散クロックの中心周波数を、入力される基準クロック信号の逓倍関係に設定するものである。位相比較器１３は、基準クロック信号と、分周回路１２で分周された帰還信号との位相を比較し位相差を出力する。チャージポンプ１４は、位相比較器１３が出力する位相差に応じたパルス信号をループフィルタ１５に対して出力する。ループフィルタ１５は、パルス信号を平滑化し、加算・変調生成回路１６に入力する。

加算・変調生成回路１６は、変調波を生成し、ループフィルタから入力される信号を変調してクロック生成回路１７に入力する。加算・変調生成回路１６は、さらに、変調波を制御回路１８に出力する。

クロック生成回路１７は、加算・変調生成回路１６から入力される変調された信号の周波数に応じたクロックを生成する。

制御回路１８は、加算・変調生成回路１６が生成する変調波の周波数と、基準クロック信号から生成した信号の周波数とを比較し、周波数が等しくなるように制御を行う。

図５は、本発明のＳＳＣＧの回路構成の例の図である。図５のＳＳＣＧ１０１は、分周回路１０２、位相比較器１０３、チャージポンプ１０４、ループフィルタ１０５、変調波発振回路１０６、加算器１０７、ＶＣＯ１０８、及び、変調周波数制御回路１０８を有する。

分周回路１０２は、ＳＳＣＧ１１が生成するスペクトラム拡散クロックの中心周波数を、入力される基準クロック信号の逓倍関係に設定するものである。位相比較器１０３は、基準クロック信号と、分周回路１０２で分周された帰還信号との位相を比較し位相差を出力する。チャージポンプ１０４は、位相比較器１３が出力する位相差に応じたパルス信号をループフィルタ１０５に対して出力する。ループフィルタ１０５は、パルス信号を平滑化し、加算器１０７に入力する。

変調波発振回路１０６は、入力される制御電流ＩＣＯＮＴによって発振周波数が制御される発振回路である。変調波発振回路１０６は、制御電流ＩＣＯＮＴに応じた周波数の三角波で形成されるアナログ変調波Ｏ１を、加算器１０７に出力する。変調波発振回路１０６は、また、アナログ変調波Ｏ１と周波数が等しいパルス信号Ｏ２を、変調周波数制御回路１０９に対して出力する。

変調周波数制御回路１０９は、基準クロック信号から生成されるクロックパルス信号と、変調波発振回路１０６が出力する変調パルス信号Ｏ２との位相を比較し、位相差に応じた制御電流ＩＣＯＮＴを生成して変調波発振回路１０６に対して出力する。

加算器１０７は、ループフィルタ１０５が出力する信号と、変調波発振回路１０６が出力するアナログ変調波Ｏ１とを加算することにより、被変調波を生成し、ＶＣＯ１０８に出力する。ＶＣＯ１０８は、被変調波に応じたスペクトラム拡散クロックを生成して出力する。

図６は、変調波発振回路１０６の回路構成の例の図である。変調波発振回路１０６は、制御電流ＩＣＯＮＴに対応する周波数の変調波を発生するとともに変調波と略同一の周波数を有するパルス信号Ｏ２を生成する。変調波発振回路１０６は、ｐチャネルＭＯＳＦＥＴ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）（以下、「ＭＰ」という）２０５、インバータ２００、ｎチャネルＭＯＳＦＥＴ（以下、「ＭＮ」という）２０６、コンデンサ２０７、ヒステリシスコンパレータ２０１及び２０２、ＲＳラッチ２０３、並びに、電流制御回路２１０を有する。

ＭＰ２０５、インバータ２００、及び、ＭＮ２０６は、電源と接地（以下、「ＧＮＤ」という）との間に直列に接続され、インバータ２００の出力によりコンデンサ２０７が充放電を繰り返し、変調波Ｏ１を出力する。変調波Ｏ１は、加算器１０７に対して出力されるとともに、ヒステリシスコンパレータ２０１及び２０２に対して出力される。

ヒステリシスコンパレータ２０１は、変調波Ｏ１と電圧ＶＲＨとを比較する。ヒステリシスコンパレータ２０１は、例えば、変調波Ｏ１が電圧ＶＲＨより高い場合には、論理値「１」を出力し、変調波Ｏ１が電圧ＶＲＨより低い場合には、論理値「０」を出力する。ヒステリシスコンパレータ２０２は、変調波Ｏ１と電圧ＶＲＬとを比較する。ヒステリシスコンパレータ２０２は、例えば、変調波Ｏ１が電圧ＶＲＬより低い場合には、論理値「１」を出力し、変調波Ｏ１が電圧ＶＲＬより高い場合には、論理値「０」を出力する。

ヒステリシスコンパレータ２０１の出力は、ＲＳラッチ２０３のセット入力に対して出力され、ヒステリシスコンパレータ２０２の出力は、ＲＳラッチ２０３のリセット入力に対して出力される。ＲＳラッチ２０３は、ヒステリシスコンパレータ２０１及び２０２からの入力により、変調波Ｏ１と周波数が等しいパルス波Ｏ２を変調パルス波として、変調周波数制御回路１０９に対して出力する。

インバータ２００は、ＲＳラッチ２０３から入力されるパルス波Ｏ２に基づき、コンデンサ２０７に対して充電と放電を繰り返し、三角波である変調波Ｏ１を生成する。インバータ２００の駆動電源は、電流制御回路２１０から、ＭＰ２０５及びＭＮ２０６を介して供給される。

図７は、電流制御回路２１０の構成の例の図である。電流制御回路２１０は、カレントミラー回路を有して構成され、入力される制御電流ＩＣＯＮＴ、及び、内部の電流源によって生成される電流Ｉ１に応じた電流を供給する。電流制御回路２１０は、ＭＰ２１１及び２１２、ＭＮ２１３、並びに、電流源２１４を有する。

ＭＰ２１１及び２１２はカレントミラー回路であり、制御電流ＩＣＯＮＴ及び電流源２１４が生成する電流Ｉ１に応じて増幅した電圧ＰＣをＭＰ２０５に供給する。一方、ＭＮ２１３は、ＭＮ２０６とともにカレントミラー回路を構成し、制御電流ＩＣＯＮＴ及び電流源２１４が生成する電流Ｉ１に応じて増幅した電圧ＮＣをＭＮ２０６に供給する。

図８は、変調波発振回路１０６が出力する変調波Ｏ１及びパルス波Ｏ２の波形の図である。図８（ａ）は、変調波Ｏ１の波形であって、インバータ２００がコンデンサ２０７に対して充電と放電を繰り返すことにより、三角波が出力される。図８（ｂ）は、パルス波Ｏ２の波形であって、変調波Ｏ１が所定の値（ＶＲＨ又はＶＲＬ）の時に立ち上がり又は立ち下がりが生じる。

図９は、変調周波数制御回路１０９の構成の例の図である。変調周波数制御回路１０９は、基準クロック信号及び変調パルス信号Ｏ２に基づき、制御電流ＩＣＯＮＴを生成し、変調波発振回路１０６に対して出力する。変調周波数制御回路１０９は、分周回路１１０、周波数比較器１１１、チャージポンプ１１２、ループフィルタ１１３、及び、電圧電流変換回路（以下、「Ｖ−Ｉ変換回路」という）１１４を有する。

分周回路１１０は、基準クロック信号を分周することにより、所定の周波数を有する信号を周波数比較器１１１に対して出力する。周波数比較器１１１は、分周回路１１０から出力される信号の周波数と変調波発振回路１０６から出力される変調パルス信号Ｏ２の周波数とを比較し、両者の差を差信号としてチャージポンプ１１２に対して出力する。チャージポンプ１１２は、周波数比較器１１１より入力された差信号に応じて充放電信号を生成し、ループフィルタ１１３に対して出力する。ループフィルタ１１３は、チャージポンプ１１２より入力された充放電信号を平滑化して制御電圧を生成し、当該制御電圧をＶ−Ｉ変換回路１１４に対して出力する。Ｖ−Ｉ変換回路１１４は、ループフィルタ１１３より入力された制御電圧を、電流に変換し、制御電流ＩＣＯＮＴとして変調波発振回路１０６に対して出力する。

図９の変調周波数制御回路１０９の動作を、より詳細に説明する。分周回路１１０は、基準クロック信号を分周して所定の周波数を有する信号を生成する。所定の周波数は、例えば、本発明のＳＳＣＧの仕様等によって定められる周波数である。周波数比較器１１１は、分周回路１１０が生成した信号の周波数と、変調パルス信号Ｏ２の周波数とを比較する。

チャージポンプ１１２は、周波数比較器１１１の比較結果に基づき、変調パルス信号Ｏ２の周波数が分周回路１１０が出力する信号の周波数より高い場合には、周波数の差に対応する負パルスを出力する。ループフィルタ１１３は、負パルスを平滑化しＶ−Ｉ変換回路１１４に対して出力する。入力される制御電圧が低くなることで、Ｖ−Ｉ変換回路１１４は、出力する制御電流ＩＣＯＮＴを小さくし、変調波発振回路１０６が発生する三角波の周波数を低くさせる。

チャージポンプ１１２は、また、変調パルス信号Ｏ２の周波数が分周回路１１０が出力する信号の周波数より低い場合には、周波数の差に対応する正パルスを出力する。ループフィルタ１１３は、正パルスを平滑化しＶ−Ｉ変換回路１１４に対して出力する。入力される制御電圧が高くなることで、Ｖ−Ｉ変換回路１１４は、出力するＩＣＯＮＴを大きくし、変調波発振回路１０６が発生する三角波の周波数を高くさせる。

さらに、分周回路１１０が生成した信号の周波数と変調パルス信号Ｏ２の周波数とが等しい場合には、周波数比較器は差信号として「０」を出力し、チャージポンプ１１２はハイインピーダンスの状態になる。これにより、Ｖ−Ｉ変換回路１１４に入力される制御電圧は一定となるので、制御電流ＩＣＯＮＴの値も一定となり、変調波の周波数が定常状態となる。

以上の動作により、変調波の周波数は、基準クロック信号を分周して生成された信号の周波数と等しくなるように補正される。

以上、発明を実施するための最良の形態について説明を行ったが、本発明は、この最良の形態で述べた実施の形態に限定されるものではない。本発明の主旨をそこなわない範囲で変更することが可能である。

従来のアナログ変調方式を用いたＳＳＣＧの構成の例。 ＳＳＣＧの変調波の波形の例。 スペクトラム拡散された信号のスペクトラムの例。 本発明のＳＳＣＧの機能構成の例。 本発明のＳＳＣＧの回路構成の例。 変調波発振回路１０６の回路構成の例。 電流制御回路２１０の構成の例。 変調波発振回路１０６が出力する変調波Ｏ１及びパルス波Ｏ２の波形の例。 変調周波数制御回路１０９の構成の例。

符号の説明

１、１１、１０１ ＳＳＣＧ
２、１２、１０２、１１０ 分周回路
３、１３、１０３ 位相比較器
４、１４、１０４、１１２ チャージポンプ
５、１５、１０５、１１３ ループフィルタ
６、変調生成回路
７、１０７ 加算器
８、１０８ ＶＣＯ
１６ 加算・変調生成回路
１７ クロック生成回路
１８ 制御回路
１０９ 変調周数制御回路
１１１ 周波数比較器
１１４ Ｖ−Ｉ変換回路
２００ インバータ
２０１、２０２ ヒステリシスコンバータ
２０３ ＲＳラッチ
２０５、２１１、２１２ ＭＰ
２０６、２１３ ＭＮ
２１４ 電流源

Claims (4)

1. 出力信号を分周した分周出力信号を出力する分周器と、
   前記分周出力信号と受信した基準クロック信号との位相差を検出する位相比較器と、
   前記位相差に応じた差信号と変調波とが入力されて被変調波を生成する変調回路と、
   前記被変調波に応じた周波数のクロックを発生するクロック発生器と
   を有するスペクトラム拡散クロック発生回路であって、
   前記基準クロック信号に基づき前記変調波を生成する変調波生成回路を有し、
   前記変調波生成回路は、
   前記変調波を発生する変調波発振回路と、
   前記基準クロック信号に基づき前記変調波の周波数の制御を行う制御電流を前記変調波発振回路に出力する変調周波数制御回路と、を有し、
   前記変調波発振回路は、
   前記変調波の周波数に対応する周波数を有する変調パルス波を前記変調周波数制御回路に出力し、
   前記変調周波数制御回路は、
   前記基準クロック信号に基づくクロックパルス波と前記変調パルス波との位相を比較し、位相差に応じた前記制御電流を出力する電圧電流変換器を有することを特徴とするスペクトラム拡散クロック発生回路。
2. 前記変調波発振回路は、
   一方の入力端子に前記変調波が入力されるヒステリシスコンパレータを有することを特徴とする請求項１記載のスペクトラム拡散クロック発生回路。
3. 前記変調波発振回路は、
   前記ヒステリシスコンパレータからの入力により、前記変調波と周波数が対応した前記変調パルス波を前記変調周波数制御回路へ出力するラッチ回路と、
   前記ラッチ回路から入力される前記変調パルス波に基づきコンデンサに対して充電と放電を繰り返し、三角波である前記変調波を生成するインバータと、を有することを特徴とする請求項２記載のスペクトラム拡散クロック発生回路。
4. 前記変調波発振回路は、
   前記インバータへ駆動電源を供給する電流制御回路を有し、
   前記駆動電源は、ｐチャネルＭＯＳＦＥＴ及びｎチャネルＭＯＳＦＥＴを介して前記インバータへ供給されることを特徴とする請求項３記載のスペクトラム拡散クロック発回路。

Images