KR20150044617A - 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법 - Google Patents

인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법 Download PDF

Info

Publication number
KR20150044617A
KR20150044617A KR20130123890A KR20130123890A KR20150044617A KR 20150044617 A KR20150044617 A KR 20150044617A KR 20130123890 A KR20130123890 A KR 20130123890A KR 20130123890 A KR20130123890 A KR 20130123890A KR 20150044617 A KR20150044617 A KR 20150044617A
Authority
KR
South Korea
Prior art keywords
frequency
vco
signal
phase
clock signal
Prior art date
Application number
KR20130123890A
Other languages
English (en)
Inventor
최재혁
김민아
Original Assignee
국립대학법인 울산과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국립대학법인 울산과학기술대학교 산학협력단 filed Critical 국립대학법인 울산과학기술대학교 산학협력단
Priority to KR20130123890A priority Critical patent/KR20150044617A/ko
Publication of KR20150044617A publication Critical patent/KR20150044617A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법이 개시된다. 본 발명은 기준클럭신호(Fref)와 피드백클럭신호(Fvco/N)의 위상/주파수 검출결과의 차에 해당하는 제어전압을 발생시켜 기준 클럭신호대비 N(여기서 N은 상수)배 체배된 출력 주파수(Fvco=Fref*N)를 생성하는 제1의 VCO(Voltage Controlled Oscillator)와 상기 제1의 VCO의 출력 주파수(Fvco)를 M(여기서 M은 상수)배 체배된 주파수(Fvco*M)를 생성하는 제2의 VCO를 포함하여 구성함으로써, 고주파수의 클럭 신호를 PVT 변화에 대해 안정적인 클럭을 생성할 수 있다.

Description

인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법{APPARATUS FOR PVT VARACTOR CALIBRATION OF FREQUENCY MULTIPLIER BASED ON INJECTION LOCKING SYSTEM AND THE METHOD THEREOF}
본 발명은 주파수 체배기(FREQUENCY MULTIPLIER)에 관한 것으로, 보다 상세하게는 PLL회로에 VCO에 또 다른 VCO를 병렬로 결한 구성을 사용하여 제어전압(Control Voltage)을 동일하게 사용하면서도 PVT에 안정적인 VCO 주파수 대비 배수의 고주파를 안정적으로 생산 가능한 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법에 관한 것이다.
일반적으로 전압 제어 발진기(VCO: Voltage Control Oscillator)는 전압 조절로 발진 주파수를 제어하는 소자로서, 소정 주파수를 상향 변환(up-conversion) 하거나 또는 하향 변환(down-conversion)할 때 필수적으로 사용되는 소자이다.
이와 같은 전압 제어 발진기는 링 발진기, LC 발진기, 수정 발진기로 나눌 수 있으며, 그 중 LC 발진기는 주파수가 고도로 선택적이며 링 발진기에 비해 우수한 위상잡음 성능을 갖기 때문에 RF application에 폭넓게 사용되고 있다.
한편, 이러한 VCO를 이용한 소자 중의 하나인 반도체 소자 내에는 외부클럭신호와 내부클럭신호의 동작 타이밍을 동기화시키기 위한 클럭 동기화 회로가 구비되어야 한다. 이러한 클럭 동기화 회로에는 대표적으로 위상 고정 루프(Phase Locked Loop : PLL)가 있다.
위상 고정 루프(PLL)의 경우 내부클럭신호을 생성하는데 있어서, 전압 제어 발진기(Voltage Controlled Oscillator : VCO)를 사용하며, 이를 제어하는 방식에 따라 아날로그 방식과 디지털 방식으로 나뉠 수 있다.
이러한 PLL에 대한 종래 기술이 출원번호 10-2008-0002042호(클럭동기화 회로와 그의 구동 방법)에 개시되어 있다.
도 1은 종래의 아날로그 방식의 위상 고정 루프를 대략적으로 설명하기 위한 블록도이다.
도 1을 참조하면, 아날로그 방식의 위상 고정 루프는 위상/주파수 검출부(11)와, 차지펌핑부(13)와, 제어전압 생성부(15), 전압제어 발진부(17), 및 분주부(19)를 구비한다.
위상/주파수 검출부(11)는 기준클럭신호(CLK_REF)와 피드백(feedback)되는 피드백클럭신호(CLK_FED)의 위상/주파수 차이에 대응하는 업 검출신호(DET_UP) 및 다운 검출신호(DET_DN)를 생성한다. 여기서, 기준클럭신호(CLK_REF)는 외부클럭신호에 대응하는 신호이고, 업 검출신호(DET_UP)와 다운 검출신호(DET_DN)는 기준클럭신호(CLK_REF)와 피드백클럭신호(CLK_FED)의 위상/주파수 관계에 따라 활성화되는 펄스 신호이다.
차지펌핑부(13)는 업 검출신호(DET_UP)에 응답하여 포지티브(positive) 차지 펌핑 동작을 수행하고, 다운 검출신호(DET_DN)에 응답하여 네가티브(negative) 차지 펌핑 동작을 수행한다. 즉, 차지펌핑부(13)는 업 검출신호(DET_UP)에 응답하여 전하를 제어전압 생성부(15)에 공급해주고, 다운 검출신호(DET_DN)에 응답하여 제어전압 생성부(15)에 충전된 전하를 빼준다.
제어전압 생성부(15)는 차지펌핑부(13)의 포지티브 차지 펌핑 동작에 의해 공급된 전하만큼 충전하여 그에 대응하는 발진 제어전압(V_CTR)을 생성하고, 네가티브 차지 펌핑 동작에 의해 빠져나간 전하만큼 방전하여 그에 대응하는 발진 제어전압(V_CTR)을 생성한다. 다시 말하면, 발진 제어전압(V_CTR)은 차지펌핑부(13)의 충방전 동작에 의해 전압레벨이 높아지거나 낮아지게 된다.
전압제어 발진부(17)는 발진 제어전압(V_CTR)의 전압레벨에 대응하는 주파수의 PLL 클럭신호(CLK_PLL)를 생성한다.
클럭 분주부(19)는 PLL 클럭신호(CLK_PLL)를 예정된 분주율로 분주하여 피드백클럭신호(CLK_FED)로써 출력한다. 여기서, 클럭 분주부(19)의 분주율은 PLL 클럭신호(CLK_PLL)의 주파수를 결정하는 중요한 요인이 된다.
예컨대, 기준클럭신호(CLK_REF)의 주파수가 2GHz이고 분주율이 1인 경우 PLL 클럭신호(CLK_PLL)의 주파수도 2GHz가 된다. 만약, 분주율이 2인 경우 PLL 클럭신호(CLK_PLL)의 주파수는 4GHz가 되고, 분주율이 ½인 경우 PLL 클럭신호(CLK_PLL)는 1GHz가 된다.
이렇게 생성된 피드백클럭신호(CLK_FED)는 위상/주파수 검출부(11)로 다시 피드백되며, 위상/주파수검출부(11)는 피드백클럭신호(CLK_FED)와 기준클럭신호(CLK_REF)의 위상/주파수 차이에 대응하는 업 검출신호(DET_UP) 및 다운 검출신호(DET_DN)를 생성하도록 구성된다.
한편, 위상 고정 루프는 제어전압 생성부(15)의 저항(R)과 커패시터(C) 값을 조절하여 영점을 생성함으로써 원하는 위상 마진 값을 가지게 하는 것이 가능할 수 있다. 하지만, 원하는 위상 마진을 가지는 위상 고정 루프의 설계는 아래와 같은 이유로 어렵다.
위상 고정 루프는 위와 같은 동작을 반복적으로 수행하면서 기준클럭신호(CLK_REF)와 동기화된 PLL클럭신호(CLK_PLL)를 출력한다. 이렇게 기준클럭신호(CLK_REF)와 PLL 클럭신호(CLK_PLL)가 동기화되는 것을 "위상/주파수 락킹"이라 한다.
한편, 차지펌핑부(13)의 전류 구동 능력은 PLL이 락킹되는데 걸리는 시간과 안정성을 모두 고려하여 설정되어야 한다. 차지 펌핑부(13)의 전류 구동 능력은 공정, 전압, 및 온도(process, voltage, and temperature, 이하, PVT라 함)에 따라 변경될 수 있다.
또한, 통상의 PLL을 설계할 때 적절한 margin 을 갖도록 loop filter를 설계하여야 PVT variation이 있더라도 picking 및 ringing 현상이 없는 transient response를 얻을 수 있으며, PLL은 negative feedback loop로 설계되어 그 자체로 PVT 변화에 내성이 있다.
따라서, PVT 변화에 내성이 있는 이러한 전압제어발진부(17)(이하, 제1VCO라 함)의 출력 주파수를 이용하여 고주파로 체배하여 사용하고자 할 경우 통상 전압제어발진부(17)의 출력단에 또 다른 VCO(이하, 제2 VCO라 함)를 연결하여 사용하기도 한다.
이 경우, 기존의 인젝션 락킹 기준 주파수 체배기는 제2 VCO에 단순히 제1 VCO에서 출력된 신호를 injection하기 때문에 제2 VCO에 대한 PVT 교정이 불가능하다.
즉, 기존의 방법은 PVT변화가 있을 때 그 변화에 따라 제어전압(control voltage)이 조절되는 제1 VCO와 달리 제2 VCO의 free running주파수는 PVT variation을 따라 흔들리게 되는 문제점이 발생하게 된다.
이러한 문제점을 해결하기 위한 본 발명은 종래의 PLL보다 고주파수의 클럭 신호를 발생할 수 있는 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하기 위한 본 발명의 일실시예에 의한 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치는, 기준 신호의 위상 또는 주파수와, 피드백클럭신호의 위상 또는 주파수를 서로 비교하고, 그 비교 결과에 따라 업 신호 또는 다운신호를 출력하는 위상/주파수 검출부와, 상기 업 신호 또는 상기 다운 신호에 응답하여 펌핑 전류를 발생하고, 검출 신호에 응답하여 상기 펌핑 전류를 증가시키거나 또는 감소시키는 차지 펌핑부와, 상기 펌핑 전류에 따라 제어 전압을 출력하는 루프 필터와, 상기 루프필터의 제어 전압에 의해 결정되는 주파수를 출력하는 제1의 VCO(Voltage Controlled Oscillator), 및 상기 루프 필터의 제어 전압에 의해 또 다른 결정 주파수를 출력하는 제2의 VCO를 포함하여 구성할 수 있다.
상술한 과제를 해결하기 위한 본 발명의 다른 실시예에 의한 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치는, 기준클럭신호(Fref)와 피드백클럭신호(Fvco/N)의 위상/주파수 검출결과의 차에 해당하는 제어전압을 발생시키 기준 클럭신호대비 N(여기서 N은 상수)배 체배된 출력 주파수(Fvco=Fref*N)를 생성하는 제1의 VCO(Voltage Controlled Oscillator)와 상기 제1의 VCO의 출력 주파수(Fvco)를 M(여기서 M은 상수)배 체배된 주파수(Fvco*M)를 생성하는 제2의 VCO를 포함하여 구성함으로써 달성될 수 있다.
여기서, 피드백클럭신호(Fvco/N)는 기준 신호(Fref)의 위상 또는 주파수와, 피드백클럭신호(Fvco/N)의 위상 또는 주파수를 서로 비교하고, 그 비교 결과에 따라 업 신호 또는 다운신호를 출력하는 위상/주파수 검출부와, 상기 위상/주파수 검출부의 업 신호 또는 상기 다운 신호에 응답하여 펌핑 전류를 발생하고, 검출 신호에 응답하여 상기 펌핑 전류를 증가시키거나 또는 감소시키는 차지 펌핑부와, 상기 펌핑 전류에 따라 제어 전압을 출력하는 루프 필터와, 상기 루프필터의 제어 전압에 의해 결정되는 주파수를 출력하는 제1의 VCO(Voltage Controlled Ring Oscillator), 및 상기 제1의 VCO의 출력신호를 분주하는 주파수 분할부를 포함하고, 상기 주파수 분할부의 출력신호로 생성되게 구성할 수 있다.
이러한 제2의 VCO는 체배율에 따라 상기 제1의 VCO 대비 커패시턴스와 버랙터(Varactor)가 다른 오실레이터로 구성한다.
또한, 상기 제1의 VCO의 출력신호를 분주하는 주파수 분할부를 포함하고, 상기 주파수 분할부의 출력신호는 피드백클럭신호로 상기 위상/주파수 검출부에 입력되게 구성한다.
제2의 VCO는 상기 제1의 VCO의 입력 제어신호와 출력 신호에 전기적으로 병렬로 구성하고, 제1의 VCO의 출력신호를 상기 루프 필터의 제어 전압에 의하여 설정된 배수만큼 체배하여 주파수를 출력하도록 구성한다.
또한, 상술한 과제를 해결하기 위한 본 발명의 또 다른 실시예에 의한 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치는, 위상고정루프(PLL)에 의하여 설정된 주파수를 출력하는 제1의 VCO(Voltage Controlled Ring Oscillator), 및 상기 제1의 출력주파수를 체배하여 출력하도록 상기 제1의 VCO의 입출력신호와 병렬로 전기적으로 연결된 제2의 VCO를 포함하여 달성될 수 있다.
위상고정루프(PLL)는 준 신호의 위상 또는 주파수와, 피드백클럭신호의 위상 또는 주파수를 서로 비교하고, 그 비교 결과에 따라 업 신호 또는 다운신호를 출력하는 위상/주파수 검출부와, 상기 업 신호 또는 상기 다운 신호에 응답하여 펌핑 전류를 발생하고, 검출 신호에 응답하여 상기 펌핑 전류를 증가시키거나 또는 감소시키는 차지 펌핑부와, 상기 펌핑 전류에 따라 제어 전압을 출력하는 루프 필터, 및 상기 루프필터의 제어 전압에 의해 결정되는 주파수를 출력하는 제1의 VCO(Voltage Controlled Oscillator)를 포함되게 구성하는 것이 바람직하다.
한편, 이러한 과제를 해결하기 위한 본 발명의 기준 신호에 동기하여 출력 신호를 발생하는 PLL을 이용한 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정 방법은, (a)위상/주파수 검출부에서 기준 신호의 위상 또는 주파수와, 피드백클럭신호의 위상 또는 주파수를 서로 비교하고, 그 비교 결과에 따라 업 신호 또는 다운신호를 출력하는 단계와, (b)차지 펌핑부가 상기 (a)단계의 상기 업 신호 또는 상기 다운 신호에 응답하여 펌핑 전류를 발생하고, 검출 신호에 응답하여 상기 펌핑 전류를 증가시키거나 또는 감소시키는 단계, (c)루프필터에서 상기 펌핑 전류에 따라 제어 전압을 출력하는 단계, (d)상기 루프필터의 제어 전압으로 제1의 VCO(Voltage Controlled Oscillator)에서 상기 기준신호대비 체배된 주파수를 출력하는 단계, 및 (e)상기 (c)단계의 제어 전압으로 제2의 VCO에 의해 제1의 VCO대비 체배된 또 다른 결정 주파수를 출력하는 단계로 이루어지게 할 수 있다.
상술한 (d)단계는 (d-1)제1의 VCO에서 출력되는 체배된 주파수를 주파수 분할부에서 분주하여 출력하는 단계와, (d-2)상기 주파수 분할부의 출력신호는 피드백클럭신호로 상기 위상/주파수 검출부로 입력하는 단계를 포함하도록 구성한다.
따라서, 본 발명의 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법에 의하면, 기준 주파수 대비 고주파수의 클럭 신호를 발생할 수 있고, PVT 변화에 대해 안정적인 위상을 갖는 클럭 생성과 오실레이터를 제공할 수 있다.
도 1은 종래의 아날로그 방식의 위상 고정 루프를 대략적으로 설명하기 위한 블록도,
도 2는 본 발명의 일실시예에 의한 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치의 주요 구성도,
그리고,
도 3은 본 발명의 일실시예에 의한 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정 방법을 설명하기 위한 흐름도이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정 해석되지 아니하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "장치" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 및/또는 소프트웨어의 결합으로 구현될 수 있다.
이하, 도면을 참조하여 본 발명의 일실시예에 대하여 설명한다.
도 3은 본 발명의 일실시예에 의한 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치의 주요 구성도로서, 본 발명은 PLL회로의 제어전압에 의해 발진되는 제 1의 VCO(Voltage Controlled Oscillator)와 제1의 VCO의 입력신호와 출력신호를 입력받아 체배된 주파수를 출력하는 제 2의 VCO를 포함하여 구성한다.
PLL회로는 기준클럭과 피드백 클럭신호를 위상과 주파수의 차이를 검출하는 위상/주파수 검출부(110)와, 위상/주파수 검출부(110)의 검출신호를 입력받아 충방전신호를 출력하는 차지펌핑부(120), 차지펌핑부(120)의 출력신호에 의해 충방전되는 루프 필터(Loop Filter)(130), 루프필터(130)의 충방전에 의하여 출력되는 제어전압에 응답하여 출력신호(Fvco)의 주파수를 변경하는 제 1의 VCO(151)를 포함하여 구성하고, 제 1의 VCO(151)의 출력 주파수(Fvco)는 주파수 분할부(140)로 입력되어 소정 배수 분조되어 위상/주파수 검출부(110)의 피드백 클럭신호로 입력되도록 구성하여 PVT에 안정적인 체배 주파수를 생성하도록 구성한다.
이에 더하여 본 발명에서는 제1의 VCO(151)에 인가되는 제어전압과 제1의 VCO(151)의 출력신호(Fvco)를 기준 주파수로 입력받아 체배된 주파수를 출력하는 제2의 VCO(152)로 구성된다.
위상/주파수 검출부(110)는 기준클럭신호(Fref)와 피드백클럭신호(Fvco/N)의 위상/주파수 차이를 검출하여 업 검출신호와 다운 검출신호를 생성한다. 업 검출신호는 피드백클럭신호(Fvco/N)의 위상이 기준클럭신호(Fref)의 위상보다 뒤서는 경우 그 위상 차이 만큼에 해당하는 펄스 폭을 가지는 신호이고, 다운 검출신호는 피드백클럭신호(Fvco/N)의 위상이 기준클럭신호(Fref)의 위상보다 앞서는 경우 그 위상 차이만큼에 해당하는 펄스 폭을 가지는 신호이다.
차지펌핑부(120)는 업 검출신호와 다운 검출신호에 대응하는 차지 펌핑 동작을 통해 루프필터(130)를 충전 또는 방전시키며, 이에 따라 루프필터(130)에서 출력되는 발진 제어전압의 전압레벨이 달라지게 된다. 다시 말하면, 업 검출신호에 응답하여 발진 제어전압의 전압레벨은 높아지고 다운 검출신호에 응답하여 발진 제어전압의 전압레벨은 낮아진다.
루프필터(130)는 통상의 VCO를 제어하기 위한 제어전압생성부로 동작된다.
구체적으로 루프필터(130)는 차지펌핑부(120)의 포지티브 차지 펌핑 동작에 의해 공급된 전하만큼 충전하여 그에 대응하는 발진 제어전압을 생성하고, 네가티브 차지 펌핑 동작에 의해 빠져나간 전하만큼 방전하여 그에 대응하는 발진 제어전압을 생성하도록 동작된다. 다시 말하면, 루프필터(130)의 발진 제어전압은 차지펌핑부(120)의 충전 동작에 의해 전압레벨이 높아지고 방전 동작에 의해 전압레벨이 낮아지게 된다.
루프필터(130)는 발진 제어전압을 입력받아 필터링(filtering)하여 필터링된 제어전압을 생성하는 역할을 한다. 다시 설명하면, 위상 고정 루프는 원하는 위상 마진을 확보하기 위하여 설계되어 지기 때문에 발진 제어전압에는 패턴 지터가 커지게 된다. 루프필터(130)는 이렇게 커진 패턴 지터를 필터링하여 필터링된 제어전압을 제1의 VCO(151)에 제공해 줌으로써, 출력신호(Fvco)를 생성하는데 있어서 발진제어전압의 패턴 지터에 대한 영향이 반영되지 않게 된다.
제 1의 VCO(151)는 높은 전압레벨의 루프필터(130)의 제어전압에 대응하여 높은 주파수의 PLL 클럭신호를 생성하고 낮은 전압레벨의 발진 제어전압에 대응하여 낮은 주파수의 클럭신호(Fvco)를 생성한다.
이러한 제어전압의 전압레벨과 제 1의 VCO(151)의 출력 주파수 관계는 설계에 따라 달라질 수 있다. 즉, 낮은 전압레벨의 발진 제어전압에 대응하여 높은 주파수의 PLL 클럭신호를 생성하고, 높은 전압레벨의 발진 제어전압에 대응하여 낮은 주파수의 PLL 클럭신호를 생성하는 것도 가능하다.
주파수 분할부(140)는 제 1의 VCO(151)의 출력 신호를 설정된 분주율로 분주하여 피드백클럭신호(Fvco/N)로서 출력하고, 위상/주파수 검출부(110)는 기준클럭신호(Fref)와 주파수가 분주된 피드백클럭신호(Fvco/N)의 위상/주파수 차이를 다시 검출하도록 동작되면서, 위와 같은 동작을 반복적으로 수행하면서 기준클럭신호(Fref)와 동기화된 PLL 클럭신호(Fvco)를 출력한다. 이렇게 기준클럭신호(Fref)와 PLL 클럭신호(Fvco)가 동기화되는 것을 "위상/주파수 락킹"이라 한다.
또한 제 1의 VCO(151)의 출력신호(Fvco)는 인젝션 락킹 발진부(미도시)로 입력되어 Fvco에 동기화된 클럭신호를 생성하도록 구성한다.
이러한 구성을 통하여 피드백회로(140)는 제 1의 VCO(151)가 PVT변화에 의해 목표로 했던 주파수(Fvco=N·Fref)로부터 오차범위를 벗어난 주파수를 생성할 경우 루프를 돌면서 지속적으로 교정작업을 통해 Fvco가 목표 주파수 오차범위 이내의 주파수를 출력할 수 있도록 교정하는 것이다.
구체적으로, 위상/주파수 검출부(110)는 기준클럭 신호(Fref)와 제 1의 VCO(151)로부터 주파수 분할부(140)를 거친 분주신호(Fvco/N)를 피드백클럭신호로 입력받아 오차범위 이내에서 기준클럭 신호(Fref)와 분주신호(Fvco/N)가 같아질 때 까지(Fref=Fvco/N) 계속 루프를 돌며 교정 작업을 진행하고, 교정이 완료되면 제 1의 VCO(151)의 출력 주파수 Fvco는 오차범위 이내에서 N·Fref의 값을 갖게 되는 것이다. 즉, Fvco를 분주한 값과 Fref이 같도록 만들게 되면 결과적으로 Fvco는 N배로 체배된 값을 갖게 된다.
또한, 본 발명에서는 요즈음 클럭 동기화 회로가 동작해야 하는 동작 주파수 범위(operation frequency range)가 점점 넓어지는 상황에서 제 1의 VCO(151)의 출력신호보다 더욱 체배된 주파수를 생성할 수 있도록 제2의 VCO(152)를 제1의 VCO(151)와 병렬로 구성함을 하나의 특징으로 한다.
제2의 VCO(152)는 제 1의 VCO(151)의 출력신호(Fvco) 대비 체배된 고주파를 생성하도록, 체배율에 따라 제1의 VCO(151) 대비 커패시턴스와 버랙터(Varactor)가 다른 오실레이터( Oscillator)로 구성되며, 제어 전압에 비례 또는 반비례하는 주파수를 생성하도록 구성된다.
이를 위하여 제2의 VCO(152)는 루프필터(130)에서 출력되어 제1 VCO(151)에 인가되는 제어전압을 제어전압으로 제1의 VCO(151)의 출력신호(Fvco)를 기준 주파수로 입력받아 'Fvco*M'의 체배된 주파수를 생성하도록 동작된다.
따라서, 제2의 VCO(152)는 교정된 제어전압을 입력받아 체배된 주파수를 생성하도록 동작되기 때문에 결국 PVT변화에 안정적인 고주파를 생성할 수 있는 것이다.
또한, 제2의 VCO(152)는 Injection-locked VCO로 동작되며, 제1 VCO(151) 주파수(f1)를 M배 체배한 주파수를 출력하므로, 이때 제2의 VCO(152)의 주파수(f2)는 다음의 수학식을 만족한다.
Figure pat00001
따라서, 제2의 VCO(152)는 제1의 VCO1(151)과 1/M2의 커패시턴스를 사용하여야 하며, 또한, 제2의 VCO(152)가 제1의 VCO(151)의 제어전압(Control voltage)을 동일하게 사용하기 위해서 제2의 VCO(152)의 Varactor크기가 제1의 VCO(151)의 Varactor크기의 N배가 되어야 한다.
이는 제어전압의 변화에 따라 그에 맞는 주파수 변화를 만들기 위함이다.
상술한 바와 같이, 이러한 본 발명의 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치는, 기준클럭신호(Fref)와 피드백클럭신호(Fvco/N)의 위상/주파수 검출결과의 차에 해당하는 제어전압을 발생시키 기준 클럭신호대비 N(여기서 N은 상수)배 체배된 출력 주파수(Fvco=Fref*N)를 생성하는 제1의 VCO(Voltage Controlled Oscillator)와 상기 제1의 VCO의 출력 주파수(Fvco)를 M(여기서 M은 상수)배 체배된 주파수(Fvco*M)를 생성하는 제2 VCO를 포함하도록 하면 구성할 수 있다.
또한, 이러한 본 발명의 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치는, 위상고정루프(PLL)에 의하여 설정된 주파수를 출력하는 제1의 VCO(Voltage Controlled Ring Oscillator)와 상기 제1의 출력주파수를 체배하여 출력하도록 상기 제1의 VCO의 입출력신호와 병렬로 전기적으로 연결된 제2의 VCO를 포함되게 구성하면 달성될 수도 있음은 물론이다.
이하에서는 상술한 구성을 이용하여 본 발명의 일실시예에 의한 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정 방법에 대하여 설명한다.
도 4는 본 발명의 일실시예에 의한 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정 방법을 설명하기 위한 흐름도로서, 도시된 바와 같이 위상/주파수 검출부(110)에서 기준클럭신호(Fref)와 피드백클럭신호(Fvco/N)의 위상/주파수를 비교한 검출신호를 출력하는 단계(S210)와, 단계 S210에서 생성된 비교 검출신호에 의하여 차지펌핑부(120)에서 루프필터(130)를 충방전하기 펌핑 전류를 생성하는 단계(S220), 루프필터(130)에서 생성된 제어전압을 제1의 VCO(151)의 제어전압으로 인가함과 동시에, 제2의 VCO(152)에 인가한다(S230).
이에 따라 제1의 VCO(151)는 기준 클럭(Fref)대비 체배된 주파수 Fvco를 출력하고(S240), 단계 S240에서 제1의 VCO(151)의 출력신호(Fvco)는 다시 제2의 VCO(152)의 기준주파수로 인가된다(S250).
따라서 단계 S260에서 제2의 VCO(152)는 단계 S230에서 인가된 제어전압에 의하여 단계 S250에서 인가된 주파수(Fvco)를 기준주파수로 하여 M(여기서 M은 상수)배 체배된 신호(Fvco*M)를 생성하는 것이다.
한편, 단계 S240에서 생성된 제1의 VCO(151)의 출력신호(Fvco)는 주파수분할부(140)에서 N배로 분주되어 피드백 클럭신호(Fvco/N)로 위상/주파수 검출부(110)로 입력되면, 다시 위상/주파수 검출부(110)는 기준클럭 신호(Fref)와 제 1의 VCO(151)로부터 주파수 분할부(140)를 거친 분주신호(Fvco/N)를 입력받아 오차범위 이내에서 기준클럭 신호(Fref)와 분주신호(Fvco/N)가 같아질 때 까지(Fref=Fvco/N) 계속 루프를 돌며 교정 작업을 진행하고, 교정이 완료되면 제 1의 VCO(151)의 출력 주파수 Fvco는 오차범위 이내에서 N·Fref의 값을 갖게 되는 것이다. 즉, Fvco를 분주한 값과 Fref이 같도록 만들게 되면 결과적으로 Fvco는 N배로 체배된 값을 갖게 되는 것이다.
이상에서 본 발명은 기재된 구체예에 대하여 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허 청구범위에 속함은 당연한 것이다.
110 : 위상/주파수검출부 120 : 차지펌핑부
130 : 루프필터 140 : 주파수분할부
151 : 제1 VCO 152 : 제2 VCO

Claims (15)

  1. 기준 신호의 위상 또는 주파수와, 피드백클럭신호의 위상 또는 주파수를 서로 비교하고, 그 비교 결과에 따라 업 신호 또는 다운신호를 출력하는 위상/주파수 검출부;
    상기 업 신호 또는 상기 다운 신호에 응답하여 펌핑 전류를 발생하고, 검출 신호에 응답하여 상기 펌핑 전류를 증가시키거나 또는 감소시키는 차지 펌핑부;
    상기 펌핑 전류에 따라 제어 전압을 출력하는 루프 필터;
    상기 루프필터의 제어 전압에 의해 결정되는 주파수를 출력하는 제1의 VCO(Voltage Controlled Oscillator); 및
    상기 루프 필터의 제어 전압에 의해 또 다른 결정 주파수를 출력하는 제2의 VCO;
    를 포함하는 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치.
  2. 제 1항에 있어서,
    상기 제1의 VCO의 출력신호를 분주하는 주파수 분할부;
    를 포함하고, 상기 주파수 분할부의 출력신호는 피드백클럭신호로 상기 위상/주파수 검출부에 입력되는 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치.
  3. 제 1항에 있어서,
    상기 제2의 VCO는
    상기 제1의 VCO의 입력 제어신호와 출력 신호에 전기적으로 병렬로 구성된 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치.
  4. 제 3항에 있어서,
    상기 제2의 VCO는
    상기 제1의 VCO의 출력신호를 상기 루프 필터의 제어 전압에 의하여 설정된 배수만큼 체배하여 주파수를 출력하는 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치.
  5. 제 1항에 있어서,
    상기 제1의 VCO와 상기 제2의 VCO는
    주파수 체배율(M)에 따라 커패시턴스(Capatance)와 버랙터(Varactor)가 서로 다른 오실레이터인 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치.
  6. 기준클럭신호(Fref)와 피드백클럭신호(Fvco/N)의 위상/주파수 검출결과의 차에 해당하는 제어전압을 발생시켜 기준 클럭신호대비 N(여기서 N은 상수)배 체배된 출력 주파수(Fvco=Fref*N)를 생성하는 제1의 VCO(Voltage Controlled Oscillator)와 상기 제1의 VCO의 출력 주파수(Fvco)를 M(여기서 M은 상수)배 체배된 주파수(Fvco*M)를 생성하는 제2의 VCO를 포함하는 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치.
  7. 제 6항에 있어서,
    상기 제1의 VCO의 출력신호를 분주하는 주파수 분할부;
    를 포함하고, 상기 주파수 분할부의 출력신호는 피드백클럭신호로 상기 위상/주파수 검출부에 입력되는 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치.
  8. 제 6항에 있어서,
    상기 제2의 VCO는
    상기 제1의 VCO의 입력 제어전압과 출력 주파수(Fvco=Fref*N)에 전기적으로 병렬로 구성된 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치.
  9. 제 7항에 있어서,
    상기 피드백클럭신호(Fvco/N)는
    기준 신호(Fref)의 위상 또는 주파수와, 피드백클럭신호(Fvco/N)의 위상 또는 주파수를 서로 비교하고, 그 비교 결과에 따라 업 신호 또는 다운신호를 출력하는 위상/주파수 검출부;
    상기 위상/주파수 검출부의 업 신호 또는 상기 다운 신호에 응답하여 펌핑 전류를 발생하고, 검출 신호에 응답하여 상기 펌핑 전류를 증가시키거나 또는 감소시키는 차지 펌핑부;
    상기 펌핑 전류에 따라 제어 전압을 출력하는 루프 필터;
    상기 루프필터의 제어 전압에 의해 결정되는 주파수를 출력하는 제1의 VCO(Voltage Controlled Ring Oscillator); 및
    상기 제1의 VCO의 출력신호를 분주하는 주파수 분할부;
    를 포함하고, 상기 주파수 분할부의 출력신호로 생성되는 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치.
  10. 제 6항에 있어서,
    상기 제1의 VCO와 상기 제2의 VCO는
    주파수 체배율(M)에 따라 커패시턴스(Capatance)와 버랙터(Varactor)가 서로 다른 오실레이터인 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치.
  11. 위상고정루프(PLL)에 의하여 설정된 주파수를 출력하는 제1의 VCO(Voltage Controlled Ring Oscillator);및
    상기 제1의 출력주파수를 체배하여 출력하도록 상기 제1의 VCO의 입출력신호와 병렬로 전기적으로 연결된 제2의 VCO;
    를 포함하는 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치.
  12. 제 11항에 있어서,
    상기 위상고정루프(PLL)는
    기준 신호의 위상 또는 주파수와, 피드백클럭신호의 위상 또는 주파수를 서로 비교하고, 그 비교 결과에 따라 업 신호 또는 다운신호를 출력하는 위상/주파수 검출부;
    상기 업 신호 또는 상기 다운 신호에 응답하여 펌핑 전류를 발생하고, 검출 신호에 응답하여 상기 펌핑 전류를 증가시키거나 또는 감소시키는 차지 펌핑부;
    상기 펌핑 전류에 따라 제어 전압을 출력하는 루프 필터;및
    상기 루프필터의 제어 전압에 의해 결정되는 주파수를 출력하는 제1의 VCO(Voltage Controlled Oscillator);
    를 포함하는 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치.
  13. 제 12항에 있어서,
    상기 제1의 VCO의 출력신호를 분주하는 주파수 분할부;
    를 포함하고, 상기 주파수 분할부의 출력신호는 피드백클럭신호로 상기 위상/주파수 검출부에 입력되는 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치.
  14. 기준 신호에 동기하여 출력 신호를 발생하는 PLL을 이용한 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정 방법에 있어서,
    (a)위상/주파수 검출부에서 기준 신호의 위상 또는 주파수와, 피드백클럭신호의 위상 또는 주파수를 서로 비교하고, 그 비교 결과에 따라 업 신호 또는 다운신호를 출력하는 단계;
    (b)차지 펌핑부가 상기 (a)단계의 상기 업 신호 또는 상기 다운 신호에 응답하여 펌핑 전류를 발생하고, 검출 신호에 응답하여 상기 펌핑 전류를 증가시키거나 또는 감소시키는 단계;
    (c)루프필터에서 상기 펌핑 전류에 따라 제어 전압을 출력하는 단계;
    (d)상기 루프필터의 제어 전압으로 제1의 VCO(Voltage Controlled Oscillator)에서 상기 기준신호대비 체배된 주파수를 출력하는 단계; 및
    (e)상기 (c)단계의 제어 전압으로 제2의 VCO에 의해 제1의 VCO대비 체배된 또 다른 결정 주파수를 출력하는 단계;
    를 포함하는 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정 방법.
  15. 제 14항에 있어서,
    상기 (d)단계는
    (d-1)제1의 VCO에서 출력되는 체배된 주파수를 주파수 분할부에서 분주하여 출력하는 단계;및
    (d-2)상기 주파수 분할부의 출력신호는 피드백클럭신호로 상기 위상/주파수 검출부로 입력하는 단계;
    를 포함하는 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정 방법.
KR20130123890A 2013-10-17 2013-10-17 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법 KR20150044617A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130123890A KR20150044617A (ko) 2013-10-17 2013-10-17 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130123890A KR20150044617A (ko) 2013-10-17 2013-10-17 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20150044617A true KR20150044617A (ko) 2015-04-27

Family

ID=53036899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130123890A KR20150044617A (ko) 2013-10-17 2013-10-17 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20150044617A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101716619B1 (ko) * 2016-07-26 2017-03-14 고려대학교 산학협력단 고주파 통신을 위한 위상 고정 루프 및 이에 포함되는 듀얼 모드 전압 제어 발진기
KR20190125049A (ko) 2018-04-27 2019-11-06 울산과학기술원 주파수 체배 장치 및 방법
KR20210047778A (ko) * 2019-10-22 2021-04-30 조규필 위상잠금루프 회로를 이용한 다중 동기신호를 출력하는 다중 전압제어발진기 장치
CN114362513A (zh) * 2022-01-12 2022-04-15 四川创安微电子有限公司 一种芯片内负升压电路及其充放电方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101716619B1 (ko) * 2016-07-26 2017-03-14 고려대학교 산학협력단 고주파 통신을 위한 위상 고정 루프 및 이에 포함되는 듀얼 모드 전압 제어 발진기
KR20190125049A (ko) 2018-04-27 2019-11-06 울산과학기술원 주파수 체배 장치 및 방법
KR20210047778A (ko) * 2019-10-22 2021-04-30 조규필 위상잠금루프 회로를 이용한 다중 동기신호를 출력하는 다중 전압제어발진기 장치
CN114362513A (zh) * 2022-01-12 2022-04-15 四川创安微电子有限公司 一种芯片内负升压电路及其充放电方法
CN114362513B (zh) * 2022-01-12 2023-09-01 四川创安微电子有限公司 一种芯片内负升压电路及其充放电方法

Similar Documents

Publication Publication Date Title
US9998128B2 (en) Frequency synthesizer with injection locked oscillator
US8471614B2 (en) Digital phase locked loop system and method
KR100847687B1 (ko) 주파수합성기 및 주파수조절방법
US8860482B1 (en) Techniques for adjusting gears of an oscillator
US8415998B2 (en) PLL circuit
TWI467922B (zh) 頻率合成器的頻率校正裝置及其方法
US9312867B2 (en) Phase lock loop device with correcting function of loop bandwidth and method thereof
US20200313616A1 (en) Oscillator circuit
KR20050103367A (ko) 빠른 주파수 락을 위한 위상 동기 루프
JP2010252289A (ja) 電圧制御発振器のための補償回路
CN107528567B (zh) 注入锁定振荡器及包括其的半导体器件
WO2018000530A1 (zh) 锁相环路中压控振荡器的校准系统及方法
KR20150044617A (ko) 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법
CN111416616B (zh) 具有宽频率覆盖的pll
KR100706575B1 (ko) 고속 락 기능을 갖는 주파수 합성기
US9973195B2 (en) Local phase detection in realigned oscillator
KR101065818B1 (ko) 변동 보정 방법, ｐｌｌ 회로 및 반도체 집적 회로
US9966963B2 (en) Frequency synthesizer
US7471159B2 (en) Phase-locked loop for stably adjusting frequency-band of voltage-controlled oscillator and phase locking method
US11206029B2 (en) PLL circuit
KR20140090455A (ko) 위상 고정 루프 회로
CN207782771U (zh) 一种锁相环
KR101656759B1 (ko) 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기 및 그 구동방법
US9553718B2 (en) PLL circuit and control method thereof
KR101327100B1 (ko) 주파수 분주기, 이를 포함하는 위상 동기 루프 회로 및 그 제어 방법

Legal Events

Date Code Title Description
E601 Decision to refuse application