JP2004289703A - 通信用半導体集積回路 - Google Patents
通信用半導体集積回路 Download PDFInfo
- Publication number
- JP2004289703A JP2004289703A JP2003081734A JP2003081734A JP2004289703A JP 2004289703 A JP2004289703 A JP 2004289703A JP 2003081734 A JP2003081734 A JP 2003081734A JP 2003081734 A JP2003081734 A JP 2003081734A JP 2004289703 A JP2004289703 A JP 2004289703A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- voltage
- oscillation
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 230000010355 oscillation Effects 0.000 claims abstract description 127
- 238000006243 chemical reaction Methods 0.000 claims abstract description 29
- 238000005259 measurement Methods 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 3
- 238000006073 displacement reaction Methods 0.000 abstract description 31
- 238000009966 trimming Methods 0.000 abstract description 24
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000005540 biological transmission Effects 0.000 description 29
- 238000000034 method Methods 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0991—Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【課題】送信データに応じて電圧制御発振回路（ＶＣＯ）を制御して搬送波の周波数変調を行なう無線通信システムにおいて、変調用ＶＣＯのキャリア周波数および変調による周波数変位量を、製造工程でトリミングを行なうことなく調整できるようにする。
【解決手段】電圧制御発振回路（１３４）の第１の制御電圧（Ｖ１）をＰＬＬループからのフィードバック信号により制御して搬送波となるキャリア周波数信号を生成しながら、送信データに基づいて生成されたコードをＤＡ変換するＤＡ変換回路（１３２）の出力によって上記電圧制御発振回路の第２の制御電圧（Ｖ２）を制御して発振信号の周波数変調を行なう通信用半導体集積回路において、上記電圧制御発振回路の発振出力の周波数を測定し目標値との差に応じて上記ＤＡ変換回路の基準電流値を調整して周波数を補正する周波数調整制御回路（１３８）を設けるようにした。
【選択図】 図２
【解決手段】電圧制御発振回路（１３４）の第１の制御電圧（Ｖ１）をＰＬＬループからのフィードバック信号により制御して搬送波となるキャリア周波数信号を生成しながら、送信データに基づいて生成されたコードをＤＡ変換するＤＡ変換回路（１３２）の出力によって上記電圧制御発振回路の第２の制御電圧（Ｖ２）を制御して発振信号の周波数変調を行なう通信用半導体集積回路において、上記電圧制御発振回路の発振出力の周波数を測定し目標値との差に応じて上記ＤＡ変換回路の基準電流値を調整して周波数を補正する周波数調整制御回路（１３８）を設けるようにした。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、電圧制御発振器（ＶＣＯ）の発振周波数の調整技術に関し、例えば電圧制御発振器によりキャリア周波数信号（搬送波）を生成しながら送信データに基づいて電圧制御発振器を制御して搬送波の周波数変調を行なう無線通信システムの送信系に用いられる通信用半導体集積回路に適用して有効な技術に関する。
【０００２】
【従来の技術】
従来、例えばパソコンやプリンタなどの周辺装置間での無線通信によるデータ送信に関する規定を定めているブルートゥースと呼ばれる規格では、２．４ＧＨｚ帯のキャリア周波数信号に±１６０ｋＨｚで変調をかけてデータを送信する周波数変調方式が採用されている。
このような周波数変調を行なう場合、搬送波を生成する電圧制御発振器を、送信データに基づいて制御して周波数を変調する方式が考えられる。この変調に用いられる電圧制御発振器としては、制御電圧で電流を変化させて発振周波数を制御する方式の回路や制御電圧で可変容量の容量値を変化させて発振周波数を制御するＬＣ共振型電圧制御発振器が知られている。
【０００３】
上記のような無線通信に使用される電圧制御発振器は所望の周波数範囲で発振しなければならないが、電圧制御発振器の発振周波数は製造ばらつきによって所望の周波数範囲からずれることが多い。そこで、従来は、製造工程の最終段階で、プローブ検査により電圧制御発振器の周波数を一つ一つ測定し、電圧制御発振器を構成する容量素子の容量値を、レーザなどを用いたトリミングにより調整して周波数を合わせ込むことが行なわれていた。しかしながら、かかる製造工程でのトリミングによる周波数の調整は製造コストを高くするという不具合がある。
【０００４】
また、半導体チップ上に形成された容量素子は、チップに加わる応力によって電極間距離が変化して容量値が変化することがあるため、チップの実装形態によって電圧制御発振器の発振周波数がばらつくことがある。また、素子特性の経時変化や温度変動で電圧制御発振器の発振周波数がずれるおそれもある。しかるに、製造工程でのトリミングによる周波数の調整では、実装形態によってばらついたり動作環境変化でずれた電圧制御発振器の発振周波数を補正することはできない。
【０００５】
ところで、従来、電圧制御発振器の自走周波数を自動的に調整することができるＰＬＬ回路に関する発明として、ループフィルタから電圧制御発振器へ供給される制御電圧と基準となる電圧とを比較する比較回路と、該比較回路の比較結果に基づいてトリミングデータを生成する回路とを設けたものが提案されている（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開平７−４６１２３号公報
【０００７】
【発明が解決しようとする課題】
周波数変調方式においては、キャリア周波数のばらつきの他に、同一の送信データで変調をかけても周波数の変位量がばらつくという問題がある。上記先願発明は、トリミングデータにより電圧制御発振器を含むＰＬＬ回路のメインループにおける周波数（周波数変調方式におけるキャリア周波数に相当）のばらつきを調整できるようにしたものにすぎない。そのため、電圧制御発振器に変調情報を与えて搬送波を周波数変調させる無線通信システムの送信系に用いられる変調用の電圧制御発振器において、変調より周波数の変位量のばらつきを調整することまではできないという課題がある。
【０００８】
この発明の目的は、上記のような課題を解決するためになされたもので、製造工程でトリミングを行なうことなく電圧制御発振回路（ＶＣＯ）の発振周波数を調整することができる通信用半導体集積回路を提供することにある。
この発明の他の目的は、送信データに基づいて電圧制御発振回路（ＶＣＯ）を制御して搬送波の周波数変調を行なう無線通信システムにおいて、変調用ＶＣＯのキャリア周波数および変調による周波数の変位量を調整できる通信用半導体集積回路を提供するすることにある。
【０００９】
この発明のさらに他の目的は、システムに実装された状態で電圧制御発振回路（ＶＣＯ）のキャリア周波数および変調による周波数の変位量を調整することができる通信用半導体集積回路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、電圧制御発振回路（ＶＣＯ）の第１の制御電圧をＰＬＬループからのフィードバック信号により制御して搬送波となるキャリア周波数信号を生成しながら、送信データに基づいて生成されたコードをＤＡ変換するＤＡ変換回路の出力によって上記電圧制御発振回路の第２の制御電圧を制御して搬送波の周波数変調を行なう通信用半導体集積回路において、上記電圧制御発振回路の発振出力の周波数を測定し目標値を参照して上記ＤＡ変換回路の電流値を調整し変調による周波数の変位量のずれを補正する周波数調整手段を設けるようにしたものである。
【００１１】
本発明によれば、周波数調整手段により周波数の変位量のずれを補正することができるため、電圧制御発振回路を有する通信用半導体集積回路がシステムに実装された状態で電圧制御発振回路の変調による周波数の変位量を調整することができるようになり、これによって製造工程でトリミングを行なうことなく電圧制御発振回路における変調による周波数の変位量のばらつきを補正することができるとともに、動作環境変化による周波数変位量のずれも補正することができるようになる。
【００１２】
また、望ましくは、上記周波数調整手段は、電圧制御発振回路の周波数の測定値と目標値との差に応じた信号を生成し、該信号により上記電圧制御発振回路を構成する容量の値を変化させて搬送波のキャリア周波数も調整できるように構成する。これにより、電圧制御発振回路の発振出力のキャリア周波数と変調による周波数の変位量の両方を共通の回路により補正することができるようになり、別々の調整手段を設ける場合に比べて回路規模を小さくすることができる。
【００１３】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１には、本発明に係る通信用半導体集積回路を利用して好適な無線通信システムの構成例が示されている。
図１において、ＡＴは信号電波の送受信用アンテナ、ＳＷは送受信切替え用のスイッチ、１１０はアンテナＡＴより受信された信号を中間周波数にダウンコンバートしてから復調、増幅しベースバンド信号に変換する受信系回路、１３０はキャリア周波数信号を生成しベースバンド回路３５０からのベースバンド信号により該キャリア周波数信号を変調してアンテナＡＴより送信する送信系回路である。受信系回路１１０と送信系回路１３０は、１つの半導体チップ上に半導体集積回路として構成することができる。
【００１４】
送信系回路１３０は、ベースバンド回路３５０から入力されたベースバンド信号（送信データが反映された矩形波信号）をサンプリングして変調のためのコードを生成するガウスフィルタ１３１と、該フィルタのディジタル出力をＤＡ変換して階段波形のアナログ信号を生成するＤＡ変換回路１３２と、生成された階段波形の信号を滑らかな波形にするローパス・フィルタ１３３と、電圧制御発振回路（ＶＣＯ）からなりローパス・フィルタ１３３の出力電圧により発振周波数が制御されることで変調を行なう変調用発振回路１３４と、変調された信号を受けてアンテナＡＴを駆動して信号電波の送信を行なうパワーアンプ１３５などから構成される。
【００１５】
さらに、この実施例の送信系回路１３０には、上記変調用発振回路１３４の出力を分周する分周器１３６と、該分周器１３６の出力と基準クロック信号φｃの位相とを比較して位相差に応じた電圧を発生して上記ＶＣＯ１３４の発振周波数を制御する位相比較器などからなるＰＬＬ回路１３７とが設けられている。上記変調用発振回路１３４と分周器１３６とＰＬＬ回路１３７とでＰＬＬ（フェーズ・ロックド・ループ）が構成され、キャリア周波数信号ｆｃを発生する。
【００１６】
そして、送信データに基づいて生成されているローパス・フィルタ１３３の出力電圧Ｖ２により変調用発振回路１３４の発振周波数を、所定の周波数Δｆだけ変化させることでキャリア周波数信号ｆｃを変調させるように構成されている。ブルートゥース・システムの場合には、ＰＬＬループ側で生成した２．４ＧＨｚ帯のキャリア周波数信号ｆｃに、変調用ＡＤ変換回路１３２の側から±１６０ｋＨｚで変調をかけてデータを送信するように構成される。
【００１７】
また、この実施例の送信系回路１３０には、上記分周器１３６により分周された信号に基づいて変調用発振回路１３４の発振周波数（ｆｃ±Δｆ）を検出して周波数の調整を行なう周波数調整制御回路１３８と、ベースバンド回路３５０からのコマンドに応じて送信系回路１３０および受信系回路１１０を制御して所定のシーケンスに従って動作させるシーケンサなどからなるコントローラ１３９が設けられている。
【００１８】
シーケンサは、外部から供給されるコマンドを保持するレジスタと、コマンドに対応した一連のマイクロ命令群が格納されたＲＯＭ（リード・オンリ・メモリ）と、該ＲＯＭから読み出されたマイクロ命令コードをデコードして内部制御信号を生成するデコーダなどから構成することができる。
【００１９】
上記ガウスフィルタ１３１は、入力データを順次取り込むシフトレジスタと、取り込まれたデータと所定のフィルタ係数とを掛け算し順次加算する積和演算器とから構成されたＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）型フィルタにより構成される。
【００２０】
受信系回路１１０は、アンテナＡＴより受信された信号を増幅する低雑音増幅回路（ＬＮＡ）１１１と、増幅された受信信号と上記送信側ＶＣＯからの発振信号とを合成することで中間周波数（例えば２ＭＨｚ）の信号にダウンコンバートするミクサ（ＭＩＸ）１１２と、隣接チャネルからの漏洩信号を除去して当該チャネルの信号成分を抽出するバンドパス・フィルタ１１３と、受信信号を所定の振幅まで増幅する利得可変なプログラマブル・ゲイン・アンプ（ＡＧＣ）１１４と、アナログ信号をディジタル信号に変換するＡＤ変換回路１１５と、受信データを復調する復調回路１１６と、復調された信号から高周波成分（ノイズ）を除去してベースバンド回路３５０へ受信データを渡すローパス・フィルタ（ＬＰＦ）１１７などから構成される。
【００２１】
図２には、上記送信系回路１３０を構成する変調用発振回路１３４の周波数を調整する回路の概略構成例を示す。図２において、図１に示されている回路ブロックと同一の回路ブロックには、同一の符号を付して重複した説明は省略する。図２に示されているように、変調用発振回路１３４は、ＬＣ共振型発振器などからなるＶＣＯ１３４ａとその容量値を変化させることで発振周波数（キャリア周波数ｆｃ）を調整する容量値切替え回路１３４ｂとからなる。ＤＡ変換回路１３２は、ディジタル信号をアナログ信号に変換するＤＡ変換器１３２ａと、該ＤＡ変換器１３２ａの基準電流値を変化させることで出力アナログ値を調整しそれによってＶＣＯ１３４ａ内の可変容量素子の容量値を変化させて変調による周波数変位量Δｆを調整する電流値切替え回路１３２ｂとからなる。
【００２２】
周波数調整制御回路１３８は、変調用発振回路１３４の発振出力を分周する分周器１３６により分周された信号のパルス数を基準となるクロック信号φｂに基づいて所定時間だけ計数するカウンタ１３８ａと、該カウンタ１３８ａの計数値と所定の設定値とを比較してずれ量に応じて、前記容量値切替え回路１３４ｂの容量値や前記電流値切替え回路１３２ｂの電流値を変化させる信号ＣＢ１〜ＣＢｎ，ＣＣ０〜ＣＣ３を生成する演算ロジック１３８ｂと、カウンタ１３８ａの計数値と比較される上記設定値を外部から設定可能なレジスタ１３８ｃとにより構成されている。
【００２３】
具体的には、周波数調整制御回路１３８が前記容量値切替え回路１３４ｂの容量値を増加させると図３（ａ）のようにＶＣＯ１３４ａの自走発振周波数は減少し、前記容量値切替え回路１３４ｂの容量値を減少させるとＶＣＯ１３４ａの自走発振周波数は増加する。また、周波数調整制御回路１３８が電流回路１３２ｂの電流値を増加させると図３（ｂ）のようにＶＣＯ１３４ａの自走発振周波数は増加し、電流値を減少させるとＶＣＯ１３４ａの自走発振周波数は減少する。
【００２４】
ＰＬＬ回路１３７は、ＶＣＯ１３４ａの発振出力を分周する分周器１３６により分周された信号と基準クロック信号φｃの位相とを比較して位相差に応じた制御信号ＵＰ，ＤＯＷＮを生成する位相比較器ＰＤＣと、該位相比較器ＰＤＣの出力信号によってチャージアップまたはチャージダウン動作をするチャージポンプＣＧＰと、該チャージポンプＣＧＰの電流によって充放電される容量素子などからなるループフィルタＦＬＴとにより構成され、位相比較器ＰＤＣで検出した位相差に応じた電圧Ｖ１を上記ＶＣＯ１３４ａへフィードバックして、ＶＣＯ１３４ａの発振周波数を制御する。このＰＬＬループの作用で発生される発振信号が、キャリア周波数信号ｆｃとされる。
【００２５】
なお、この実施例においては、前記位相比較器ＰＤＣに供給される基準クロック信号φｃの元になる周波数精度の高いクロック信号φ０を生成する水晶発振回路１４０と、該発振信号φ０を分周して上記基準クロック信号φｃや上記カウンタ１３８ａに供給されるクロック信号φｂを生成する分周器１４１なども設けられている。
【００２６】
また、ループフィルタＦＬＴと変調用ＶＣＯ１３４ａとの間には、ＰＬＬループを遮断して、ループフィルタＦＬＴからの制御電圧Ｖ１の代わりに、基準電圧ＶｒｅｆをＶＣＯ１３４ａに印加するための切替えスイッチＳＷｃが設けられている。このスイッチＳＷｃを、シーケンサ１３９が周波数調整時に制御信号によって基準電圧Ｖｒｅｆの選択側へ切り替えることで、ＶＣＯ１３４ａを所望の周波数で発振させることができる。所定のレベルの基準電圧Ｖｒｅｆを印加してＶＣＯ１３４ａを発振動作させたときに、ＶＣＯ１３４ａが所望の周波数で発振しないときは、周波数がずれていると判定することができる。基準電圧Ｖｒｅｆは外部から供給してもよいが、内部で生成するように構成してもよい。
【００２７】
さらに、ブルートゥース・システムの場合には、上記カウンタ１３８ａを分周器１３６と位相比較器１３７との間に可変分周器として設けるとともに、これに付随してレジスタを設けて、このレジスタに、カウンタ１３８ａが計数すべきカウント値をベースバンド回路３５０が設定するように構成してもよい。これにより、例えばキャリア周波数を１ＭＨｚのような単位でずらし、２．４０２ＧＨｚ〜２．４８０ＧＨｚの間で１ＭＨｚおきに設定される数１０チャネルのいずれかチャネルに周波数ホッピングさせることができる。また、実施例では、変調用発振回路１３４の発振出力を分周器１３６で分周した信号をカウンタ１３８ａにより計数しているが、カウンタ１３８ａにより変調用発振回路１３４の発振出力を直接計数するようにしてもよい。
【００２８】
図４には、上記変調用発振回路１３４を構成するＶＣＯ１３４ａとして用いられるＬＣ共振型発振回路の一実施例を示す。
この実施例の発振回路は、インダクタンス素子（Ｌ）と容量素子（Ｃ）とを有し、ＬＣ値によって発振周波数が決定されるＬＣ共振型発振回路であり、図２に示されているように、エミッタ共通接続されかつ互いにベースとコレクタとが交差結合された一対のＰＮＰバイポーラ・トランジスタＱ１１，Ｑ１２と、該トランジスタＱ１１，Ｑ１２の共通エミッタと接地点との間に接続された定電流源Ｉｃと、各トランジスタＱ１１，Ｑ１２のコレクタと電源電圧端子Ｖｃｃとの間にそれぞれ接続されたインダクタＬ１，Ｌ２と、上記トランジスタＱ１１，Ｑ１２のコレクタ端子間に直列に接続された容量Ｃ１１，抵抗Ｒ１１，Ｒ１２，容量Ｃ１２およびこれらと並列に接続された容量Ｃ２１，抵抗Ｒ２１，Ｒ２２，容量Ｃ２２と、接続ノードＮ１１，Ｎ１２，Ｎ２１，Ｎ２２と接地点との間に接続された可変容量素子としてのバラクタダイオードＤｖ１１，Ｄｖ１２，Ｄｖ２１，Ｄｖ２２と、トランジスタＱ１１，Ｑ１２のコレクタ端子間に接続された容量値切替え回路１３４ｂとから構成されている。
【００２９】
上記定電流源Ｉｃ１とＩｃ２は同一電流値、インダクタＬ１とＬ２、容量Ｃ１１とＣ１２、Ｃ２１とＣ２２、抵抗Ｒ１とＲ２、ダイオードＤｖ１とＤｖ２もそれぞれ同一の値である。
【００３０】
この実施例のＶＣＯ１３４ａは、抵抗Ｒ１１とＲ１２の接続ノードＮ１０に印加される発振制御電圧Ｖ１または抵抗Ｒ２１とＲ２２の接続ノードＮ２０に印加される発振制御電圧Ｖ２に応じてバラクタ・ダイオードＤｖ１１，Ｄｖ１２またはＤｖ２１，Ｄｖ２２の容量値が変化されることにより、発振周波数が変化される。
【００３１】
図２の変調用ＶＣＯ１３４ａとして用いられる場合、接続ノードＮ１０には、ＰＬＬループからの制御電圧Ｖ１が印加されてキャリア周波数を決定し、接続ノードＮ２０には、図２に示されているローパス・フィルタ１３３からの周波数変調用制御電圧Ｖ２が印加されて変調による周波数変位量が制御されるように接続がなされる。ＶＣＯの発振出力φｏｕｔは、トランジスタＱ１１，Ｑ１２のコレクタとインダクタＬ１，Ｌ２との接続ノードのいずれか一方から取り出すことができるが、両方の接続ノードから差動出力として取り出すことも可能である。
【００３２】
容量値切替え回路１３４ｂは、トランジスタＱ１１，Ｑ１２のコレクタ間に、直列形態の容量およびスイッチの組がｎ個並列に接続され、スイッチＳＷ１……ＳＷｎのオン・オフ状態に応じてＱ１１，Ｑ１２のコレクタ間に接続される実質的な容量値が切替え可能に構成されている。容量Ｃ１……Ｃｎの容量値はそれぞれ２のｍ乗（ｍは０，１，２のような正の整数）の重みを有するように設定されており、スイッチＳＷ１〜ＳＷｎのオン・オフ制御信号ＣＢ１〜ＣＢｎの組合せに応じて容量値が変化されることによって、図５に示すように、周波数が段階的に変化される。なお、図５には、ｎ＝３、すなわち３組の容量とスイッチが設けられている場合におけるＶＣＯの制御電圧（Ｖ１，Ｖ２）と自走発振周波数との関係を示す。
【００３３】
次に、ＶＣＯ１３４ａにおける変調による周波数変位量を調整するためＤＡ変換回路１３２へ供給される基準電流を切り替える電流値切替え回路１３２ｂとＤＡ変換器１３２ａの構成について説明する。
図７には、電流値切替え回路１３２ｂの具体的な回路例が示されている。なお、図７においては、図示の都合上、変調用ＤＡ変換器１３２ａとＶＣＯ１３４ａとの間に設けられるロウパス・フィルタ１３３は省略されている。
【００３４】
電流値切替え回路１３２ｂは、２のｍ乗（ｍは０，１，２，３のような正の整数）の重みを有する重み電流源Ｉ０〜Ｉ３と、これらの重み電流源Ｉ０〜Ｉ３と直列に接続された切替えスイッチＳＷ０〜ＳＷ３と、これらのスイッチＳＷ０〜ＳＷ３の制御情報を保持するレジスタＲＥＧとにより構成されている。レジスタＲＥＧは、周波数調整制御回路１３８の演算ロジック１３８ｂから出力される調整制御信号ＣＣ０〜ＣＣ３を保持し、その保持情報に従ってスイッチＳＷ０〜ＳＷ３のオン、オフ状態を設定する。
【００３５】
スイッチＳＷ０〜ＳＷ３の一方の端子はそれぞれ接地点に接続され、他方の端子はそれぞれＤＡ変換器１３２ａの基準電流Ｉｒｅｆを生成する基準電流源ＢＳＣに接続されており、スイッチが基準電流源ＢＳＣ側に切り替えられると、重み電流源Ｉ０〜Ｉ３のうちそのスイッチに対応する電流源の電流が基準電流源ＢＳＣへ流されることにより、ＤＡ変換器１３２ａに流される基準電流ＩＲＥＦが減少される。
【００３６】
そして、ＤＡ変換器１３２ａに流される基準電流ＩＲＥＦがスイッチＳＷ０〜ＳＷ３の状態に応じて切り替えられると、同一入力に対するＤＡ変換器１３２ａの出力レベルが変化して、ＶＣＯ１３４ａの制御電圧Ｖ２の振幅が図６に示すように変化し、ＶＣＯ１３４ａの変調による周波数変位量が変化されるように構成されている。
【００３７】
なお、基準電流Ｉｒｅｆを生成する基準電流源ＢＳＣはバンドギャップリファランス回路のような定電圧回路と該回路で生成された定電圧をベースに受けるトランジスタとから構成することができる。
【００３８】
図８には、上記ＤＡ変換器１３２ａの具体的な回路例を示す。この実施例のＤＡ変換回路は、図７に示されているような構成を有する電流値切替え回路１３２ｂにより基準電流源ＢＣＳにより流される基準電流Ｉｒｅｆを調整した電流ＩＲＥＦで引かれる電流源ＣＳ１と、該電流源ＣＳ１とカレントミラー接続されそれぞれ基準電流ＩＲＥＦの１／３２，１／１６，１／８，１／４，１／２の電流を流す重み電流源Ｃｗ０〜Ｃｗ４と、これらの重み電流源Ｃｗ０〜Ｃｗ４と直列に接続された切替えスイッチＳＷ１０〜ＳＷ１４と、これらのスイッチＳＷ１０〜ＳＷ１４の共通接続端子側に接続された電流−電圧変換用抵抗Ｒｅとから構成されている。
【００３９】
上記スイッチＳＷ１０〜ＳＷ１４の他方の端子はそれぞれ接地点に接続されており、重み電流源Ｃｗ０〜Ｃｗ４の電流はスイッチＳＷ１０〜ＳＷ１４により、電流−電圧変換用抵抗Ｒｅまたは接地点のいずれかに流されるように構成されている。抵抗Ｒｅとしては１００Ωのような抵抗値を有するものが使用され、抵抗Ｒｅの他端には、所定のバイアス電圧Ｖｂｉａｓが印加される。
【００４０】
このＤＡ変換器１３２ａは、上記ガウスフィルタ１３１の出力Ｂ４〜Ｂ０によってスイッチＳＷ１０〜ＳＷ１４が切替え制御されることで、抵抗側へ切り替えられたスイッチを流れる電流を合成した電流が抵抗Ｒｅに流される。そして、抵抗Ｒｅによってこの電流が電圧に変換されることにより、ガウスフィルタ１３１の出力Ｂ４〜Ｂ０に応じて、２５すなわち３２段階のいずれかの電圧ＤＡＶｏｕｔがＤＡ変換器１３２ａから出力される。
【００４１】
次に、図２の実施例の送信系回路におけるＶＣＯ１３４ａのキャリア周波数と周波数変位量の調整手順を、図９のフローチャートを用いて説明する。なお、この実施例の送信系回路においては、電源投入またはコマンド入力のいずれかによって、図９のフローチャートに従った周波数の自動調整処理が実行されるようにシーケンサ１３９が構成されており、電源が投入されたときは図９の左側のステップＳ１から、また周波数調整実行コマンドが入力されたときは図９の右側のステップＳ１５から処理が開始される。
【００４２】
先ず、電源が投入されたときの全自動トリミング処理を説明すると、電源投入によりパワーアップシーケンスが起動して自動調整のための初期設定が行なわれる（ステップＳ１）。具体的には、演算ロジック１３８ｃから変調用発振回路１３４内の容量値切替え回路１３４ｂに供給される制御信号ＣＢ１〜ＣＢ３を所定の状態に設定して、容量値切替え回路１３４ｂがその容量値可変範囲のほぼ中心の容量値となるようにスイッチＳＷ１〜ＳＷ３をオン、オフ設定する。
【００４３】
また、シーケンサ１３９は、ＰＬＬループ上のスイッチＳＷｃを基準電圧Ｖｒｅｆ側に切り替えて、ＶＣＯ１３４ａが所定のキャリア周波数で発振動作するようにさせる。基準電圧Ｖｒｅｆは、制御電圧Ｖ１の可変範囲の電圧であればよく、例えば制御電圧Ｖ１の可変範囲ほぼ中心の電圧が選択される。また、この基準電圧Ｖｒｅｆの電圧値に応じて、周波数調整制御回路１３８内のレジスタ１３８ｃには、制御電圧Ｖ１として基準電圧Ｖｒｅｆが印加されたときに期待されるＶＣＯ１３４ａの周波数に対応したカウント値（目標値）を設定する。
【００４４】
さらに、シーケンサ１３９は、ＤＡ変換回路１３２内のレジスタＲＥＧに適当な値を設定して、ＤＡ変換回路１３２内の電流値切替え回路１３２ｂに所定の電流（例えば電流可変範囲内の中心電流値）が流れるようにする。これにより、ＶＣＯ１３４ａの制御電圧Ｖ２が設定される。なお、レジスタＲＥＧへの設定より制御電圧Ｖ２を固定させる代わりに、ＰＬＬループ上のスイッチＳＷｃと同様な切替えスイッチを変調制御側に設けて、ロウパス・フィルタ１３３からの制御電圧Ｖ２に代えて所定の基準電圧を与えるようにしてもよい。
【００４５】
次に、シーケンサ１３９は、水晶発振器１４０の発振動作が安定するのを待つ（ステップＳ２）。それから、周波数調整制御回路１３８にイネーブル信号を与えてＶＣＯ１３４ａの発振出力を、分周器１４１からのクロック信号φｂの周期によって決まる所定時間だけカウンタ１３６で計数させる（ステップＳ３）。この実施例では、周波数精度として１ＭＨｚが得られるように、例えばカウンタ１３８ａの計数時間が３２μ秒に、また目標カウント値が「２４４０」に設定され、さらにクロック信号φｂの周波数すなわち分周器１４１の分周比もこれを可能にするように予め設定されている。
【００４６】
続いて、シーケンサ１３９は、演算ロジック１３８ｂによりカウンタ１３８ａの計数値とレジスタ１３８ｃに予め設定されている目標値との差分を演算させ、ＶＣＯ１３４ａの発振周波数が目標値からどの位ずれているかを判定する（ステップＳ４）。そして、カウンタ１３８ａにより計数した実測値と目標値との差が「＋１０」以上の時はステップＳ５へ移行してトリミング値を１つ減らす。
【００４７】
これにより、変調用発振回路１３４内の容量値切替え回路１３４ｂでは容量値が一段階だけ大きくされ、ＶＣＯ１３４ａの発振周波数は減少される。一方、実測値と目標値との差が「−１０」以下の時はステップＳ６へ移行してトリミング値を１つ増やす。これにより、変調用発振回路１３４内の容量値切替え回路１３４ｂでは容量値が一段階だけ小さくされ、ＶＣＯ１３４ａの発振周波数は増加される。それから、容量の切替えで変化したＶＣＯ１３４ａの発振周波数が安定するのを待ってから、再びステップＳ３へ戻って周波数の計数を行なう（ステップＳ７）。
【００４８】
ステップＳ４で、ＶＣＯ１３４ａの発振周波数の実測値と目標値との差が「−１０」〜「＋１０」の間にあると判定したときは、ＶＣＯ１３４ａの発振周波数が目標の範囲内に入ってキャリア周波数のトリミングが終了したものとみなして、変調による周波数変位量のトリミングのためにステップＳ８へ移行する。ステップＳ８では、変調用ＤＡ変換回路１３２に、ＶＣＯ１３４ａにおける発振周波数ｆｃを所定の周波数＋Δｆだけ増加させる方向へ動作させる変調制御データを入力させる設定（＋側変位）を行なう。このとき、カウンタ１３８ａの計数時間と分周器１４１の分周比の設定も行なわれる。
【００４９】
そして、シーケンサ１３９は、ＶＣＯ１３４ａの発振動作が安定するのを待つ（ステップＳ９）。それから、周波数調整制御回路１３８にイネーブル信号を与えてＶＣＯ１３４ａの発振出力を、分周器１４１からのクロック信号φｂの周期によって決まる所定時間だけカウンタ１３６で計数させる（ステップＳ１０）。この実施例では、変調による周波数変位量精度として２．５ｋＨｚが得られるように、例えばカウンタ１３８ａの計数時間が１２．８μ秒に設定され、さらにクロック信号φｂの周波数すなわち分周器１４１の分周比もこれを可能にするように設定されている。なお、ステップＳ１０のカウンタ１３８ａの計数値はレジスタに保持される。
【００５０】
続いて、シーケンサ１３９は、変調用ＤＡ変換回路１３２に、ＶＣＯ１３４ａにおける発振周波数ｆｃを所定の周波数−Δｆだけ減少させる方向へ動作させる変調制御データを入力させる設定（−側変位）を行なう（ステップＳ１１）。そして、ＶＣＯ１３４ａの発振動作が安定するのを待ち（ステップＳ１２）。それから、ＶＣＯ１３４ａの発振出力を所定時間だけカウンタ１３６で計数させる（ステップＳ１３）。
【００５１】
次に、シーケンサ１３９は、演算ロジック１３８によって、ステップＳ１０とＳ１３で得られた計数値とから、次式
（目標値÷実測値）×ＤＡＣトリミング初期値
を用いてＤＡ変換器１３２ａの基準電流のトリミング値を計算し、そのトリミング値に基づいて電流値切替え回路１３２ｂ内のレジスタＲＥＧの値を書き換えて電流値を変更する（ステップＳ１４）。これによりトリミングが終了する。
【００５２】
なお、このステップでの計算式における目標値と実測値は、それぞれカウンタ１３８ａの＋側変位時の計数値と−側変位時の計数値との差分の目標値と、その差分実測値である。この実施例では、ステップＳ１４で、演算によりトリミング値を決定しているので、一回の設定変更で変調による周波数変位量のトリミングを完了することができる。
【００５３】
上述したように、本実施例においては、同一のカウンタ１３８ａおよび共通の演算ロジック１３８ｂを用いてＶＣＯ１３４ａのキャリア周波数のばらつきと変調による周波数変位量のばらつきを自動調整するようにしているため、キャリア周波数のばらつき調整と変調による周波数変位量のばらつき調整のためにそれぞれ別個の回路を設ける場合に比べて回路規模を小さくすることができる。
【００５４】
次に、システム稼動中における変調用ＶＣＯ１３４ａの周波数のばらつき調整（半自動トリミング）について説明する。
半自動トリミング処理は、ベースバンド回路等からシーケンサ１３９内のコマンドレジスタへの所定のコマンド（周波数調整実行コマンドと称する）の書込みによって開始される。シーケンサ１３９は、周波数調整実行コマンドが入力されると、自動調整のための初期設定を行なう（図９の右側のステップＳ１５参照）。この初期設定は、電源投入時にステップＳ１で行なわれる設定とほぼ同じである。
【００５５】
その後、ステップＳ１６でＶＣＯ１３４ａの発振周波数が安定するのを待ってから、周波数を測定するステップＳ３へ移行する。電源投入時と異なり既に水晶発振器１４０は発振動作しているので、ＶＣＯ１３４ａの発振動作安定待ち時間（１ｍ秒）は電源投入時の待ち時間（６ｍ秒）よりも短くてよい。ステップＳ３の周波数測定処理以降の処理は、前述した電源投入時の周波数調整処理と共通であるので、説明は省略する。
【００５６】
このように、本実施例においては、電源投入時とシステム稼動中にそれぞれ変調用ＶＣＯ１３４ａの周波数のばらつき調整を行なえるように構成されているため、製造工程で周波数のトリミングを行なう必要がなく製造コストを下げることができるとともに、経時変化や温度変動で周波数がずれた場合にも補正することができ、精度の高い通信を行なえるようになるという利点がある。
【００５７】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施例においては、ＶＣＯのキャリア周波数のばらつきと変調による周波数変位量のばらつきの両方をそれぞれ自動調整できるようにした場合について説明したが、例えばキャリア周波数のばらつき調整は製造工程でのトリミングで行ない、ＶＣＯの変調による周波数変位量のばらつきのみ自動調整できるようにすることも可能である。
【００５８】
また、上記実施例においては、ＶＣＯを内蔵した通信用半導体集積回路をシステムに組み込んだ状態で、ＶＣＯのキャリア周波数のばらつきと変調による周波数変位量のばらつきを自動調整するようにした場合について説明したが、前記実施例における電流値切替え回路１３２ｂ内のスイッチを制御する信号ＣＢ１〜ＣＢｎを保持するレジスタＲＥＧおよび容量値切替え回路１３４ｂ内のスイッチを制御する信号ＣＢ１〜ＣＢｎを保持するレジスタを、不揮発性メモリもしくはフューズ素子に置き換えて、製造工程で実施例の回路を利用して周波波数を測定して周波波数のばらつきを補正する値を不揮発性メモリもしくはフューズ素子に設定しておくようにすることも可能である。
【００５９】
さらに、実施例では電流値切替え回路１３２ｂと容量値切替え回路１３４ｂはそれぞれ段階的に電流値と容量値を変化させるように構成されているが、連続的に変化させるように構成しても良い。また、精度は低下するがカウンタ１３８ａによるＶＣＯの発振出力の計測時間を半分等にして、短時間に周波数のトリミングを完了させる時短モードを設けるようにしてよい。
【００６０】
また、上記シーケンサ（１３９）は、カウンタとデコーダで構成することも出来る。上記実施例では、カウンタ１３８ａの計数値と比較される設定値は、外部から設定可能なレジスタ１３８ｃに設定されることになっているが、レジスタを使わずに固定的にしても良い。しかしながら、実施例の様に、外部から設定可能なレジスタを使うことにより、自由度を向上させることが出来る。
【００６１】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるブルートゥースのような無線通信システムに使用されるＶＣＯに適用した場合について説明したが、本発明はそれに限定されるものでなく、携帯電話器などの周波数変調方式の無線通信システムに用いられるＶＣＯを内蔵した通信用半導体集積回路に広く利用することができる。
【００６２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、電圧制御発振回路を有する通信用半導体集積回路に内蔵された周波数調整制御回路により変調による周波数変位量を補正することができるため、システムに実装された状態で電圧制御発振回路の変調による周波数変位量を調整することができるようになり、これによって製造工程でトリミングを行なうことなく電圧制御発振回路の発振周波数ばらつきを補正することができ、コストを低減することができる。また、動作環境変化による周波数のずれも補正することができ、精度の高い通信を行なえるようになる。
【００６３】
また、本発明に従うと、上記周波数調整制御回路が、電圧制御発振回路の周波数の測定値と目標値との差に応じた信号を生成し、該信号により上記電圧制御発振回路を構成する容量の値を変化させて搬送波のキャリア周波数も調整できるように構成される。これにより、電圧制御発振回路の発振信号のキャリア周波数と変調による周波数変位量の両方を共通の周波数調整制御回路により補正することができるようになり、回路規模の増大を回避することができるようになる。
【図面の簡単な説明】
【図１】本発明に係る通信用半導体集積回路を利用して好適な無線通信システムの構成例を示すブロック図である。
【図２】本発明に係る通信用半導体集積回路の送信系回路の一実施例を示すブロック図である。
【図３】図３（ａ）は実施例の送信系回路におけるＶＣＯに接続される容量とＶＣＯの周波数との関係を示すグラフ、図３は実施例の送信系回路におけるＤＡ変換回路のオンされる電流源とＶＣＯの周波数との関係を示すグラフである。
【図４】本発明に係る通信用半導体集積回路に用いられるＬＣ共振型ＶＣＯの一実施例を示す回路図である。
【図５】実施例の送信系回路に用いられるＬＣ共振型ＶＣＯにおける制御電圧（Ｖ１）とＶＣＯの発振周波数との関係を示すグラフである。
【図６】実施例の送信系回路に用いられるＤＡ変換回路における電流源の切替えと生成されるＶＣＯ制御電圧（Ｖ２）との関係を示す説明図である。
【図７】実施例の送信系回路に用いられるＤＡ変換回路の電流値切替え回路の具体例を示す回路図である。
【図８】実施例の送信系回路に用いられるＤＡ変換回路の具体例を示す回路図である。
【図９】実施例の周波数調整制御回路を用いてＶＣＯのキャリア周波数と変調による周波数変位量を調整する手順の一例を示すフローチャートである。
【符号の説明】
１１０ 受信系回路
１１１ ロウノイズアンプ
１１２ ミクサ
１１３ バンドパス・フィルタ
１１４ 利得可変アンプ
１１５ ＡＤ変換回路
１１６ 復調回路
１１７ ローパス・フィルタ
１３０ 送信系回路
１３１ ガウスフィルタ
１３２ ＤＡ変換回路
１３２ａ 電流値切替え回路
１３３ ローパス・フィルタ
１３４ 電圧制御発振回路（ＶＣＯ）
１３４ｂ 容量値切替え回路
１３５ 送信用パワーアンプ
１３６ 分周器
１３７ ＰＬＬ回路
１３８ 周波数調整制御回路
１３９ コントローラ（シーケンサ）
ＣＧＰ チャージポンプ
ＦＬＴ ループフィルタ
ＲＥＧ レジスタ
【発明の属する技術分野】
本発明は、電圧制御発振器（ＶＣＯ）の発振周波数の調整技術に関し、例えば電圧制御発振器によりキャリア周波数信号（搬送波）を生成しながら送信データに基づいて電圧制御発振器を制御して搬送波の周波数変調を行なう無線通信システムの送信系に用いられる通信用半導体集積回路に適用して有効な技術に関する。
【０００２】
【従来の技術】
従来、例えばパソコンやプリンタなどの周辺装置間での無線通信によるデータ送信に関する規定を定めているブルートゥースと呼ばれる規格では、２．４ＧＨｚ帯のキャリア周波数信号に±１６０ｋＨｚで変調をかけてデータを送信する周波数変調方式が採用されている。
このような周波数変調を行なう場合、搬送波を生成する電圧制御発振器を、送信データに基づいて制御して周波数を変調する方式が考えられる。この変調に用いられる電圧制御発振器としては、制御電圧で電流を変化させて発振周波数を制御する方式の回路や制御電圧で可変容量の容量値を変化させて発振周波数を制御するＬＣ共振型電圧制御発振器が知られている。
【０００３】
上記のような無線通信に使用される電圧制御発振器は所望の周波数範囲で発振しなければならないが、電圧制御発振器の発振周波数は製造ばらつきによって所望の周波数範囲からずれることが多い。そこで、従来は、製造工程の最終段階で、プローブ検査により電圧制御発振器の周波数を一つ一つ測定し、電圧制御発振器を構成する容量素子の容量値を、レーザなどを用いたトリミングにより調整して周波数を合わせ込むことが行なわれていた。しかしながら、かかる製造工程でのトリミングによる周波数の調整は製造コストを高くするという不具合がある。
【０００４】
また、半導体チップ上に形成された容量素子は、チップに加わる応力によって電極間距離が変化して容量値が変化することがあるため、チップの実装形態によって電圧制御発振器の発振周波数がばらつくことがある。また、素子特性の経時変化や温度変動で電圧制御発振器の発振周波数がずれるおそれもある。しかるに、製造工程でのトリミングによる周波数の調整では、実装形態によってばらついたり動作環境変化でずれた電圧制御発振器の発振周波数を補正することはできない。
【０００５】
ところで、従来、電圧制御発振器の自走周波数を自動的に調整することができるＰＬＬ回路に関する発明として、ループフィルタから電圧制御発振器へ供給される制御電圧と基準となる電圧とを比較する比較回路と、該比較回路の比較結果に基づいてトリミングデータを生成する回路とを設けたものが提案されている（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開平７−４６１２３号公報
【０００７】
【発明が解決しようとする課題】
周波数変調方式においては、キャリア周波数のばらつきの他に、同一の送信データで変調をかけても周波数の変位量がばらつくという問題がある。上記先願発明は、トリミングデータにより電圧制御発振器を含むＰＬＬ回路のメインループにおける周波数（周波数変調方式におけるキャリア周波数に相当）のばらつきを調整できるようにしたものにすぎない。そのため、電圧制御発振器に変調情報を与えて搬送波を周波数変調させる無線通信システムの送信系に用いられる変調用の電圧制御発振器において、変調より周波数の変位量のばらつきを調整することまではできないという課題がある。
【０００８】
この発明の目的は、上記のような課題を解決するためになされたもので、製造工程でトリミングを行なうことなく電圧制御発振回路（ＶＣＯ）の発振周波数を調整することができる通信用半導体集積回路を提供することにある。
この発明の他の目的は、送信データに基づいて電圧制御発振回路（ＶＣＯ）を制御して搬送波の周波数変調を行なう無線通信システムにおいて、変調用ＶＣＯのキャリア周波数および変調による周波数の変位量を調整できる通信用半導体集積回路を提供するすることにある。
【０００９】
この発明のさらに他の目的は、システムに実装された状態で電圧制御発振回路（ＶＣＯ）のキャリア周波数および変調による周波数の変位量を調整することができる通信用半導体集積回路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、電圧制御発振回路（ＶＣＯ）の第１の制御電圧をＰＬＬループからのフィードバック信号により制御して搬送波となるキャリア周波数信号を生成しながら、送信データに基づいて生成されたコードをＤＡ変換するＤＡ変換回路の出力によって上記電圧制御発振回路の第２の制御電圧を制御して搬送波の周波数変調を行なう通信用半導体集積回路において、上記電圧制御発振回路の発振出力の周波数を測定し目標値を参照して上記ＤＡ変換回路の電流値を調整し変調による周波数の変位量のずれを補正する周波数調整手段を設けるようにしたものである。
【００１１】
本発明によれば、周波数調整手段により周波数の変位量のずれを補正することができるため、電圧制御発振回路を有する通信用半導体集積回路がシステムに実装された状態で電圧制御発振回路の変調による周波数の変位量を調整することができるようになり、これによって製造工程でトリミングを行なうことなく電圧制御発振回路における変調による周波数の変位量のばらつきを補正することができるとともに、動作環境変化による周波数変位量のずれも補正することができるようになる。
【００１２】
また、望ましくは、上記周波数調整手段は、電圧制御発振回路の周波数の測定値と目標値との差に応じた信号を生成し、該信号により上記電圧制御発振回路を構成する容量の値を変化させて搬送波のキャリア周波数も調整できるように構成する。これにより、電圧制御発振回路の発振出力のキャリア周波数と変調による周波数の変位量の両方を共通の回路により補正することができるようになり、別々の調整手段を設ける場合に比べて回路規模を小さくすることができる。
【００１３】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１には、本発明に係る通信用半導体集積回路を利用して好適な無線通信システムの構成例が示されている。
図１において、ＡＴは信号電波の送受信用アンテナ、ＳＷは送受信切替え用のスイッチ、１１０はアンテナＡＴより受信された信号を中間周波数にダウンコンバートしてから復調、増幅しベースバンド信号に変換する受信系回路、１３０はキャリア周波数信号を生成しベースバンド回路３５０からのベースバンド信号により該キャリア周波数信号を変調してアンテナＡＴより送信する送信系回路である。受信系回路１１０と送信系回路１３０は、１つの半導体チップ上に半導体集積回路として構成することができる。
【００１４】
送信系回路１３０は、ベースバンド回路３５０から入力されたベースバンド信号（送信データが反映された矩形波信号）をサンプリングして変調のためのコードを生成するガウスフィルタ１３１と、該フィルタのディジタル出力をＤＡ変換して階段波形のアナログ信号を生成するＤＡ変換回路１３２と、生成された階段波形の信号を滑らかな波形にするローパス・フィルタ１３３と、電圧制御発振回路（ＶＣＯ）からなりローパス・フィルタ１３３の出力電圧により発振周波数が制御されることで変調を行なう変調用発振回路１３４と、変調された信号を受けてアンテナＡＴを駆動して信号電波の送信を行なうパワーアンプ１３５などから構成される。
【００１５】
さらに、この実施例の送信系回路１３０には、上記変調用発振回路１３４の出力を分周する分周器１３６と、該分周器１３６の出力と基準クロック信号φｃの位相とを比較して位相差に応じた電圧を発生して上記ＶＣＯ１３４の発振周波数を制御する位相比較器などからなるＰＬＬ回路１３７とが設けられている。上記変調用発振回路１３４と分周器１３６とＰＬＬ回路１３７とでＰＬＬ（フェーズ・ロックド・ループ）が構成され、キャリア周波数信号ｆｃを発生する。
【００１６】
そして、送信データに基づいて生成されているローパス・フィルタ１３３の出力電圧Ｖ２により変調用発振回路１３４の発振周波数を、所定の周波数Δｆだけ変化させることでキャリア周波数信号ｆｃを変調させるように構成されている。ブルートゥース・システムの場合には、ＰＬＬループ側で生成した２．４ＧＨｚ帯のキャリア周波数信号ｆｃに、変調用ＡＤ変換回路１３２の側から±１６０ｋＨｚで変調をかけてデータを送信するように構成される。
【００１７】
また、この実施例の送信系回路１３０には、上記分周器１３６により分周された信号に基づいて変調用発振回路１３４の発振周波数（ｆｃ±Δｆ）を検出して周波数の調整を行なう周波数調整制御回路１３８と、ベースバンド回路３５０からのコマンドに応じて送信系回路１３０および受信系回路１１０を制御して所定のシーケンスに従って動作させるシーケンサなどからなるコントローラ１３９が設けられている。
【００１８】
シーケンサは、外部から供給されるコマンドを保持するレジスタと、コマンドに対応した一連のマイクロ命令群が格納されたＲＯＭ（リード・オンリ・メモリ）と、該ＲＯＭから読み出されたマイクロ命令コードをデコードして内部制御信号を生成するデコーダなどから構成することができる。
【００１９】
上記ガウスフィルタ１３１は、入力データを順次取り込むシフトレジスタと、取り込まれたデータと所定のフィルタ係数とを掛け算し順次加算する積和演算器とから構成されたＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）型フィルタにより構成される。
【００２０】
受信系回路１１０は、アンテナＡＴより受信された信号を増幅する低雑音増幅回路（ＬＮＡ）１１１と、増幅された受信信号と上記送信側ＶＣＯからの発振信号とを合成することで中間周波数（例えば２ＭＨｚ）の信号にダウンコンバートするミクサ（ＭＩＸ）１１２と、隣接チャネルからの漏洩信号を除去して当該チャネルの信号成分を抽出するバンドパス・フィルタ１１３と、受信信号を所定の振幅まで増幅する利得可変なプログラマブル・ゲイン・アンプ（ＡＧＣ）１１４と、アナログ信号をディジタル信号に変換するＡＤ変換回路１１５と、受信データを復調する復調回路１１６と、復調された信号から高周波成分（ノイズ）を除去してベースバンド回路３５０へ受信データを渡すローパス・フィルタ（ＬＰＦ）１１７などから構成される。
【００２１】
図２には、上記送信系回路１３０を構成する変調用発振回路１３４の周波数を調整する回路の概略構成例を示す。図２において、図１に示されている回路ブロックと同一の回路ブロックには、同一の符号を付して重複した説明は省略する。図２に示されているように、変調用発振回路１３４は、ＬＣ共振型発振器などからなるＶＣＯ１３４ａとその容量値を変化させることで発振周波数（キャリア周波数ｆｃ）を調整する容量値切替え回路１３４ｂとからなる。ＤＡ変換回路１３２は、ディジタル信号をアナログ信号に変換するＤＡ変換器１３２ａと、該ＤＡ変換器１３２ａの基準電流値を変化させることで出力アナログ値を調整しそれによってＶＣＯ１３４ａ内の可変容量素子の容量値を変化させて変調による周波数変位量Δｆを調整する電流値切替え回路１３２ｂとからなる。
【００２２】
周波数調整制御回路１３８は、変調用発振回路１３４の発振出力を分周する分周器１３６により分周された信号のパルス数を基準となるクロック信号φｂに基づいて所定時間だけ計数するカウンタ１３８ａと、該カウンタ１３８ａの計数値と所定の設定値とを比較してずれ量に応じて、前記容量値切替え回路１３４ｂの容量値や前記電流値切替え回路１３２ｂの電流値を変化させる信号ＣＢ１〜ＣＢｎ，ＣＣ０〜ＣＣ３を生成する演算ロジック１３８ｂと、カウンタ１３８ａの計数値と比較される上記設定値を外部から設定可能なレジスタ１３８ｃとにより構成されている。
【００２３】
具体的には、周波数調整制御回路１３８が前記容量値切替え回路１３４ｂの容量値を増加させると図３（ａ）のようにＶＣＯ１３４ａの自走発振周波数は減少し、前記容量値切替え回路１３４ｂの容量値を減少させるとＶＣＯ１３４ａの自走発振周波数は増加する。また、周波数調整制御回路１３８が電流回路１３２ｂの電流値を増加させると図３（ｂ）のようにＶＣＯ１３４ａの自走発振周波数は増加し、電流値を減少させるとＶＣＯ１３４ａの自走発振周波数は減少する。
【００２４】
ＰＬＬ回路１３７は、ＶＣＯ１３４ａの発振出力を分周する分周器１３６により分周された信号と基準クロック信号φｃの位相とを比較して位相差に応じた制御信号ＵＰ，ＤＯＷＮを生成する位相比較器ＰＤＣと、該位相比較器ＰＤＣの出力信号によってチャージアップまたはチャージダウン動作をするチャージポンプＣＧＰと、該チャージポンプＣＧＰの電流によって充放電される容量素子などからなるループフィルタＦＬＴとにより構成され、位相比較器ＰＤＣで検出した位相差に応じた電圧Ｖ１を上記ＶＣＯ１３４ａへフィードバックして、ＶＣＯ１３４ａの発振周波数を制御する。このＰＬＬループの作用で発生される発振信号が、キャリア周波数信号ｆｃとされる。
【００２５】
なお、この実施例においては、前記位相比較器ＰＤＣに供給される基準クロック信号φｃの元になる周波数精度の高いクロック信号φ０を生成する水晶発振回路１４０と、該発振信号φ０を分周して上記基準クロック信号φｃや上記カウンタ１３８ａに供給されるクロック信号φｂを生成する分周器１４１なども設けられている。
【００２６】
また、ループフィルタＦＬＴと変調用ＶＣＯ１３４ａとの間には、ＰＬＬループを遮断して、ループフィルタＦＬＴからの制御電圧Ｖ１の代わりに、基準電圧ＶｒｅｆをＶＣＯ１３４ａに印加するための切替えスイッチＳＷｃが設けられている。このスイッチＳＷｃを、シーケンサ１３９が周波数調整時に制御信号によって基準電圧Ｖｒｅｆの選択側へ切り替えることで、ＶＣＯ１３４ａを所望の周波数で発振させることができる。所定のレベルの基準電圧Ｖｒｅｆを印加してＶＣＯ１３４ａを発振動作させたときに、ＶＣＯ１３４ａが所望の周波数で発振しないときは、周波数がずれていると判定することができる。基準電圧Ｖｒｅｆは外部から供給してもよいが、内部で生成するように構成してもよい。
【００２７】
さらに、ブルートゥース・システムの場合には、上記カウンタ１３８ａを分周器１３６と位相比較器１３７との間に可変分周器として設けるとともに、これに付随してレジスタを設けて、このレジスタに、カウンタ１３８ａが計数すべきカウント値をベースバンド回路３５０が設定するように構成してもよい。これにより、例えばキャリア周波数を１ＭＨｚのような単位でずらし、２．４０２ＧＨｚ〜２．４８０ＧＨｚの間で１ＭＨｚおきに設定される数１０チャネルのいずれかチャネルに周波数ホッピングさせることができる。また、実施例では、変調用発振回路１３４の発振出力を分周器１３６で分周した信号をカウンタ１３８ａにより計数しているが、カウンタ１３８ａにより変調用発振回路１３４の発振出力を直接計数するようにしてもよい。
【００２８】
図４には、上記変調用発振回路１３４を構成するＶＣＯ１３４ａとして用いられるＬＣ共振型発振回路の一実施例を示す。
この実施例の発振回路は、インダクタンス素子（Ｌ）と容量素子（Ｃ）とを有し、ＬＣ値によって発振周波数が決定されるＬＣ共振型発振回路であり、図２に示されているように、エミッタ共通接続されかつ互いにベースとコレクタとが交差結合された一対のＰＮＰバイポーラ・トランジスタＱ１１，Ｑ１２と、該トランジスタＱ１１，Ｑ１２の共通エミッタと接地点との間に接続された定電流源Ｉｃと、各トランジスタＱ１１，Ｑ１２のコレクタと電源電圧端子Ｖｃｃとの間にそれぞれ接続されたインダクタＬ１，Ｌ２と、上記トランジスタＱ１１，Ｑ１２のコレクタ端子間に直列に接続された容量Ｃ１１，抵抗Ｒ１１，Ｒ１２，容量Ｃ１２およびこれらと並列に接続された容量Ｃ２１，抵抗Ｒ２１，Ｒ２２，容量Ｃ２２と、接続ノードＮ１１，Ｎ１２，Ｎ２１，Ｎ２２と接地点との間に接続された可変容量素子としてのバラクタダイオードＤｖ１１，Ｄｖ１２，Ｄｖ２１，Ｄｖ２２と、トランジスタＱ１１，Ｑ１２のコレクタ端子間に接続された容量値切替え回路１３４ｂとから構成されている。
【００２９】
上記定電流源Ｉｃ１とＩｃ２は同一電流値、インダクタＬ１とＬ２、容量Ｃ１１とＣ１２、Ｃ２１とＣ２２、抵抗Ｒ１とＲ２、ダイオードＤｖ１とＤｖ２もそれぞれ同一の値である。
【００３０】
この実施例のＶＣＯ１３４ａは、抵抗Ｒ１１とＲ１２の接続ノードＮ１０に印加される発振制御電圧Ｖ１または抵抗Ｒ２１とＲ２２の接続ノードＮ２０に印加される発振制御電圧Ｖ２に応じてバラクタ・ダイオードＤｖ１１，Ｄｖ１２またはＤｖ２１，Ｄｖ２２の容量値が変化されることにより、発振周波数が変化される。
【００３１】
図２の変調用ＶＣＯ１３４ａとして用いられる場合、接続ノードＮ１０には、ＰＬＬループからの制御電圧Ｖ１が印加されてキャリア周波数を決定し、接続ノードＮ２０には、図２に示されているローパス・フィルタ１３３からの周波数変調用制御電圧Ｖ２が印加されて変調による周波数変位量が制御されるように接続がなされる。ＶＣＯの発振出力φｏｕｔは、トランジスタＱ１１，Ｑ１２のコレクタとインダクタＬ１，Ｌ２との接続ノードのいずれか一方から取り出すことができるが、両方の接続ノードから差動出力として取り出すことも可能である。
【００３２】
容量値切替え回路１３４ｂは、トランジスタＱ１１，Ｑ１２のコレクタ間に、直列形態の容量およびスイッチの組がｎ個並列に接続され、スイッチＳＷ１……ＳＷｎのオン・オフ状態に応じてＱ１１，Ｑ１２のコレクタ間に接続される実質的な容量値が切替え可能に構成されている。容量Ｃ１……Ｃｎの容量値はそれぞれ２のｍ乗（ｍは０，１，２のような正の整数）の重みを有するように設定されており、スイッチＳＷ１〜ＳＷｎのオン・オフ制御信号ＣＢ１〜ＣＢｎの組合せに応じて容量値が変化されることによって、図５に示すように、周波数が段階的に変化される。なお、図５には、ｎ＝３、すなわち３組の容量とスイッチが設けられている場合におけるＶＣＯの制御電圧（Ｖ１，Ｖ２）と自走発振周波数との関係を示す。
【００３３】
次に、ＶＣＯ１３４ａにおける変調による周波数変位量を調整するためＤＡ変換回路１３２へ供給される基準電流を切り替える電流値切替え回路１３２ｂとＤＡ変換器１３２ａの構成について説明する。
図７には、電流値切替え回路１３２ｂの具体的な回路例が示されている。なお、図７においては、図示の都合上、変調用ＤＡ変換器１３２ａとＶＣＯ１３４ａとの間に設けられるロウパス・フィルタ１３３は省略されている。
【００３４】
電流値切替え回路１３２ｂは、２のｍ乗（ｍは０，１，２，３のような正の整数）の重みを有する重み電流源Ｉ０〜Ｉ３と、これらの重み電流源Ｉ０〜Ｉ３と直列に接続された切替えスイッチＳＷ０〜ＳＷ３と、これらのスイッチＳＷ０〜ＳＷ３の制御情報を保持するレジスタＲＥＧとにより構成されている。レジスタＲＥＧは、周波数調整制御回路１３８の演算ロジック１３８ｂから出力される調整制御信号ＣＣ０〜ＣＣ３を保持し、その保持情報に従ってスイッチＳＷ０〜ＳＷ３のオン、オフ状態を設定する。
【００３５】
スイッチＳＷ０〜ＳＷ３の一方の端子はそれぞれ接地点に接続され、他方の端子はそれぞれＤＡ変換器１３２ａの基準電流Ｉｒｅｆを生成する基準電流源ＢＳＣに接続されており、スイッチが基準電流源ＢＳＣ側に切り替えられると、重み電流源Ｉ０〜Ｉ３のうちそのスイッチに対応する電流源の電流が基準電流源ＢＳＣへ流されることにより、ＤＡ変換器１３２ａに流される基準電流ＩＲＥＦが減少される。
【００３６】
そして、ＤＡ変換器１３２ａに流される基準電流ＩＲＥＦがスイッチＳＷ０〜ＳＷ３の状態に応じて切り替えられると、同一入力に対するＤＡ変換器１３２ａの出力レベルが変化して、ＶＣＯ１３４ａの制御電圧Ｖ２の振幅が図６に示すように変化し、ＶＣＯ１３４ａの変調による周波数変位量が変化されるように構成されている。
【００３７】
なお、基準電流Ｉｒｅｆを生成する基準電流源ＢＳＣはバンドギャップリファランス回路のような定電圧回路と該回路で生成された定電圧をベースに受けるトランジスタとから構成することができる。
【００３８】
図８には、上記ＤＡ変換器１３２ａの具体的な回路例を示す。この実施例のＤＡ変換回路は、図７に示されているような構成を有する電流値切替え回路１３２ｂにより基準電流源ＢＣＳにより流される基準電流Ｉｒｅｆを調整した電流ＩＲＥＦで引かれる電流源ＣＳ１と、該電流源ＣＳ１とカレントミラー接続されそれぞれ基準電流ＩＲＥＦの１／３２，１／１６，１／８，１／４，１／２の電流を流す重み電流源Ｃｗ０〜Ｃｗ４と、これらの重み電流源Ｃｗ０〜Ｃｗ４と直列に接続された切替えスイッチＳＷ１０〜ＳＷ１４と、これらのスイッチＳＷ１０〜ＳＷ１４の共通接続端子側に接続された電流−電圧変換用抵抗Ｒｅとから構成されている。
【００３９】
上記スイッチＳＷ１０〜ＳＷ１４の他方の端子はそれぞれ接地点に接続されており、重み電流源Ｃｗ０〜Ｃｗ４の電流はスイッチＳＷ１０〜ＳＷ１４により、電流−電圧変換用抵抗Ｒｅまたは接地点のいずれかに流されるように構成されている。抵抗Ｒｅとしては１００Ωのような抵抗値を有するものが使用され、抵抗Ｒｅの他端には、所定のバイアス電圧Ｖｂｉａｓが印加される。
【００４０】
このＤＡ変換器１３２ａは、上記ガウスフィルタ１３１の出力Ｂ４〜Ｂ０によってスイッチＳＷ１０〜ＳＷ１４が切替え制御されることで、抵抗側へ切り替えられたスイッチを流れる電流を合成した電流が抵抗Ｒｅに流される。そして、抵抗Ｒｅによってこの電流が電圧に変換されることにより、ガウスフィルタ１３１の出力Ｂ４〜Ｂ０に応じて、２５すなわち３２段階のいずれかの電圧ＤＡＶｏｕｔがＤＡ変換器１３２ａから出力される。
【００４１】
次に、図２の実施例の送信系回路におけるＶＣＯ１３４ａのキャリア周波数と周波数変位量の調整手順を、図９のフローチャートを用いて説明する。なお、この実施例の送信系回路においては、電源投入またはコマンド入力のいずれかによって、図９のフローチャートに従った周波数の自動調整処理が実行されるようにシーケンサ１３９が構成されており、電源が投入されたときは図９の左側のステップＳ１から、また周波数調整実行コマンドが入力されたときは図９の右側のステップＳ１５から処理が開始される。
【００４２】
先ず、電源が投入されたときの全自動トリミング処理を説明すると、電源投入によりパワーアップシーケンスが起動して自動調整のための初期設定が行なわれる（ステップＳ１）。具体的には、演算ロジック１３８ｃから変調用発振回路１３４内の容量値切替え回路１３４ｂに供給される制御信号ＣＢ１〜ＣＢ３を所定の状態に設定して、容量値切替え回路１３４ｂがその容量値可変範囲のほぼ中心の容量値となるようにスイッチＳＷ１〜ＳＷ３をオン、オフ設定する。
【００４３】
また、シーケンサ１３９は、ＰＬＬループ上のスイッチＳＷｃを基準電圧Ｖｒｅｆ側に切り替えて、ＶＣＯ１３４ａが所定のキャリア周波数で発振動作するようにさせる。基準電圧Ｖｒｅｆは、制御電圧Ｖ１の可変範囲の電圧であればよく、例えば制御電圧Ｖ１の可変範囲ほぼ中心の電圧が選択される。また、この基準電圧Ｖｒｅｆの電圧値に応じて、周波数調整制御回路１３８内のレジスタ１３８ｃには、制御電圧Ｖ１として基準電圧Ｖｒｅｆが印加されたときに期待されるＶＣＯ１３４ａの周波数に対応したカウント値（目標値）を設定する。
【００４４】
さらに、シーケンサ１３９は、ＤＡ変換回路１３２内のレジスタＲＥＧに適当な値を設定して、ＤＡ変換回路１３２内の電流値切替え回路１３２ｂに所定の電流（例えば電流可変範囲内の中心電流値）が流れるようにする。これにより、ＶＣＯ１３４ａの制御電圧Ｖ２が設定される。なお、レジスタＲＥＧへの設定より制御電圧Ｖ２を固定させる代わりに、ＰＬＬループ上のスイッチＳＷｃと同様な切替えスイッチを変調制御側に設けて、ロウパス・フィルタ１３３からの制御電圧Ｖ２に代えて所定の基準電圧を与えるようにしてもよい。
【００４５】
次に、シーケンサ１３９は、水晶発振器１４０の発振動作が安定するのを待つ（ステップＳ２）。それから、周波数調整制御回路１３８にイネーブル信号を与えてＶＣＯ１３４ａの発振出力を、分周器１４１からのクロック信号φｂの周期によって決まる所定時間だけカウンタ１３６で計数させる（ステップＳ３）。この実施例では、周波数精度として１ＭＨｚが得られるように、例えばカウンタ１３８ａの計数時間が３２μ秒に、また目標カウント値が「２４４０」に設定され、さらにクロック信号φｂの周波数すなわち分周器１４１の分周比もこれを可能にするように予め設定されている。
【００４６】
続いて、シーケンサ１３９は、演算ロジック１３８ｂによりカウンタ１３８ａの計数値とレジスタ１３８ｃに予め設定されている目標値との差分を演算させ、ＶＣＯ１３４ａの発振周波数が目標値からどの位ずれているかを判定する（ステップＳ４）。そして、カウンタ１３８ａにより計数した実測値と目標値との差が「＋１０」以上の時はステップＳ５へ移行してトリミング値を１つ減らす。
【００４７】
これにより、変調用発振回路１３４内の容量値切替え回路１３４ｂでは容量値が一段階だけ大きくされ、ＶＣＯ１３４ａの発振周波数は減少される。一方、実測値と目標値との差が「−１０」以下の時はステップＳ６へ移行してトリミング値を１つ増やす。これにより、変調用発振回路１３４内の容量値切替え回路１３４ｂでは容量値が一段階だけ小さくされ、ＶＣＯ１３４ａの発振周波数は増加される。それから、容量の切替えで変化したＶＣＯ１３４ａの発振周波数が安定するのを待ってから、再びステップＳ３へ戻って周波数の計数を行なう（ステップＳ７）。
【００４８】
ステップＳ４で、ＶＣＯ１３４ａの発振周波数の実測値と目標値との差が「−１０」〜「＋１０」の間にあると判定したときは、ＶＣＯ１３４ａの発振周波数が目標の範囲内に入ってキャリア周波数のトリミングが終了したものとみなして、変調による周波数変位量のトリミングのためにステップＳ８へ移行する。ステップＳ８では、変調用ＤＡ変換回路１３２に、ＶＣＯ１３４ａにおける発振周波数ｆｃを所定の周波数＋Δｆだけ増加させる方向へ動作させる変調制御データを入力させる設定（＋側変位）を行なう。このとき、カウンタ１３８ａの計数時間と分周器１４１の分周比の設定も行なわれる。
【００４９】
そして、シーケンサ１３９は、ＶＣＯ１３４ａの発振動作が安定するのを待つ（ステップＳ９）。それから、周波数調整制御回路１３８にイネーブル信号を与えてＶＣＯ１３４ａの発振出力を、分周器１４１からのクロック信号φｂの周期によって決まる所定時間だけカウンタ１３６で計数させる（ステップＳ１０）。この実施例では、変調による周波数変位量精度として２．５ｋＨｚが得られるように、例えばカウンタ１３８ａの計数時間が１２．８μ秒に設定され、さらにクロック信号φｂの周波数すなわち分周器１４１の分周比もこれを可能にするように設定されている。なお、ステップＳ１０のカウンタ１３８ａの計数値はレジスタに保持される。
【００５０】
続いて、シーケンサ１３９は、変調用ＤＡ変換回路１３２に、ＶＣＯ１３４ａにおける発振周波数ｆｃを所定の周波数−Δｆだけ減少させる方向へ動作させる変調制御データを入力させる設定（−側変位）を行なう（ステップＳ１１）。そして、ＶＣＯ１３４ａの発振動作が安定するのを待ち（ステップＳ１２）。それから、ＶＣＯ１３４ａの発振出力を所定時間だけカウンタ１３６で計数させる（ステップＳ１３）。
【００５１】
次に、シーケンサ１３９は、演算ロジック１３８によって、ステップＳ１０とＳ１３で得られた計数値とから、次式
（目標値÷実測値）×ＤＡＣトリミング初期値
を用いてＤＡ変換器１３２ａの基準電流のトリミング値を計算し、そのトリミング値に基づいて電流値切替え回路１３２ｂ内のレジスタＲＥＧの値を書き換えて電流値を変更する（ステップＳ１４）。これによりトリミングが終了する。
【００５２】
なお、このステップでの計算式における目標値と実測値は、それぞれカウンタ１３８ａの＋側変位時の計数値と−側変位時の計数値との差分の目標値と、その差分実測値である。この実施例では、ステップＳ１４で、演算によりトリミング値を決定しているので、一回の設定変更で変調による周波数変位量のトリミングを完了することができる。
【００５３】
上述したように、本実施例においては、同一のカウンタ１３８ａおよび共通の演算ロジック１３８ｂを用いてＶＣＯ１３４ａのキャリア周波数のばらつきと変調による周波数変位量のばらつきを自動調整するようにしているため、キャリア周波数のばらつき調整と変調による周波数変位量のばらつき調整のためにそれぞれ別個の回路を設ける場合に比べて回路規模を小さくすることができる。
【００５４】
次に、システム稼動中における変調用ＶＣＯ１３４ａの周波数のばらつき調整（半自動トリミング）について説明する。
半自動トリミング処理は、ベースバンド回路等からシーケンサ１３９内のコマンドレジスタへの所定のコマンド（周波数調整実行コマンドと称する）の書込みによって開始される。シーケンサ１３９は、周波数調整実行コマンドが入力されると、自動調整のための初期設定を行なう（図９の右側のステップＳ１５参照）。この初期設定は、電源投入時にステップＳ１で行なわれる設定とほぼ同じである。
【００５５】
その後、ステップＳ１６でＶＣＯ１３４ａの発振周波数が安定するのを待ってから、周波数を測定するステップＳ３へ移行する。電源投入時と異なり既に水晶発振器１４０は発振動作しているので、ＶＣＯ１３４ａの発振動作安定待ち時間（１ｍ秒）は電源投入時の待ち時間（６ｍ秒）よりも短くてよい。ステップＳ３の周波数測定処理以降の処理は、前述した電源投入時の周波数調整処理と共通であるので、説明は省略する。
【００５６】
このように、本実施例においては、電源投入時とシステム稼動中にそれぞれ変調用ＶＣＯ１３４ａの周波数のばらつき調整を行なえるように構成されているため、製造工程で周波数のトリミングを行なう必要がなく製造コストを下げることができるとともに、経時変化や温度変動で周波数がずれた場合にも補正することができ、精度の高い通信を行なえるようになるという利点がある。
【００５７】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施例においては、ＶＣＯのキャリア周波数のばらつきと変調による周波数変位量のばらつきの両方をそれぞれ自動調整できるようにした場合について説明したが、例えばキャリア周波数のばらつき調整は製造工程でのトリミングで行ない、ＶＣＯの変調による周波数変位量のばらつきのみ自動調整できるようにすることも可能である。
【００５８】
また、上記実施例においては、ＶＣＯを内蔵した通信用半導体集積回路をシステムに組み込んだ状態で、ＶＣＯのキャリア周波数のばらつきと変調による周波数変位量のばらつきを自動調整するようにした場合について説明したが、前記実施例における電流値切替え回路１３２ｂ内のスイッチを制御する信号ＣＢ１〜ＣＢｎを保持するレジスタＲＥＧおよび容量値切替え回路１３４ｂ内のスイッチを制御する信号ＣＢ１〜ＣＢｎを保持するレジスタを、不揮発性メモリもしくはフューズ素子に置き換えて、製造工程で実施例の回路を利用して周波波数を測定して周波波数のばらつきを補正する値を不揮発性メモリもしくはフューズ素子に設定しておくようにすることも可能である。
【００５９】
さらに、実施例では電流値切替え回路１３２ｂと容量値切替え回路１３４ｂはそれぞれ段階的に電流値と容量値を変化させるように構成されているが、連続的に変化させるように構成しても良い。また、精度は低下するがカウンタ１３８ａによるＶＣＯの発振出力の計測時間を半分等にして、短時間に周波数のトリミングを完了させる時短モードを設けるようにしてよい。
【００６０】
また、上記シーケンサ（１３９）は、カウンタとデコーダで構成することも出来る。上記実施例では、カウンタ１３８ａの計数値と比較される設定値は、外部から設定可能なレジスタ１３８ｃに設定されることになっているが、レジスタを使わずに固定的にしても良い。しかしながら、実施例の様に、外部から設定可能なレジスタを使うことにより、自由度を向上させることが出来る。
【００６１】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるブルートゥースのような無線通信システムに使用されるＶＣＯに適用した場合について説明したが、本発明はそれに限定されるものでなく、携帯電話器などの周波数変調方式の無線通信システムに用いられるＶＣＯを内蔵した通信用半導体集積回路に広く利用することができる。
【００６２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、電圧制御発振回路を有する通信用半導体集積回路に内蔵された周波数調整制御回路により変調による周波数変位量を補正することができるため、システムに実装された状態で電圧制御発振回路の変調による周波数変位量を調整することができるようになり、これによって製造工程でトリミングを行なうことなく電圧制御発振回路の発振周波数ばらつきを補正することができ、コストを低減することができる。また、動作環境変化による周波数のずれも補正することができ、精度の高い通信を行なえるようになる。
【００６３】
また、本発明に従うと、上記周波数調整制御回路が、電圧制御発振回路の周波数の測定値と目標値との差に応じた信号を生成し、該信号により上記電圧制御発振回路を構成する容量の値を変化させて搬送波のキャリア周波数も調整できるように構成される。これにより、電圧制御発振回路の発振信号のキャリア周波数と変調による周波数変位量の両方を共通の周波数調整制御回路により補正することができるようになり、回路規模の増大を回避することができるようになる。
【図面の簡単な説明】
【図１】本発明に係る通信用半導体集積回路を利用して好適な無線通信システムの構成例を示すブロック図である。
【図２】本発明に係る通信用半導体集積回路の送信系回路の一実施例を示すブロック図である。
【図３】図３（ａ）は実施例の送信系回路におけるＶＣＯに接続される容量とＶＣＯの周波数との関係を示すグラフ、図３は実施例の送信系回路におけるＤＡ変換回路のオンされる電流源とＶＣＯの周波数との関係を示すグラフである。
【図４】本発明に係る通信用半導体集積回路に用いられるＬＣ共振型ＶＣＯの一実施例を示す回路図である。
【図５】実施例の送信系回路に用いられるＬＣ共振型ＶＣＯにおける制御電圧（Ｖ１）とＶＣＯの発振周波数との関係を示すグラフである。
【図６】実施例の送信系回路に用いられるＤＡ変換回路における電流源の切替えと生成されるＶＣＯ制御電圧（Ｖ２）との関係を示す説明図である。
【図７】実施例の送信系回路に用いられるＤＡ変換回路の電流値切替え回路の具体例を示す回路図である。
【図８】実施例の送信系回路に用いられるＤＡ変換回路の具体例を示す回路図である。
【図９】実施例の周波数調整制御回路を用いてＶＣＯのキャリア周波数と変調による周波数変位量を調整する手順の一例を示すフローチャートである。
【符号の説明】
１１０ 受信系回路
１１１ ロウノイズアンプ
１１２ ミクサ
１１３ バンドパス・フィルタ
１１４ 利得可変アンプ
１１５ ＡＤ変換回路
１１６ 復調回路
１１７ ローパス・フィルタ
１３０ 送信系回路
１３１ ガウスフィルタ
１３２ ＤＡ変換回路
１３２ａ 電流値切替え回路
１３３ ローパス・フィルタ
１３４ 電圧制御発振回路（ＶＣＯ）
１３４ｂ 容量値切替え回路
１３５ 送信用パワーアンプ
１３６ 分周器
１３７ ＰＬＬ回路
１３８ 周波数調整制御回路
１３９ コントローラ（シーケンサ）
ＣＧＰ チャージポンプ
ＦＬＴ ループフィルタ
ＲＥＧ レジスタ
Claims (11)
- 変調用コードをＤＡ変換するＤＡ変換回路と、電圧制御発振回路と、該電圧制御発振回路の発振出力と基準クロック信号の位相差を検出する位相比較回路と、該位相比較回路で検出された位相差に応じた電圧を発生して前記電圧制御発振回路に第１の制御電圧として印加する制御電圧生成回路とを備え、前記第１の制御電圧により前記電圧制御発振回路を制御して搬送波となる周波数信号を生成し、前記ＤＡ変換回路の出力に基づく第２の制御電圧により前記電圧制御発振回路を制御して前記搬送波を周波数変調して出力する通信用半導体集積回路であって、
前記電圧制御発振回路の発振出力の周波数を測定して予め設定された目標値を参照して測定値に応じた信号を生成する周波数調整制御回路を備え、該周波数調整制御回路により生成された信号に基づいて前記ＤＡ変換回路の基準電流値を変化させて前記電圧制御発振回路の発振出力の周波数を補正するように構成されてなることを特徴とする通信用半導体集積回路。 - 前記周波数調整制御回路は、電源電圧が投入されたことに応じて前記電圧制御発振回路の発振出力の周波数を測定して測定値に応じた信号を生成することを特徴とする請求項１に記載の通信用半導体集積回路。
- 前記周波数調整制御回路は、所定のコマンドが入力されたことに応じて前記電圧制御発振回路の発振出力の周波数を測定して測定値に応じた信号を生成することを特徴とする請求項１に記載の通信用半導体集積回路。
- 前記周波数調整制御回路は、前記電圧制御発振回路の発振出力もしくはそれを分周した信号の周波数を測定する周波数測定回路と、該周波数測定回路による測定値と前記目標値とから補正値を算出する演算回路とを含むことを特徴とする請求項１〜３のいずれかに記載の通信用半導体集積回路。
- 前記ＤＡ変換回路は、前記補正値に基づいて前記基準電流を変化させる電流値切替え回路と、前記補正値を保持するレジスタとを備えることを特徴とする請求項４に記載の通信用半導体集積回路。
- 前記演算回路は、前記ＤＡ変換回路からの出力により前記電圧制御発振回路の発振出力の周波数を増加させる方向に制御された状態で前記周波数測定回路により測定された値と、前記ＤＡ変換回路からの出力により前記電圧制御発振回路の発振出力の周波数を減少させる方向に制御された状態で前記周波数測定回路により測定された値との差分と該差分の目標値との比に応じた信号を生成し、前記電流値切替え回路へ電流値制御信号として供給するように構成されていることを特徴とする請求項４または５に記載の通信用半導体集積回路。
- 前記演算回路は、前記周波数測定回路による測定値と目標値との差に応じた信号を生成し、該信号により前記電圧制御発振回路の搬送波の周波数が補正されるように構成されていることを特徴とする請求項４〜６のいずれかに記載の通信用半導体集積回路。
- 前記電圧制御発振回路は、ＬＣ共振型発振回路で構成され、ＬＣ共振回路を構成する容量値が変化されることにより発振周波数が変化されるように構成されていることを特徴とする請求項４または５に記載の通信用半導体集積回路。
- 前記電圧制御発振回路は、複数の容量素子と各容量素子と直列に接続されたスイッチ素子とからなる容量値切替え回路を備え、前記スイッチ素子のうちオン状態にされるものが切り替えられることにより発振周波数が変化されるように構成されていることを特徴とする請求項８に記載の通信用半導体集積回路。
- 前記電圧制御発振回路は、第１の可変容量手段および第２の可変容量手段を備え、前記第１の可変容量手段の容量値が前記第１の制御電圧により、また前記第２の可変容量の容量値が前記第２の制御電圧により変化されることでそれぞれ独立して発振周波数が変化されるように構成されていることを特徴とする請求項１〜９のいずれかに記載の通信用半導体集積回路。
- 変調用コードをＤＡ変換するＤＡ変換回路と、電圧制御発振回路と、該電圧制御発振回路の発振出力と基準クロック信号の位相差を検出する位相比較回路と、該位相比較回路で検出された位相差に応じた電圧を発生して前記電圧制御発振回路に第１の制御電圧として印加する制御電圧生成回路とを備え、前記第１の制御電圧により前記電圧制御発振回路を制御して搬送波となる周波数信号を生成し、前記ＤＡ変換回路の出力に基づく第２の制御電圧により前記電圧制御発振回路を制御して前記搬送波を周波数変調して出力する通信用半導体集積回路であって、
前記電圧制御発振回路の発振出力の周波数を測定して予め設定された目標値を参照して測定値に応じた信号を生成する周波数調整制御回路を備え、該周波数調整制御回路により生成された信号に基づいて前記ＤＡ変換回路の特性を変化させて前記電圧制御発振回路の発振出力の周波数を補正するように構成されてなることを特徴とする通信用半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003081734A JP2004289703A (ja) | 2003-03-25 | 2003-03-25 | 通信用半導体集積回路 |
| US10/807,158 US7012470B2 (en) | 2003-03-25 | 2004-03-24 | Communication semiconductor integrated circuit with frequency adjustment/control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003081734A JP2004289703A (ja) | 2003-03-25 | 2003-03-25 | 通信用半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004289703A true JP2004289703A (ja) | 2004-10-14 |
Family
ID=32984988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003081734A Pending JP2004289703A (ja) | 2003-03-25 | 2003-03-25 | 通信用半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7012470B2 (ja) |
| JP (1) | JP2004289703A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006136000A (ja) * | 2004-11-08 | 2006-05-25 | Samsung Electronics Co Ltd | スプレッドスペクトルクロック生成器及びスプレッドスペクトルクロック信号を生成する方法 |
| KR100738960B1 (ko) * | 2006-02-22 | 2007-07-12 | 주식회사 하이닉스반도체 | 피엘엘 및 그 제어방법 |
| JP2012023626A (ja) * | 2010-07-15 | 2012-02-02 | Lapis Semiconductor Co Ltd | 周波数シンセサイザ装置及び変調周波数変位調整方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4335733B2 (ja) * | 2004-03-31 | 2009-09-30 | Ｎｅｃエレクトロニクス株式会社 | Ｐｌｌ周波数シンセサイザ，発振器の周波数自動選択方法 |
| US7412019B2 (en) * | 2004-07-30 | 2008-08-12 | Faraday Technology Corp. | Spread spectrum clock generator |
| US7212076B1 (en) * | 2004-09-17 | 2007-05-01 | Cypress Semiconductor Corpoartion | Mixed signal method and system for tuning a voltage controlled oscillator |
| US7522011B2 (en) * | 2005-08-15 | 2009-04-21 | Nokia Corporation | High pass modulation of a phase locked loop |
| US20090085684A1 (en) * | 2007-10-01 | 2009-04-02 | Silicon Laboratories Inc. | Low power rtc oscillator |
| JP2010004524A (ja) * | 2008-05-22 | 2010-01-07 | Panasonic Corp | Ｐｌｌ方式発振回路、ポーラ送信回路及び通信機器 |
| US8222965B1 (en) * | 2009-09-18 | 2012-07-17 | Dust Networks, Inc. | Radio frequency modulator |
| US9059683B2 (en) | 2013-01-03 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electronic device with switched-capacitor tuning and related method |
| CN104303436B (zh) * | 2012-03-06 | 2017-04-05 | 凯萨股份有限公司 | 用于约束ehf通信芯片的操作参数的系统 |
| US9190985B2 (en) | 2013-01-03 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electronic device with switched-capacitor tuning and related method |
| TWI556581B (zh) * | 2013-06-27 | 2016-11-01 | 群聯電子股份有限公司 | 時脈調整電路與記憶體儲存裝置 |
| CN104283554B (zh) * | 2013-07-08 | 2017-10-13 | 群联电子股份有限公司 | 时钟调整电路与存储器储存装置 |
| US8803627B1 (en) * | 2013-12-03 | 2014-08-12 | Innophase Inc. | Wideband direct DCO modulator with in-band compensation |
| CN104092460B (zh) * | 2014-07-28 | 2017-02-15 | 联想(北京)有限公司 | 一种振荡器的校准控制方法、装置和电子设备 |
| US9350296B1 (en) * | 2015-01-23 | 2016-05-24 | Freescale Semiconductor, Inc. | Systems and methods for calibrating a dual port phase locked loop |
| EP3057239B1 (en) * | 2015-02-16 | 2024-04-03 | IMEC vzw | A front-end system for a radio device |
| CN112532240B (zh) * | 2019-09-17 | 2023-12-01 | 群联电子股份有限公司 | 展频频率产生器、存储器储存装置及信号产生方法 |
| CN111342937B (zh) * | 2020-03-17 | 2022-05-06 | 北京百瑞互联技术有限公司 | 一种动态调整编解码处理器电压和/或频率的方法和装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4313209A (en) * | 1980-07-14 | 1982-01-26 | John Fluke Mfg. Co., Inc. | Phase-locked loop frequency synthesizer including compensated phase and frequency modulation |
| US5180993A (en) * | 1990-01-15 | 1993-01-19 | Telefonaktiebolaget L M Ericsson | Method and arrangement for frequency synthesis |
| JPH0746123A (ja) | 1993-07-27 | 1995-02-14 | Nec Corp | Ｐｌｌ回路 |
| JP3653892B2 (ja) * | 1996-11-21 | 2005-06-02 | 富士通株式会社 | フラクショナルｎ周波数シンセサイザ |
| US5834987A (en) * | 1997-07-30 | 1998-11-10 | Ercisson Inc. | Frequency synthesizer systems and methods for three-point modulation with a DC response |
| US5983077A (en) * | 1997-07-31 | 1999-11-09 | Ericsson Inc. | Systems and methods for automatic deviation setting and control in radio transmitters |
| US5942949A (en) * | 1997-10-14 | 1999-08-24 | Lucent Technologies Inc. | Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve |
| CA2281522C (en) * | 1999-09-10 | 2004-12-07 | Philsar Electronics Inc. | Delta-sigma based two-point angle modulation scheme |
| US6774740B1 (en) * | 2002-04-19 | 2004-08-10 | Sequoia Communications Corp. | System for highly linear phase modulation |
-
2003
- 2003-03-25 JP JP2003081734A patent/JP2004289703A/ja active Pending
-
2004
- 2004-03-24 US US10/807,158 patent/US7012470B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006136000A (ja) * | 2004-11-08 | 2006-05-25 | Samsung Electronics Co Ltd | スプレッドスペクトルクロック生成器及びスプレッドスペクトルクロック信号を生成する方法 |
| KR100738960B1 (ko) * | 2006-02-22 | 2007-07-12 | 주식회사 하이닉스반도체 | 피엘엘 및 그 제어방법 |
| US7646223B2 (en) | 2006-02-22 | 2010-01-12 | Hynix Semiconductor Inc. | Phase locked loop circuit having set initial locking level and control method thereof |
| JP2012023626A (ja) * | 2010-07-15 | 2012-02-02 | Lapis Semiconductor Co Ltd | 周波数シンセサイザ装置及び変調周波数変位調整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040189403A1 (en) | 2004-09-30 |
| US7012470B2 (en) | 2006-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004289703A (ja) | 通信用半導体集積回路 | |
| JP3972091B2 (ja) | 変調用半導体集積回路 | |
| JP2005311945A (ja) | Ｐｌｌ回路、無線通信装置及び発振周波数制御方法 | |
| US7279991B2 (en) | Semiconductor integrated circuit with PLL circuit | |
| JP2004159222A (ja) | 発振回路を内蔵した半導体集積回路および通信用半導体集積回路 | |
| JP2002353740A (ja) | 変調用半導体集積回路および発振回路の検査方法 | |
| US7619465B2 (en) | filter circuit and semiconductor device | |
| JPWO2005020427A1 (ja) | 温度補償型圧電発振器、およびこれを備えた電子装置 | |
| KR100282193B1 (ko) | 스테레오신호복조회로 및 이것을 이용한 스테레오신호복조장치 | |
| US7411467B2 (en) | Overtone crystal oscillator automatic calibration system | |
| JP2004056720A (ja) | 電圧制御発振器並びにそれを用いた高周波受信器及び高周波送信器 | |
| US11527991B2 (en) | Circuit for extended voltage control oscillator gain linearity | |
| US20060209987A1 (en) | Receiver and its adjustment system and method | |
| JP2011166473A (ja) | 半導体集積回路 | |
| JP2005229548A (ja) | 発振回路、発振周波数制御装置、および、ｐｌｌ装置 | |
| CN102751964B (zh) | 一种可变阶数全集成环路滤波器 | |
| US8427587B2 (en) | Tracking filter and associated calibration device | |
| JPH07135425A (ja) | Ｆｍ受信機 | |
| JP3839766B2 (ja) | Ｉｆ復調モジュール | |
| SU944068A1 (ru) | Генератор,управл емый напр жением | |
| JP2005057458A (ja) | Ｐｌｌ回路 | |
| TW202310569A (zh) | 基於鎖相迴路兩路調變的頻率調變系統 | |
| JPH11274951A (ja) | 小電力無線装置 | |
| WO2000014881A1 (fr) | Procede de commande de la frequence libre d'un oscillateur commande en tension | |
| JP2696661B2 (ja) | ステレオ信号の復調回路およびこれを用いたステレオ信号復調装置 |