JP2005311945A - Ｐｌｌ回路、無線通信装置及び発振周波数制御方法 - Google Patents

Ｐｌｌ回路、無線通信装置及び発振周波数制御方法 Download PDF

Info

Publication number
JP2005311945A
JP2005311945A JP2004129507A JP2004129507A JP2005311945A JP 2005311945 A JP2005311945 A JP 2005311945A JP 2004129507 A JP2004129507 A JP 2004129507A JP 2004129507 A JP2004129507 A JP 2004129507A JP 2005311945 A JP2005311945 A JP 2005311945A
Authority
JP
Japan
Prior art keywords
frequency
voltage
controlled oscillator
signal
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004129507A
Other languages
English (en)
Inventor
Takuo Hino
拓生 日野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004129507A priority Critical patent/JP2005311945A/ja
Priority to US11/100,896 priority patent/US7301414B2/en
Priority to CNA200510068980XA priority patent/CN1691513A/zh
Publication of JP2005311945A publication Critical patent/JP2005311945A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1231—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1293—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator having means for achieving a desired tuning characteristic, e.g. linearising the frequency characteristic across the tuning voltage range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/24—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection
    • H03J5/242—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection used exclusively for band selection
    • H03J5/244—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection used exclusively for band selection using electronic means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)

Abstract

【課題】 全てのバンドにおいて、ＰＬＬ回路のロック時のＣ／Ｎ特性やロックするまでのロックアップタイム等が最適に設定された安価で安定なＰＬＬ回路を提供する。
【解決手段】 本発明のＰＬＬ回路は、複数のバンドを有する電圧制御発振器と、電圧制御発振器の出力信号を分周する第１の分周器と、基準信号発振器と、基準信号発振器が出力する基準信号を分周する第２の分周器と、第１の分周器の出力信号と第２の分周器の出力信号との位相誤差を検出し、位相誤差信号を出力する位相比較器と、位相誤差信号に基づき、選択されたバンドに応じて設定された利得で生成した電流を入出力するチャージポンプと、チャージポンプが入出力する電流により所定の低域周波数濾波特性で電圧を増減させ、制御電圧を生成するループフィルタと、を有する。
【選択図】図１

Description

本発明は、ＰＬＬ（Phase Locked Loop）回路、携帯電話の移動体端末及び基地局装置を含む無線通信装置、及び発振周波数制御方法に関する。
移動体端末等の無線通信システムにおいて、高い安定性を有する発振信号を生成することが重要である。そのため、これらの無線通信システムは、高安定化されたＰＬＬ回路を有する。
特開平１０−１５４９３４号公報に、従来例１のＰＬＬ周波数シンセサイザ回路が開示されている。図１４は、従来例１のＰＬＬ周波数シンセサイザ回路の構成を示すブロック図である。図１４において、１は電圧制御発振器（Voltage Controlled Oscillator。「ＶＣＯ」と略す。）、２は電圧制御発振器の出力を分周する分周器、３は基準信号発振器、４は基準信号を分周する分周器、５は位相比較器、１４０６は位相比較器の信号に応じて定電流を入出力するチャージポンプ、７はループフィルタ、１４０１はＡ／Ｄ変換回路、１４０２は演算回路である。
ＰＬＬ周波数シンセサイザ回路は、閉ループ状態におけるＰＬＬ回路のループフィルタの出力信号をアナログ−デジタル変換するアナログ−デジタル変換回路１４０１と、デジタル化されたループフィルタの出力信号を解析する演算回路１４０２とを有する。演算回路１４０２は、ＰＬＬ回路の収束過程における過渡的な応答（ループフィルタの出力信号）を高速サンプリングすることによって検出し、それに基づいてＰＬＬ回路のループ特性を解析し、位相比較器の利得又はループフィルタのフィルタ特性等のループフィルタ定数を適切に制御する。この構成によって、ＰＬＬ回路の安定化を図っている。
特開２００３−１５２５３５号公報に、従来例２のＰＬＬ回路を有する無線用半導体集積回路が開示されている。図１５は、従来例２の無線用半導体集積回路のＰＬＬ回路の構成を示すブロック図である。図１５において、１は複数のバンド（実施の形態１においては４バンド）を有する電圧制御発振器（Voltage Controlled Oscillator。「ＶＣＯ」と略す。）、２は電圧制御発振器の出力を分周する分周器、３は基準信号発振器、４は基準信号を分周する分周器、５は位相比較器、１４０６は位相比較器の信号に応じて定電流を入出力するチャージポンプ、７はループフィルタ、８はスイッチ、９は第１の固定電圧を供給する固定電圧源、１１は周波数カウンタ、１２は演算回路、１３は記憶回路、１４は電圧制御発振器のバンドを選択するＶＣＯ選択回路、である。
従来例２の無線用半導体集積回路のＰＬＬ回路においては、電圧制御発振器１の発振周波数を複数の発振周波数帯域へ選択的に切り替え可能である。広帯域な発振範囲と発振周波数の高安定化とを共に実現するために、ＰＬＬ回路は、スイッチ８を切り替えてＰＬＬ回路を開ループ状態にして、電圧制御発振器１の各バンドにおいて、周波数カウンタ１１が、電圧制御発振器の出力信号の周波数をカウントする。記憶回路１３は、周波数カウンタ１１のカウント値（発振周波数）をバンドと対応させて記憶する。バンド選択回路１４は、実際に動作させる発振周波数帯とあらかじめ記憶回路１３に記憶している周波数の測定値とを比較してその結果から実際に使用する発振周波数帯域を決定する。
特開平１０−１５４９３４号公報 特開２００３−１５２５３５号公報
従来例２のＰＬＬ回路を有する無線用半導体集積回路では使用する発振範囲すべてにおいて電圧制御発振器のどのバンドを使用するかを記憶回路に記録する必要があった。それ故に、ＰＬＬ回路がロックするまでに順番に各バンドでの発振周波数を測定し、測定したデータをバンドに対応付けてＰＬＬ回路を有するＩＣに記録する時間が必要になり、又はＩＣ出荷前の検査工程にて電圧制御発振器の各バンドでの発振周波数を測定し、発振周波数を各バンドに対応付けて記憶回路に記録する工数が発生する。
また、下記の理由により、バンドごとに電圧制御発振器の周波数制御電圧対発振周波数の傾き（以降Ｋｖと記載）が変化するという問題があった。複数のバンドを有している電圧制御発振器は、典型的にはインダクタと容量性素子との共振により発振周波数が決定される。容量性素子としては、例えば周波数制御電圧に対応して容量変化するバラクタダイオードがある。複数のバンドを有している電圧制御発振器に、バラクタダイオードと、固定容量素子（コンデンサ）とスイッチとを直列に接続した複数組の直列接続体と、を並列に接続する回路を設ける。バンド選択指令に応じて直列接続体のスイッチを選択的に開閉して、バラクタダイオードと固定容量素子との容量の和を切り替える。この和の容量の切り替えにより発振周波数帯をシフトさせる。しかし、バンドを切り替えると周波数制御電圧に対する、バラクタダイオードと固定容量素子との容量の和の変化特性（容量の和の変化率）が変わる。これはバラクタダイオードが周波数制御電圧に応じて容量変化するのに対し、固定容量は容量変化しないためである。このことにより選択するバンドによりＫｖが変わる。
このＫｖの変化により、ＰＬＬ回路のロック時のＣ／Ｎ特性やロックするまでのロックアップタイムなどが変化するという問題があった。発振周波数が広がりバンド数が増えるにしたがって、一番上のバンドと一番下のバンドとの間でＫｖの差が大きくなる。それ故に、複数バンドを有し、全てのバンドで最適な応答性を持つ安定なＰＬＬ回路を実現することは困難であった。
従来例２のＰＬＬ回路に従来例１の構成を導入することが考えられる。しかし、閉ループ状態でループフィルタ出力の微少な電圧変化をアナログ−デジタル変換回路にて測定するためには高精度かつ高速動作するアナログ−デジタル変換回路が必要となる。その制御演算回路も複雑になる。アナログ−デジタル変換回路の測定結果に基づいて、ＤＳＰがループフィルタの特性を制御する構成を実現するには、ＤＳＰが制御するための可変抵抗、ピンダイオード等の多くの部品を必要とする。従来例１の構成は、アナログ−デジタル変換回路の変換時間、ＤＳＰが複雑な計算をする時間等を必要とする故に、ＰＬＬ回路がロックして安定するのに時間がかかった。それ故に、ユーザが実際に使用している時にバンドを切り替える電圧制御発振器、又は高速ロック動作するＰＬＬ回路に、従来例１の構成を導入することは困難であった。ＰＬＬ回路に従来例１の構成を導入できたとしてもＰＬＬ回路が高価になるという問題があった。
本発明は複数の発振周波数帯域（以下、「バンド」と呼ぶ。）へ選択的に切り替え可能であり、どのバンドにおいてもＰＬＬロック時のＣ／Ｎ特性やロックアップタイムがほぼ一定になる安価で安定なＰＬＬ回路、そのＰＬＬ回路を有する無線通信装置及び発振周波数制御方法を提供することを目的とする。
上記課題を解決するため、本発明は下記の構成を有する。請求項１に記載の発明は、複数のバンドを有し、選択されたバンドにおいて制御電圧に応じた周波数で発振する電圧制御発振器と、前記電圧制御発振器の出力信号を分周する第１の分周器と、基準信号発振器と、前記基準信号発振器が出力する基準信号を分周する第２の分周器と、前記第１の分周器の出力信号と前記第２の分周器の出力信号との位相誤差を検出し、位相誤差信号を出力する位相比較器と、前記位相誤差信号に基づき、選択されたバンドに応じて設定された利得で生成した電流を入出力するチャージポンプと、前記チャージポンプが入出力する電流により所定の低域周波数濾波特性で電圧を増減させ、前記制御電圧を生成するループフィルタと、を有することを特徴とするＰＬＬ回路である。
バンドに応じてチャージポンプの利得を設定することにより、各バンドにおいて電圧制御発振器の周波数制御電圧対発振周波数の傾きＫｖがほぼ一定になる。本発明により、全てのバンドにおいて、ＰＬＬ回路のロック時のＣ／Ｎ特性やロックするまでのロックアップタイム等が最適に設定された安価で安定なＰＬＬ回路を実現できる。
請求項２に記載の発明は、前記基準信号又は前記基準信号の分周信号と、前記電圧制御発振器の出力信号又はその分周信号と、を入力し、前記基準信号又は前記基準信号の分周信号に基づいて、前記電圧制御発振器の出力信号又はその分周信号の周波数を測定する周波数測定部と、前記周波数測定部が測定した周波数に応じて、前記電圧制御発振器が動作するバンドを選択するバンド選択部と、を更に有することを特徴とする請求項１に記載のＰＬＬ回路である。
請求項３に記載の発明は、前記チャージポンプは、前記位相誤差信号に応じた期間、選択されたバンドに応じて設定された電流を入出力することを特徴とする請求項１に記載のＰＬＬ回路である。
請求項４に記載の発明は、前記ループフィルタと前記電圧制御発振器との間に挿入されたスイッチを更に有し、前記スイッチは、前記ループフィルタの出力電圧及び第１の固定電圧のいずれかを前記電圧制御発振器の制御電圧として選択的に出力することを特徴とする請求項１に記載のＰＬＬ回路である。
請求項５に記載の発明は、前記ループフィルタと前記電圧制御発振器との間に挿入されたスイッチを更に有し、前記スイッチは、前記ループフィルタの出力電圧、第１の固定電圧、並びに１又は複数の第２の固定電圧の中から選択された電圧を前記電圧制御発振器の制御電圧として出力することを特徴とする請求項１に記載のＰＬＬ回路である。
請求項６に記載の発明は、請求項１から請求項５のいずれかの請求項に記載のＰＬＬ回路を有し、前記ＰＬＬ回路が出力する前記電圧制御発振器の出力信号又はそれを分周した信号により、入力信号を変調して無線で送信し、又は無線で受信した入力信号を復調する無線通信装置である。
請求項７に記載の発明は、前記無線通信装置が携帯電話の移動端末、携帯電話の基地局装置のいずれかであることを特徴とする請求項６に記載の無線通信装置である。
請求項８に記載の発明は、複数のバンドを有する電圧制御発振器を、選択したバンドで発振させる発振ステップと、前記電圧制御発振器の出力信号を分周する第１の分周ステップと、基準信号を分周する第２の分周ステップと、前記第１の分周ステップにおける分周信号と前記第２の分周ステップにおける分周信号との位相誤差を検出し、位相誤差信号を出力する位相比較ステップと、前記位相誤差信号に基づき、選択されたバンドに応じて設定された利得で生成した電流を入出力する電流駆動ステップと、前記電流駆動ステップで入出力する電流により所定の低域周波数濾波特性で電圧を増減させ、前記電圧制御発振器の制御電圧を生成する制御電圧生成ステップと、を有することを特徴とする発振周波数制御方法である。
請求項９に記載の発明は、前記電流駆動ステップにおいて、前記位相誤差信号に応じた期間、選択されたバンドに応じて設定された電流を入出力することを特徴とする請求項８に記載の発振周波数制御方法である。
請求項１０に記載の発明は、前記電圧制御発振器を所定のバンドに設定し且つ一定の前記制御電圧を印加した状態で、前記基準信号又は前記基準信号の分周信号と、前記電圧制御発振器の出力信号又はその分周信号と、を入力し、前記基準信号又は前記基準信号の分周信号に基づいて、前記電圧制御発振器の出力信号又はその分周信号の周波数を測定する第１の周波数測定ステップと、前記第１の周波数測定ステップにおいて測定した周波数に応じて、前記電圧制御発振器が動作するバンドを選択するバンド選択ステップと、を更に有することを特徴とする請求項８に記載の発振周波数制御方法である。
請求項１１に記載の発明は、選択されたバンドにおいて、第１の固定電圧を前記制御電圧として印加して、前記電圧制御発振器の発振周波数を測定する第２の周波数測定ステップと、選択されたバンドにおいて、第２の固定電圧を前記制御電圧として印加して、前記電圧制御発振器の発振周波数を測定する第３の周波数測定ステップと、前記第２の周波数測定ステップで測定した発振周波数と、前記第３の周波数測定ステップで測定した発振周波数との差分に基づいて、そのバンドでの前記電流駆動ステップにおける利得を設定する利得設定ステップと、前記電流駆動ステップにおいて、前記位相誤差信号に基づき、設定された利得で生成した電流を入出力し、前記制御電圧生成ステップの出力電圧を前記制御電圧として印加して、前記電圧制御発振器を発振させるステップと、を有することを特徴とする請求項８に記載の発振周波数制御方法である。
請求項１２に記載の発明は、選択されたバンドにおいて、第１の固定電圧を前記制御電圧として印加して、前記電圧制御発振器の発振周波数を測定する第２の周波数測定ステップと、選択されたバンドにおいて、前記制御電圧生成ステップの出力電圧を前記制御電圧として印加して、前記電圧制御発振器の発振周波数を測定する第４の周波数測定ステップと、選択されたバンドにおいて、第４の周波数測定ステップにおいて測定した周波数が前記第２の周波数測定ステップにおいて測定した周波数より高ければ、前記第１の固定電圧より所定電圧だけ高い固定電圧を選択し、第４の周波数測定ステップにおいて測定した周波数が前記第２の周波数測定ステップにおいて測定した周波数より低ければ、前記第１の固定電圧より所定電圧だけ低い固定電圧を選択し、選択された固定電圧を前記制御電圧として印加して、前記電圧制御発振器の発振周波数を測定する第５の周波数測定ステップと、前記第２の周波数測定ステップで測定した発振周波数と、前記第５の周波数測定ステップで測定した発振周波数との差分に基づいて、そのバンドでの前記電流駆動ステップにおける利得を設定する利得設定ステップと、前記電流駆動ステップにおいて、前記位相誤差信号に基づき、設定された利得で生成した電流を入出力し、前記制御電圧生成ステップの出力電圧を前記制御電圧として印加して、前記電圧制御発振器を発振させるステップと、を有することを特徴とする請求項８に記載の発振周波数制御方法である。
請求項１３に記載の発明は、電源投入時に、所定の周波数を目標周波数として、請求項１０から請求項１２のいずれかの請求項に記載の発振周波数制御方法を実行し、目標周波数を含むバンドを選択し、前記電流駆動ステップにおける利得を設定することを特徴とする発振周波数制御方法である。
請求項１４に記載の発明は、バンド選択動作及び前記電流駆動ステップにおける利得の設定動作を禁止し、又は許可するステップを更に有し、バンド選択動作及び前記電流駆動ステップにおける利得の設定動作を許可した場合にのみ、請求項１０から請求項１２のいずれかの請求項に記載の発振周波数制御方法を実行することを特徴とする発振周波数制御方法である。
請求項１５に記載の発明は、
電源投入時に、前記電圧制御発振器が所定の目標周波数で発振するように、請求項８から請求項１２のいずれかの請求項に記載の発振周波数制御方法を実行するステップと、新たな目標周波数が設定された場合、新たな目標周波数に基づいて、又は新たな目標周波数と前記所定の目標周波数との差分に基づいて、所定の演算式又は所定のテーブルを用いてバンドの選択と前記電流駆動ステップにおける利得の設定とを行うステップを更に有することを特徴とする発振周波数制御方法である。
請求項１６に記載の発明は、各バンドにおける前記電流駆動ステップの利得を記憶する記憶部から、選択したバンドに対応する前記電流駆動ステップの利得を読み出して設定し、請求項８に記載の発振周波数制御方法を実行するステップと、請求項１１０から請求項１２のいずれかの請求項に記載の発振周波数制御方法を実行するステップと、を選択的に実行することを特徴とする発振周波数制御方法である。
請求項１７に記載の発明は、固定電圧を前記制御電圧として印加して前記電圧制御発振器の発振周波数を測定する周波数測定ステップから、前記制御電圧生成ステップの出力電圧を前記制御電圧として印加して前記電圧制御発振器を発振させるステップに切り替える時、前記電流駆動ステップの利得を過渡的に高く設定し、所定時間後又は前記電圧制御発振器の発振周波数が目標周波数に対して所定の誤差範囲にロックした後、前記電流駆動ステップの利得を前記選択されたバンドに応じた値に設定することを特徴とする請求項１０から請求項１２のいずれかの請求項に記載の発振周波数制御方法である。
請求項１８に記載の発明は、電圧制御発振器の出力信号又はそれを分周した信号により、入力信号を変調して無線で送信し、又は無線で受信した入力信号を復調する無線通信ステップと、前記無線通信ステップを実行していない時に、請求項１０から請求項１２のいずれかの請求項に記載の発振周波数制御方法を実行する調整ステップと、を有することを特徴とする発振周波数制御方法である。
請求項１９に記載の発明は、前記無線通信ステップを実行していおらず、且つ前記無線通信ステップにおける前記電圧制御発振器の発振周波数が目標周波数から所定の閾値以上ずれている時に、前記調整ステップを実行することを特徴とする請求項１８に記載の発振周波数制御方法である。
本発明によれば、複数のバンドへ選択的に切り替え可能であり、どのバンドにおいてもＰＬＬロック時のＣ／Ｎ特性やロックアップタイムがほぼ一定になる安価で安定なＰＬＬ回路、そのＰＬＬ回路を有する無線通信装置及び発振周波数制御方法を実現できるという有利な効果が得られる。
バンドを切り替えた時電圧制御発振器のＫｖが変化した場合でも、Ｃ／Ｎ及びロックアップタイム等について安定した特性を得ることができる。
また、バンド及びチャージポンプ電流の最適設定を行う場合と既に設定されている状態でＰＬＬ回路を動作させる場合とを使い分けることにより高速ロックアップに対応したＰＬＬ回路、そのＰＬＬ回路を有する無線通信装置及び発振周波数制御方法を実現できる。
以下本発明の実施をするための最良の形態を具体的に示した実施の形態について、図面とともに記載する。
《実施の形態１》
図１〜図７を用いて、本発明の実施の形態１のＰＬＬ回路、無線通信装置及び発振周波数制御方法を説明する。図１は、本発明の実施の形態１のＰＬＬ回路６０１の構成を示すブロック図である。図１において、１は複数のバンド（実施の形態１においては４バンド）を有する電圧制御発振器（Voltage Controlled Oscillator。「ＶＣＯ」と略す。）、２は電圧制御発振器の出力を分周する分周器、３は基準信号発振器、４は基準信号を分周する分周器、５は位相比較器、６は位相比較器の信号に応じて定電流を入出力するチャージポンプ、７はループフィルタ、８はスイッチ、９は第１の固定電圧を供給する固定電圧源、１１は周波数カウンタ、１２は演算回路、１３は記憶回路、１４は電圧制御発振器のバンドを選択するＶＣＯ選択回路、１５はチャージポンプの電流制御回路（「ＣＰ電流制御回路」と略す。）である。
図６において後述するように、実施の形態１のＰＬＬ回路６０１は無線通信装置に組み込まれている。無線通信装置の制御部６０２（図６）は、スイッチ切り替え信号１６、分周比Ｎの設定信号１７、分周比Ｒの設定信号１８を送り、ＰＬＬ回路６０１を制御する。
本発明の実施の形態１のＰＬＬ回路６０１において、電圧制御発振器１の半導体素子、分周器２、基準信号発振器３の半導体素子、分周器４、位相比較器５、チャージポンプ６、スイッチ８、固定電圧源９、周波数カウンタ１１、演算回路１２、記憶回路１３、ＶＣＯ選択回路１４、ＣＰ電流制御回路１５は、１つのＩＣに集積されている。実施の形態１のＰＬＬ回路は、選択バンドに応じて電圧制御発振器１のＫｖが変化するにもかかわらず、全てのバンドにおいてロック時のＣ／Ｎ特性やロックするまでのロックアップタイム等が最適に設定された安価で安定なＰＬＬ回路である。
実施の形態１のＰＬＬ回路回路を説明する。最初に、スイッチ８が、ループフィルタ７が出力する制御電圧を電圧制御発振器１に送る動作状態の説明をする。
図２、３を用いて、電圧制御発振器１を説明する。図２は、電圧制御発振器１の構成の主要部を示す概略的な回路図である。電圧制御発振器１において、２つのトランジスタ２０１、２０２は、エミッタに電流源２０３が接続された増幅器である。２つのトランジスタ２０１、２０２のコレクタには、並列共振回路が接続されている。並列共振回路は、インダクタ２０６、２０７と、バラクタダイオード２０４、２０５と、固定容量素子（コンデンサ）２１０、２１１、２１２、２１３とバンド切り替えスイッチ（以下、「スイッチ」と略す。）２２０、２２１、２２２、２２３とがそれぞれ直列に接続された４つの直列接続体と、が並列に接続された構成を有する。コンデンサ２１０及び２１２の容量は同一である。コンデンサ２１１及び２１３は同一である。コンデンサ２１０の容量は、コンデンサ２１１の容量よりも小さい。
電圧制御発振器１は、並列共振回路の共振周波数ｆＯＳＣで発振し、周波数ｆＯＳＣの信号を出力する。ＶＣＯバンド選択回路１４がスイッチ２２０、２２１、２２２、２２３をＯＮ又はＯＦＦに設定して並列共振回路に接続される固定容量２１０、２１１、２１２、２１３を切り替える。これにより、電圧制御発振器１が発振するバンドが切り替えられる。各バンドにおいて、ループフィルタ７の出力電圧を周波数制御電圧としてスイッチ８を介してバラクタダイオード２０４、２０５のカソードに印加することにより、バラクタダイオード２０４、２０５の容量が変化し、電圧制御発振器１が発振する周波数ｆＯＳＣが変化する。
図３は、電圧制御発振器１の各バンドの特性を示す図である。図３において横軸はループフィルタ７が出力する周波数制御電圧（単位Ｖ）、電圧制御発振器１の発振周波数ｆＯＳＣ（単位Ｈｚ）を示す。図１１の各グラフの傾きがＫｖ（単位はＨｚ／Ｖ）である。１１０１は、スイッチ２２０、２２１、２２２、２２３を全てＯＦＦにした時の発振周波数を示す。１１０２は、スイッチ２２０、２２２をＯＮにして、スイッチ２２１、２２３をＯＦＦにした時の発振周波数を示す。１１０３は、スイッチ２２１、２２３をＯＮにして、スイッチ２２０、２２２をＯＦＦにした時の発振周波数を示す。１１０４は、スイッチ２２０、２２１、２２２、２２３を全てＯＮにした時の発振周波数を示す。
基準信号発振器３は、表面弾性波（ＳＡＷ）フィルタを用いた高精度且つ高安定の発振器である。基準信号発振器３は一定の周波数ｆＳＴＤで発振し、周波数ｆＳＴＤの基準信号を出力する。
無線通信装置の制御部６０２（図６）は、分周器２の分周比Ｎを設定する。分周器２は、電圧制御発振器１の出力信号を分周比Ｎで分周する。制御部６０２は、分周器４の分周比Ｒを設定する。分周器４は、基準信号発振器３の出力信号を分周比Ｒで分周する。
制御部６０２は、ＰＬＬ回路６０１の出力信号の周波数（例えば４種類）に応じて、分周比Ｎ及びＲの値を定める。制御部６０２は、各周波数において分周器２の出力信号の周波数と分周器４の出力信号の周波数とが同一になる様に、分周比Ｎ及びＲの値を定める。即ち、下記の式が成立するように、分周比Ｎ及びＲの値を定める。
ｆＯＳＣ／Ｎ＝ｆＳＴＤ／Ｒ
位相比較器５は、分周器２の出力信号と分周器４の出力信号とを入力し、２つの信号の位相誤差に応じた位相誤差信号を出力する。実施の形態１において、位相誤差信号は、２つの位相誤差信号４６、４７からなる。分周器２の出力信号の周波数ｆＯＳＣ／Ｎが分周器４の出力信号の周波数ｆＳＴＤ／Ｒより高ければ、位相誤差信号４７（図４）はその周波数差に比例した時間幅でＨｉｇｈになる。分周器２の出力信号の周波数ｆＯＳＣ／Ｎが分周器４の出力信号の周波数ｆＳＴＤ／Ｒより低ければ、位相誤差信号４６（図４）はその周波数差に比例した時間幅でＨｉｇｈになる。それ以外の時、位相誤差信号４６、４７はＬｏｗになる。
周波数カウンタ１１と演算回路１２とは、周波数測定部を構成する。周波数測定部は、基準信号の分周信号と電圧制御発振器１の出力信号の分周信号とを入力し、基準信号の分周信号に基づいて、電圧制御発振器１の出力信号の分周信号の周波数を測定する。実施の形態１の構成に代えて、周波数測定部は、基準信号と電圧制御発振器１の出力信号とを直接入力し、基準信号に基づいて、電圧制御発振器１の出力信号の周波数を測定しても良い。
周波数カウンタ１１は、分周器２の出力信号をクロック入力端子に入力する第１のカウンタと、分周器４の出力信号をクロック入力端子に入力する第２のカウンタとを有する。 実施の形態１において、周波数カウンタ１１の第１のカウンタ及び第２のカウンタは、それぞれ一定値のカウント値の幅のパルスを出力する。周波数カウンタ１１は、第１のカウンタのパルスから第２のカウンタのパルスを差し引いた第１の差分パルスと、第２のカウンタのパルスから第１のカウンタのパルスを差し引いた第２の差分パルスと、を出力する。第１の差分パルスの時間幅は、分周器２の出力信号の周波数ｆＯＳＣ／Ｎが分周器４の出力信号の周波数ｆＳＴＤ／Ｒより低い場合の周波数の差分に比例する。第２の差分パルスの時間幅は、分周器２の出力信号の周波数ｆＯＳＣ／Ｎが分周器４の出力信号の周波数ｆＳＴＤ／Ｒより高い場合の周波数の差分に比例する。第１の差分パルスと第２の差分パルスとは、いずれか一方のみが出力される。
演算回路１２は、第１の差分パルス及び第２の差分パルスを入力し、２つの隣接するＶＣＯバンドのセンター周波数をそれぞれＮで分周した信号を周波数カウンタ１１に入力した場合に周波数カウンタ１１が出力する第１の差分パルス（又は第２の差分パルス）の時間幅の整数分の１の周期を有するクロックで、第１の差分パルス又は第２の差分パルスの時間幅をカウントする。カウント値は、設定バンドと最適バンドとのズレ量に比例する。カウント値は、記憶回路１３に格納される。
周波数カウンタ１１と演算回路１２との構成は、上記の構成に限られず、任意の構成であっても良い。
記憶回路１３、ＶＣＯバンド選択回路１４、ＣＰ電流選択回路１５は、バンド選択部を構成する。バンド選択部は、周波数測定部が測定した第１の差分パルス又は第２の差分パルスの時間幅のカウント値に応じて、電圧制御発振器１が動作するバンドを選択し、チャージポンプ６の電流の値を設定する。
ＶＣＯバンド選択回路１４は、記憶回路１３に格納されたカウント値に応じて最適なバンドを決定する。ＶＣＯバンド選択回路１４は、スイッチ２２０、２２１、２２２、２２３を切り替えるスイッチ切り替え信号を出力し（図２）、電圧制御発振器１のバンドを選択する。ＶＣＯバンド選択回路１４は、ＣＰ電流選択回路１５に選択したバンドの情報を伝える。
ＣＰ電流選択回路１５は、ＶＣＯバンド選択回路１４から送られた選択したバンドの情報に応じて、記憶回路１３から予め記憶されているチャージポンプ６の入出力電流を定める設定データ４８を出力し、チャージポンプ６に制御信号として伝送する。実施の形態１において、入出力電流を定める設定データ（制御信号）４８とは、チャージポンプ６が有する可変電流源４１（図４）の電流を定める複数ビットの制御信号である。
チャージポンプ６は、位相比較器５が出力した位相誤差信号と、ＣＰ電流選択回路１５が出力した入出力電流を定める制御信号とを入力し、位相誤差信号に応じた期間、選択されたバンドに応じて設定された電流をループフィルタ７に対して入出力する。
図４は、実施の形態１のチャージポンプ６の構成を示す概略的な回路図である。図４において、チャージポンプ６は、電流源４１、４２、４３とスイッチ４３、４４を有する。電流源４１は、ＣＰ電流選択回路１５が出力する入出力電流を定める設定データ４８に応じた一定電流を流す。実施の形態１において、ＶＣＯバンド選択回路１４が選択したバンドの周波数が高い程、電流源４１が流す電流は小さくなる。
電流源４１、４２、４３はミラー回路を構成しており、電流源４２、４３は電流源４１の出力電流に比例した一定の電流を出力する。電流源４２、４３は同じ値の電流を出力する。従って、電流源４１の電流を変えることにより、電流源４２、４３の電流値も変化する。
分周器２の出力信号の周波数ｆＯＳＣ／Ｎが分周器４の出力信号の周波数ｆＳＴＤ／Ｒより低く、位相比較器５がＨｉｇｈレベルの位相誤差信号４６を出力すると、スイッチ４４がＯＮする。一定の電流源４２、スイッチ４４を通じて、ループフィルタ７のコンデンサ５３（図５）が充電される。スイッチ４４のＯＮ期間に比例して、ループフィルタ７のコンデンサ５３の電圧が高くなる。
分周器２の出力信号の周波数ｆＯＳＣ／Ｎが分周器４の出力信号の周波数ｆＳＴＤ／Ｒより高く、位相比較器５がＨｉｇｈレベルの位相誤差信号４７を出力すると、スイッチ４５がＯＮする。スイッチ４５、一定の電流源４３を通じて、ループフィルタ７のコンデンサ５３（図５）が放電される。スイッチ４５のＯＮ期間に比例して、ループフィルタ７のコンデンサ５３の電圧が低くなる。
図５は、実施例１のループフィルタ７の構成を示す概略的な回路図である。ループフィルタ７は低域濾波フィルタである。ループフィルタ７は、抵抗５１、５２と、コンデンサ５３とを有する。コンデンサ５３は、チャージポンプ６によって充放電される。コンデンサ５３の両端電圧は、制御電圧としてスイッチ８を介して電圧制御発振器１に印加される。
印加される制御電圧が高くなれば、電圧制御発振器１の発振周波数は高くなり、制御電圧が低くなれば、電圧制御発振器１の発振周波数は低くなる。
ＣＰ電流選択回路１５が設定するチャージポンプ６の入出力電流の設定値について説明する。図２の構成を有する電圧制御発振器１において、図３に示すように周波数の高いバンドの方が、周波数が低いバンドよりＫｖが高くなる。ＶＣＯバンド選択回路１４が選択したバンドの周波数が高い程、ＣＰ電流選択回路１５が設定するチャージポンプ６の入出力電流を小さくする。具体的には、ＶＣＯバンド選択回路１４が選択したバンドの周波数が高い程、チャージポンプ６の電流源４１が流す電流を小さく設定する。即ち、選択されたバンドの周波数が高い程、位相誤差信号に基づいて入出力電流を生成する利得を低く設定する。
ＶＣＯバンド選択回路１４が選択したバンドの周波数が低い程、ＣＰ電流選択回路１５が設定するチャージポンプ６の入出力電流を大きくする。具体的には、ＶＣＯバンド選択回路１４が選択したバンドの周波数が低い程、チャージポンプ６の電流源４１が流す電流を大きく設定する。即ち、選択されたバンドの周波数が高い程、位相誤差信号に基づいて入出力電流を生成する利得を高く設定する。
各バンドにおいて、Ｋｖ×チャージポンプ電流の値がほぼ一定になるような値が、予め記憶回路１３に格納される。これにより、各バンドにおいて、安定したＣ／Ｎ、ロックアップタイムを得ることができる。
位相比較器が出力する誤差信号を入出力電流に変換するチャージポンプの変換利得をＩＫｐ（ｍＡ／ｒａｄ）、ＶＣＯの制御感度をＫｖ（Ｈｚ／Ｖ）、ループフィルタ関数（ラプラース関数）をＦ（ｓ）、ＶＣＯ出力に備えている分周器の分周比を１／Ｎとする。実施の形態１のＰＬＬ回路のフィードバックループの開ループゲインは、下記の式で表される。
Ｇ（ｓ）／（１＋Ｇ（ｓ）×Ｈ（ｓ））
但し、Ｇ（ｓ）、Ｈ（ｓ）は下記の式で表される。
Ｇ（ｓ）＝ＩＫｐ×Ｋｖ×Ｆ（ｓ）／ｓ
Ｈ（ｓ）＝１／Ｎ
ここでループフィルタに図１５のような完全積分２次タイプを用いるとＦ（ｓ）の伝達関数は下記の式で表される。抵抗５１、５２の抵抗値をＲ１、Ｒ２、コンデンサ５３の容量をＣとする。
Ｆ（ｓ）＝（ｓ・Ｃ・Ｒ２＋１）／（ｓ・Ｃ・Ｒ１）
これらの値を用いてＰＬＬ回路の引き込み時間や定常状態等を知る上での重要な要素である固有周波数ωｎおよびダンピング定数ξを示すと、下記の式になる。
ξ＝（Ｒ１×Ｃ／２）×（ＩＫｐ×Ｋｖ／（Ｎ×Ｃ×Ｒ１））1/2
ωｎ＝（ＩＫｐ×Ｋｖ／（Ｎ×Ｃ×Ｒ１））1/2
実施の形態１において、電圧制御発振器のバンドを決定すると、そのバンドにおけるＫｖの値に対応して定電圧型チャージポンプの入出力電流を可変させる。従来例においては、例えば図５のループフィルタ７の抵抗５１、コンデンサ５３のインピーダンスを変化させて、バンドにおけるＫｖの変化を補償した。しかし、これによりループフィルタ７のカットオフ周波数が変化し、ＰＬＬ回路の伝達関数が変化した。本発明においては、ループフィルタ７の特性を変えることなく、チャージポンプ６の利得を変えているので、ＰＬＬ回路のループゲインを一定に保ち、ＰＬＬ回路の特性変動が無いようにできる。実施の形態１のＰＬＬ回路は、全てのバンドにおいて安定して動作する。
実施の形態１において、スイッチ８及び固定電圧源９をなくし、例えばＶＣＯバンド選択回路１４が最初に一番低い周波数のバンドを選択し、そのバンドでＰＬＬ回路がロックするか否かを検出し、ロックしなければ順番に１つずつ高い周波数のバンドに切り替えていくことにより、最適のバンドを検出する方法が考えられる。しかし、この方法は最適バンドを検出するのに時間がかかる。実施の形態１のＰＬＬ回路は、更にスイッチ８及び固定電圧源９を有する。これにより、最適のバンドを速やかに検出できる。
スイッチ８は、通常の動作状態において、ループフィルタ７が出力する制御電圧を電圧制御発振器１に送る。最適バンドを検出する時、スイッチ８は最初に、ループフィルタの出力電圧に代えて、固定電圧源９の出力電圧を制御電圧として電圧制御発振器１に送る。スイッチ８が固定電圧源９の出力電圧を制御電圧として電圧制御発振器１に送る場合の機能に付いては、図７において説明する。
次に図７を用いて、スイッチ８を切り替える動作を説明する。図７は、本発明の実施の形態１の発振周波数制御方法のフローチャートである。
最初に、制御部６０２がスイッチ８に送ったスイッチ切り替え信号１６に従って、スイッチ８は固定電圧源９の出力電圧を制御電圧として電圧制御発振器１に送る。ＰＬＬ回路は開ループ状態になる（ステップ７０１）。固定電圧源９が出力する第１の固定電圧は電圧制御発振器１の周波数制御電圧の可変範囲のセンター値に設定することが好ましい。
制御部６０２がＶＣＯバンド選択回路１４に送った制御信号（図示しない）に従って、ＶＣＯバンド選択回路１４は、電圧制御発振器１のバンドを初期設定する（ステップ７０２）。初期設定のバンドは、全バンドのセンターの周波数のバンドにすることが好ましい。電圧制御発振器１は選択されたバンドで発振する。
制御部６０２は、設定周波数（電圧制御発振器１の目標発振周波数）に応じて決定したＮ、Ｒをそれぞれ分周器２、４に設定する（ステップ７０３）。電圧制御発振器１の発振周波数が目標発振周波数と一致した時、分周器２の出力信号の周波数ｆＯＳＣ／Ｎと分周器４の出力信号の周波数ｆＳＴＤ／Ｒとは一致する。
制御部６０２が制御信号（図示しない）を送って、周波数カウンタ１１及び演算回路１２に、電圧制御発振器１の出力信号の分周信号の周波数を測定するよう指示する。周波数カウンタ１１は、基準信号の分周信号と、電圧制御発振器１の出力信号の分周信号と、を入力し、それぞれの分周信号の数をカウントし（ステップ７０４）、２つの分周信号の周波数差に比例した第１の差分パルスと第２の差分パルスとを出力する。
演算回路１２は、第１の差分パルス及び第２の差分パルスを入力し、２つの隣接するＶＣＯバンドのセンター周波数をそれぞれＮで分周した信号を周波数カウンタ１１に入力した場合に周波数カウンタ１１が出力する第１の差分パルス（又は第２の差分パルス）の時間幅の整数分の１の周期を有するクロックで、第１の差分パルス又は第２の差分パルスの時間幅をカウントし、カウント値を記憶回路１３に格納する（ステップ７０５）。
ＶＣＯバンド選択回路１４は、記憶回路１４に格納された第１の差分パルス又は第２の差分パルスの時間幅のカウント値に応じて、電圧制御発振器１を最適のバンドに設定する（ステップ７０６）。
ＣＰ電流選択回路１５は、チャージポンプ６の電流の値を設定する（ステップ７０７）。
制御部６０２がスイッチ８にスイッチ切り替え信号１６を送る。スイッチ切り替え信号１６に従って、スイッチ８はループフィルタ７の出力電圧を制御電圧として電圧制御発振器１に送る。ＰＬＬ回路は閉ループ状態になる（ステップ７０８）。ＰＬＬ回路が通常の閉ループ動作を開始する。電圧制御発振器１は、設定されたバンドで目標周波数で発振する（ステップ７０９）。
図６は、本発明の実施の形態１の無線通信装置の概略的な構成を示すブロック図である。実施の形態１の無線通信装置は、携帯電話の移動端末又は携帯電話の基地局装置である。図６において、６０１は上記のＰＬＬ回路、６０２は制御部、６０３は入力部、６０４は低域濾波フィルタ（ＬＰＦ）、６０５は周波数加算器、６０６は帯域濾波フィルタ（ＢＰＦ）、６０７は送信部、６０８は無線アンテナ、６０９は受信部、６１０は帯域濾波フィルタ（ＢＰＦ）、６１１は周波数減算器、６１２は低域濾波フィルタ（ＬＰＦ）、６１３は出力部である。
制御部６０２は、マイクロコンピュータであって、無線通信装置の全体動作を制御する。制御部６０２は、無線通信装置が無線通信に使用する送信搬送波の周波数を変更る時、ＰＬＬ回路６０１の発振周波数を切り替え、ＢＰＦ６０６の通過帯域を切り替える。制御部６０２は、無線通信装置が無線通信に使用する受信搬送波の周波数を変更る時、ＰＬＬ回路６０１の発振周波数を切り替え、ＢＰＦ６１０の通過帯域を切り替える。
送信系の動作を説明する。入力部６０３は、ベースバンドの信号を入力する。ＬＰＦ６０４は、ベースバンドの入力信号の不要な高域成分をカットする。ＰＬＬ回路６０１は、所定の周波数の信号を出力する。周波数加算器６０５は、入力信号を変調する変調器である。周波数加算器６０５は、入力信号の周波数とＰＬＬ回路６０１の出力信号の周波数とを加算した周波数の信号を生成する
ＢＰＦ６０６は、周波数加算器６０５の出力信号の中から、所望の周波数帯域の成分のみを透過させる。送信部６０７は、ＢＰＦ６０６の出力信号を無線アンテナ６０８を通じて出力する。
次に、受信系の動作を説明する。受信部６０９は、無線アンテナ６０８を通じて無線信号を受信する。ＢＰＦ６１０は、受信した無線信号の中から所望の周波数帯域の成分のみを透過させる。ＰＬＬ回路６０１は、所定の周波数の信号を出力する。周波数減算器６１１は、ＢＰＦ６１０の出力信号をベースバンド信号に復調する復調器である。周波数減算器６１１は、ＢＰＦ６１０の出力信号の周波数からＰＬＬ回路６０１の出力信号の周波数を減算して、ベースバンド信号を出力する。
《実施の形態２》
図８及び図９を用いて、本発明の実施の形態２のＰＬＬ回路、無線通信装置及び発振周波数制御方法を説明する。図８は、本発明の実施の形態２のＰＬＬ回路の構成を示すブロック図である。実施の形態２のＰＬＬ回路は、２点切り替えのスイッチ８に代えて３点切り替えのスイッチ８８を有し、第２の固定電圧を供給する固定電圧源１０を更に有する点で、実施の形態１のＰＬＬ回路（図１）と異なる。それ以外の点において、実施の形態２のＰＬＬ回路は実施の形態１のＰＬＬ回路と同一である。固定電圧源１０は、電圧制御発振器１の半導体素子等と共に１つのＩＣに集積されている。
本発明の実施の形態２の無線通信装置は、実施の形態１のＰＬＬ回路に代えて、実施の形態２のＰＬＬ回路を有する。それ以外の点で、実施の形態２の無線通信装置は実施の形態１の無線通信装置と同一である（図６）。
実施の形態２のＰＬＬ回路回路の動作を説明する。スイッチ８８が、ループフィルタ７が出力する制御電圧を電圧制御発振器１に送る動作状態は、実施の形態１と同一である。
次に図９を用いて、スイッチ８８を切り替える動作を説明する。図９は、本発明の実施の形態２の発振周波数制御方法のフローチャートである。
最初に、制御部６０２がスイッチ８８に送ったスイッチ切り替え信号１６に従って、スイッチ８８は固定電圧源９の出力電圧（第１の固定電圧）を制御電圧として電圧制御発振器１に送る。ＰＬＬ回路は開ループ状態になる（ステップ９０１）。固定電圧源９が出力する第１の固定電圧は電圧制御発振器１の周波数制御電圧の可変範囲のセンター値に設定することが好ましい。
制御部６０２がＶＣＯバンド選択回路１４に送った制御信号（図示しない）に従って、ＶＣＯバンド選択回路１４は、電圧制御発振器１のバンドを初期設定する（ステップ９０２）。初期設定のバンドは、全バンドのセンターの周波数のバンドにすることが好ましい。電圧制御発振器１は選択されたバンドで発振する。
制御部６０２は、設定周波数（電圧制御発振器１の目標発振周波数）に応じて決定したＮ、Ｒをそれぞれ分周器２、４に設定する（ステップ９０３）。電圧制御発振器１の発振周波数が目標発振周波数と一致した時、分周器２の出力信号の周波数ｆＯＳＣ／Ｎと分周器４の出力信号の周波数ｆＳＴＤ／Ｒとは一致する。
制御部６０２が制御信号（図示しない）を送って、周波数カウンタ１１及び演算回路１２に、電圧制御発振器１の出力信号の分周信号の周波数を測定するよう指示する。周波数カウンタ１１は、基準信号の分周信号と、電圧制御発振器１の出力信号の分周信号と、を入力し、それぞれの分周信号の数をカウントし（ステップ９０４）、２つの分周信号の周波数差に比例した第１の差分パルスと第２の差分パルスとを出力する。
演算回路１２は、第１の差分パルス及び第２の差分パルスを入力し、２つの隣接するＶＣＯバンドのセンター周波数をそれぞれＮで分周した信号を周波数カウンタ１１に入力した場合に周波数カウンタ１１が出力する第１の差分パルス（又は第２の差分パルス）の時間幅の整数分の１の周期を有するクロックで、第１の差分パルス又は第２の差分パルスの時間幅をカウントし、カウント値を記憶回路１３に格納する（ステップ９０５）。
ＶＣＯバンド選択回路１４は、記憶回路１４に格納された第１の差分パルス又は第２の差分パルスの時間幅のカウント値に応じて、電圧制御発振器１を最適のバンドに設定する（ステップ９０６）。
この状態で、周波数カウンタ１１及び演算回路１２は、分周器２の出力信号の周波数ｆＯＳＣ／Ｎを再度測定する。固定電圧源９が出力する第１の固定電圧は電圧制御発振器１の周波数制御電圧の可変範囲のセンター値に設定されている。
演算回路１２は、周波数カウンタ１１が出力する第１の差分パルス及び第２の差分パルスを入力し、２つの隣接するＶＣＯバンドのセンター周波数をそれぞれＮで分周した信号を周波数カウンタ１１に入力した場合に周波数カウンタ１１が出力する第１の差分パルス（又は第２の差分パルス）の時間幅の整数分の１の周期を有するクロックで、第１の差分パルス又は第２の差分パルスの時間幅をカウントし、カウント値を記憶回路１３に格納する（ステップ９０７）。
次に、制御部６０２がスイッチ８８にスイッチ切り替え信号１６を送り、スイッチ８８は固定電圧源１０の出力電圧を制御電圧として電圧制御発振器１に送る。ＰＬＬ回路は開ループ状態を維持する（ステップ９０８）。固定電圧源１０が出力する第２の固定電圧は第１の固定電圧（電圧制御発振器１の周波数制御電圧の可変範囲のセンター値）から所定電圧だけずれた値である。
この状態で、周波数カウンタ１１及び演算回路１２は、分周器２の出力信号の周波数ｆＯＳＣ／Ｎを再々度測定する。
演算回路１２は、周波数カウンタ１１が出力する第１の差分パルス及び第２の差分パルスを入力し、２つの隣接するＶＣＯバンドのセンター周波数をそれぞれＮで分周した信号を周波数カウンタ１１に入力した場合に周波数カウンタ１１が出力する第１の差分パルス（又は第２の差分パルス）の時間幅の整数分の１の周期を有するクロックで、第１の差分パルス又は第２の差分パルスの時間幅をカウントし、カウント値を記憶回路１３に格納する（ステップ９０９）。
ＣＰ電流選択回路１５は、第１の固定電圧における第１の差分パルス又は第２の差分パルスの時間幅のカウント値と、第２の固定電圧における第１の差分パルス又は第２の差分パルスの時間幅のカウント値と、の差分から、そのバンドにおける電圧制御発振器１のＫｖを算出する（ステップ９１０）。
ＣＰ電流選択回路１５は、そのバンドにおける電圧制御発振器１のＫｖに適したチャージポンプ６の電流の値を設定する（ステップ９１１）。具体的には、実測したＫｖにおいて（Ｋｖ×チャージポンプ電流）がどのバンドにおいても一定の最適値になるように、チャージポンプ６の電流の値を設定する。
制御部６０２がスイッチ８８にスイッチ切り替え信号１６を送る。スイッチ切り替え信号１６に従って、スイッチ８８はループフィルタ７の出力電圧を制御電圧として電圧制御発振器１に送る。ＰＬＬ回路は閉ループ状態になる（ステップ９１２）。ＰＬＬ回路が通常の閉ループ動作を開始する。電圧制御発振器１は、設定されたバンドで目標周波数で発振する（ステップ９１３）。
実施の形態２のＰＬＬ回路においては、電圧制御発振器１のバンドを決定するとともに、そのバンドにおけるＫｖを電圧制御発振器１に印加する固定電圧の周波数制御電圧を変化させることにより測定する。そのＫｖの変化に対応して定電流型のチャージポンプ６の入出力電流を可変させる。これにより、ＰＬＬ回路のループゲインを一定に保ちＰＬＬ回路の特性変動が無いようにすることができる。インダクタ２０６，２０７やバラクタダイオード２０４、２０５、固定容量のコンデンサ２１０〜２１３等の素子の値が、バラツキを有していても、又は温度特性によりシフトしても、常に最適の補正が可能となる。
《実施の形態３》
図１０を用いて、本発明の実施の形態３のＰＬＬ回路、無線通信装置及び発振周波数制御方法を説明する。本発明の実施の形態３のＰＬＬ回路、無線通信装置の構成は、実施の形態２のＰＬＬ回路（図８）、無線通信装置（図６）と同一の構成を有する。但し、実施の形態３において、固定電圧源１０は、固定電圧源９が出力する第１の固定電圧より所定電圧だけ高い第２の固定電圧と、第１の固定電圧より所定電圧だけ低い第２の固定電圧と、を選択可能に出力できる。それ以外の点において、両者は同一である。
スイッチ８８を切り替えて行う実施の形態３のＰＬＬ回路の発振周波数制御方法を説明する。図１０は、本発明の実施の形態３の発振周波数制御方法のフローチャートである。
実施の形態３の発振周波数制御方法（図１０）においては、実施の形態２の発振周波数制御方法（図９）のステップ９０７とステップ９０８との間にステップ１００８を設ける。それ以外の点において、実施の形態３の発振周波数制御方法（図１０）は、実施の形態２の発振周波数制御方法（図９）と同一である。
図１０において、ステップ９０６で、電圧制御発振器１は最適のバンドに設定される。 この状態で、周波数カウンタ１１及び演算回路１２は、分周器２の出力信号の周波数ｆＯＳＣ／Ｎを再度測定する。固定電圧源９が出力する第１の固定電圧は電圧制御発振器１の周波数制御電圧の可変範囲のセンター値に設定されている。
演算回路１２は、周波数カウンタ１１が出力する第１の差分パルス及び第２の差分パルスを入力し、２つの隣接するＶＣＯバンドのセンター周波数をそれぞれＮで分周した信号を周波数カウンタ１１に入力した場合に周波数カウンタ１１が出力する第１の差分パルス（又は第２の差分パルス）の時間幅の整数分の１の周期を有するクロックで、第１の差分パルス又は第２の差分パルスの時間幅をカウントし、カウント値を記憶回路１３に格納する（ステップ９０７）。
ステップ９０７で、制御部６０２がスイッチ８８にスイッチ切り替え信号１６を送り、スイッチ８８はループフィルタ７の出力電圧を制御電圧として電圧制御発振器１に送る。ＰＬＬ回路は閉ループ状態になる。
この状態で、周波数カウンタ１１及び演算回路１２は、分周器２の出力信号の周波数ｆＯＳＣ／Ｎを再々度測定する。
演算回路１２は、周波数カウンタ１１が出力する第１の差分パルス及び第２の差分パルスを入力し、２つの隣接するＶＣＯバンドのセンター周波数をそれぞれＮで分周した信号を周波数カウンタ１１に入力した場合に周波数カウンタ１１が出力する第１の差分パルス（又は第２の差分パルス）の時間幅の整数分の１の周期を有するクロックで、第１の差分パルス又は第２の差分パルスの時間幅をカウントし、カウント値を記憶回路１３に格納する。制御部６０２は、閉ループ状態での発振周波数が、第１の固定電圧の上下どちら側にずれているかを判断する。
閉ループ状態での発振周波数が第１の固定電圧より高ければ、固定電圧源１０は、固定電圧源９が出力する第１の固定電圧より所定電圧だけ高い第２の固定電圧を出力する。
閉ループ状態での発振周波数が第１の固定電圧より低ければ、固定電圧源１０は、固定電圧源９が出力する第１の固定電圧より所定電圧だけ低い第２の固定電圧を出力する（ステップ１００８）。
制御部６０２がスイッチ８８にスイッチ切り替え信号１６を送り、スイッチ８８は固定電圧源１０の出力電圧を制御電圧として電圧制御発振器１に送る。ＰＬＬ回路は開ループ状態になる（ステップ９０８）。以下、実施の形態２と同様の方法でそのバンドにおける電圧制御発振器１のＫｖを算出し、Ｋｖに適したチャージポンプ６の電流の値を設定する（ステップ９０９、〜９１１）。
制御部６０２がスイッチ８８にスイッチ切り替え信号１６を送る。スイッチ切り替え信号１６に従って、スイッチ８８はループフィルタ７の出力電圧を制御電圧として電圧制御発振器１に送る。ＰＬＬ回路は閉ループ状態になる（ステップ９１２）。ＰＬＬ回路が通常の閉ループ動作を開始する。電圧制御発振器１は、設定されたバンドで目標周波数で発振する（ステップ９１３）。
同一バンド内において周波数制御電圧に応じてＫｖが変化する場合でも、実施の形態３の方法により実際のロック動作点に近い周波数制御電圧の近傍のＫｖを測定することができ、補正の精度を上げることができる。
実施の形態３においては、固定電圧源１０は、固定電圧源９が出力する第１の固定電圧より所定電圧だけ高い第２の固定電圧と、第１の固定電圧より所定電圧だけ低い第２の固定電圧と、を選択可能に出力できた。これに代えて、スイッチ８を４点切り替えスイッチとし、スイッチ８がを通じて、第１の固定電圧源９と、第１の固定電圧より所定電圧だけ高い第２の固定電圧と、第１の固定電圧より所定電圧だけ低い第３の固定電圧と、を選択可能に出力できるように構成しても良い。
《実施の形態４》
図１１を用いて、本発明の実施の形態４のＰＬＬ回路、無線通信装置及び発振周波数制御方法を説明する。本発明の実施の形態４のＰＬＬ回路、無線通信装置の構成は、実施の形態３のＰＬＬ回路（図８）、無線通信装置（図６）と同一の構成を有する。
実施の形態４のＰＬＬ回路の発振周波数制御方法を説明する。実施の形態４のＰＬＬ回路は、発振周波数の可変範囲が非常に狭い。図１１は、本発明の実施の形態４の発振周波数制御方法のフローチャートである。 図１１において、最初に、ＰＬＬ回路の電源を投入する（ステップ１１０１）。図１０の方法で、電圧制御発振器１のバンドと、チャージポンプ６の入出力電流とを設定する（ステップ１１０２）。初期設定では、電圧制御発振器１が動作周波数帯域のセンターの動作周波数で発振するように設定する。
携帯電話の移動端末（又は基地局装置）である実施の形態４の無線通信装置が、周波数チャンネルを変更する。ＰＬＬ回路の目標発振周波数が変更される（ステップ１１０３）。しかし、周波数の変更幅は非常に狭いので、電圧制御発振器１は電源投入時の設定のバンドで発振し、チャージポンプ６は電源投入時の設定で電流を入出力する（ステップ１１０４）。ＰＬＬ回路がロックする。電圧制御発振器１は、設定されたバンドで目標周波数で発振する（ステップ１１０５）。
実施の形態４において、実施の形態３のＰＬＬ回路、無線通信装置について説明した。実施の形態４の発振周波数制御方法を、実施の形態１又は２のＰＬＬ回路、無線通信装置に適用することも出来る。
《実施の形態５》
図１２を用いて、本発明の実施の形態５のＰＬＬ回路、無線通信装置及び発振周波数制御方法を説明する。本発明の実施の形態５のＰＬＬ回路、無線通信装置の構成は、実施の形態３のＰＬＬ回路（図８）、無線通信装置（図６）と同一の構成を有する。
実施の形態５のＰＬＬ回路の発振周波数制御方法を説明する。実施の形態５の無線通信装置は無線通信信号の待ち受け時（非無線通信時）に制御部６０２がバンド選択動作及びチャージポンプ６の利得の設定動作を許可し、実施の形態３において説明したバンド選択動作とチャージポンプ電流選択動作を行う。無線通信信号の送受信時には、制御部６０２がバンド選択動作及びチャージポンプ６の利得の設定動作を禁止し、これらの動作を行わない。非無線通信時においても、変更された無線通信周波数チャンネルが元の無線通信周波数チャンネルから所定チャンネル数以上ずれた場合はＰＬＬ回路はバンド選択及びチャージポンプ電流の設定動作を行い、ズレ量が所定チャンネル数未満である場合は選択動作を行わない。
実施の形態５のＰＬＬ回路は、制御部６０２から送られた選択制御信号に応じて、バンド選択動作とチャージポンプ電流選択動作との制御方法を切り替える機能を有する。
図１２は、本発明の実施の形態５の発振周波数制御方法のフローチャートである。 図１２において、最初のステップ１１０１〜１１０５は実施の形態４（図１１）と同一である。ステップ１１０３において、変更された無線通信周波数チャンネルが元の無線通信周波数チャンネルからずれたズレ量は、所定チャンネル数未満であったとする。
図１２において、ステップ１２０６〜１２０８のみが実施の形態４（図１１）と異なる。ステップ１２０６〜１２０８を説明する。
携帯電話の移動端末（又は基地局装置）である実施の形態５の無線通信装置が、周波数チャンネルを変更する。ＰＬＬ回路の目標発振周波数が変更される（ステップ１２０６）。変更された無線通信周波数チャンネルが元の無線通信周波数チャンネルから所定チャンネル数以上ずれたとする。
制御部６０２から送られた選択制御信号に応じて、ＰＬＬ回路は、実施の形態１〜３のいずれかの発振周波数制御方法を実行し、電圧制御発振器１のバンド設定とチャージポンプ６の電流設定とを行う（ステップ１２０７）。新しい設定で、ＰＬＬ回路がロックする（ステップ１２０８）。
実施の形態５において、実施の形態３のＰＬＬ回路、無線通信装置について説明した。実施の形態５の発振周波数制御方法を、実施の形態１又は２のＰＬＬ回路、無線通信装置に適用することも出来る。
《実施の形態６》
図１３を用いて、本発明の実施の形態６のＰＬＬ回路、無線通信装置及び発振周波数制御方法を説明する。本発明の実施の形態６のＰＬＬ回路、無線通信装置の構成は、実施の形態３のＰＬＬ回路（図８）、無線通信装置（図６）と同一の構成を有する。
実施の形態６のＰＬＬ回路の発振周波数制御方法を説明する。実施の形態６の無線通信装置は無線通信信号の待ち受け時（非無線通信時）に制御部６０２がバンド選択動作及びチャージポンプ６の利得の設定動作を許可し、実施の形態３において説明したバンド選択動作とチャージポンプ電流選択動作を行う。無線通信信号の送受信時には、制御部６０２がバンド選択動作及びチャージポンプ６の利得の設定動作を禁止し、これらの動作を行わない。非無線通信時においても、変更された無線通信周波数チャンネルが元の無線通信周波数チャンネルから所定チャンネル数以上ずれた場合はＰＬＬ回路はバンド選択及びチャージポンプ電流の設定動作を行い、ズレ量が所定チャンネル数未満である場合は選択動作を行わない。
実施の形態６のＰＬＬ回路は、制御部６０２から送られた選択制御信号に応じて、バンド選択動作とチャージポンプ電流選択動作との制御方法を切り替える機能を有する。実施の形態６のＰＬＬ回路は、広帯域の発振周波数制御範囲を有しており、例えば複数のバンドにまたがった周波数制御が必要な場合、早いロックアップタイムが要求される。そのような場合、再度実施の形態３の方法によりバンド及びチャージポンプ電流の選択をし直す時間が無い。
図１３は、本発明の実施の形態６の発振周波数制御方法のフローチャートである。 図１３において、最初のステップ１１０１〜１１０５は実施の形態４（図１１）と同一である。ステップ１１０３において、変更された無線通信周波数チャンネルが元の無線通信周波数チャンネルからずれたズレ量は、所定チャンネル数未満であったとする。
図１３において、ステップ１３０６〜１３０８のみが実施の形態４（図１１）と異なる。ステップ１３０６〜１３０８を説明する。
携帯電話の移動端末（又は基地局装置）である実施の形態６の無線通信装置が、周波数チャンネルを変更する。ＰＬＬ回路の目標発振周波数が変更される（ステップ１３０６）。変更された無線通信周波数チャンネルが元の無線通信周波数チャンネルから所定チャンネル数以上ずれたとする。しかし、早いロックアップタイムが要求されており、再度実施の形態３の方法によりバンド及びチャージポンプ電流の選択をし直す時間が無い。
実施の形態６の記憶回路１３は、ＰＬＬ回路の各無線通信周波数チャンネルがどのバンドの周波数であるかと言う情報と、各バンドにおける最適なチャージポンプ電流の値を所定のテーブルとして記憶している。新たな目標周波数が設定された場合、制御部６０２からの指令を受けて、ＶＣＯバンド選択回路１４とＣＰ電流選択回路１５とは、新たな目標周波数に基づいて、又は新たな目標周波数と前記所定の目標周波数との差分に基づいて、記憶回路１３に記憶されたテーブルを用いて電圧制御発振器１のバンド設定とチャージポンプ６の利得の設定とを行う（ステップ１３０７）。新しい設定で、ＰＬＬ回路がロックする（ステップ１３０８）。
ＶＣＯバンド選択回路１４及びＣＰ電流選択回路１５をマイクロコンピュータで構成した場合は、ＰＬＬ回路の各無線通信周波数チャンネルがどのバンドの周波数であるかと言う情報と、各バンドにおける最適なチャージポンプ電流の値を導出する所定の演算式を有していても良い。
素早いロックアップが要求される時は、ＰＬＬ回路が実施の形態６のステップ１３０７の発振周波数制御方法を実行し、ある程度時間を掛けて精度の良い設定を行う時は、ＰＬＬ回路が実施の形態５のステップ１２０７の発振周波数制御方法を実行しても良い。ステップ１２０７の発振周波数制御方法を実行した場合は、記憶回路１３に格納されたデータを更新する。これにより、記憶回路１３に記憶されたデータを用いるステップ１３０７の発振周波数制御方法の設定精度を向上させることが出来る。
実施の形態６において、実施の形態３のＰＬＬ回路、無線通信装置について説明した。実施の形態６の発振周波数制御方法を、実施の形態１又は２のＰＬＬ回路、無線通信装置に適用することも出来る。
実施例１から６において、第１又は第２の固定電圧を制御電圧として印加して電圧制御発振器１の発振周波数を測定する状態から、スイッチ８の接続を切り替えて、ループフィルタ７の出力電圧を制御電圧として印加して電圧制御発振器１を発振させる状態に切り替える時、チャージポンプ６の利得を過渡的に高く設定し、所定時間後又は電圧制御発振器１の発振周波数が目標周波数に対して所定の誤差範囲にロックした後、チャージポンプ６の利得を選択されたバンドに応じた適切な値に設定しても良い。チャージポンプ電流を過渡的に増加させることにより、開ループから閉ループにする時にＰＬＬ回路のロックアップタイムを早くできる。
過渡的に増幅した電流値を、選択したバンドに最適のチャージポンプ電流値に比例した値としても良い。例えば、選択したバンドに最適のチャージポンプ電流値に１より大きな比例定数を掛けた電流値を、過渡的に増幅した電流値とする。ロックアップ動作をＫｖの影響うけることなく安定して行うことができる。
本発明にかかるＰＬＬ回路は、複数のバンドを有する電圧制御発振器を安定的に制御することができ、通信モジュールや携帯端末を含めた無線通信機器等の回路として有用である。本発明の発振周波数制御方法は、無線通信機器等のＰＬＬ回路の制御方法として有用である。本発明の無線通信装置は、携帯電話等の無線通信装置として有用である。
本発明の実施の形態１のＰＬＬ回路の構成を示すブロック図 本発明の実施の形態１の電圧制御発振器の構成の主要部を示す概略的な回路図 本発明の実施の形態１の電圧制御発振器の各バンドの特性を示す図 本発明の実施の形態１のチャージポンプの構成を示す概略的な回路図 本発明の実施の形態１のループフィルタの構成を示す概略的な回路図 本発明の実施の形態１の無線通信装置の概略的な構成を示すブロック図 本発明の実施の形態１の発振周波数制御方法のフローチャート 本発明の実施の形態２及び３のＰＬＬ回路の構成を示すブロック図 本発明の実施の形態２の発振周波数制御方法のフローチャート 本発明の実施の形態３の発振周波数制御方法のフローチャート 本発明の実施の形態４の発振周波数制御方法のフローチャート 本発明の実施の形態５の発振周波数制御方法のフローチャート 本発明の実施の形態６の発振周波数制御方法のフローチャート 従来の発明におけるＰＬＬ回路１ 従来の発明におけるＰＬＬ回路２
符号の説明
１ 制御発振器
２、４ 分周器
３ 基準信号発振器
５ 位相比較器
６ チャージポンプ
７ ループフィルタ
８、８８ スイッチ
９、１０ 固定電圧電源
１１ 周波数カウンタ
１２ 演算回路
１３ 記憶回路
１４ ＶＣＯ選択回路
１５ チャージポンプ選択回路
１４０１ アナログ／デジタル変換回路
１４０２ 演算回路
２０４、２０５ バラクタダイオード
２１０〜２１３ コンデンサ
２２０〜２２３ スイッチ
２０６、２０７ インダクタ
４１、４２、４３ 電流源
４３、４４ スイッチ

Claims (19)

  1. 複数の発振周波数帯域（以下、「バンド」と呼ぶ。）を有し、選択されたバンドにおいて制御電圧に応じた周波数で発振する電圧制御発振器と、
    前記電圧制御発振器の出力信号を分周する第１の分周器と、
    基準信号発振器と、
    前記基準信号発振器が出力する基準信号を分周する第２の分周器と、
    前記第１の分周器の出力信号と前記第２の分周器の出力信号との位相誤差を検出し、位相誤差信号を出力する位相比較器と、
    前記位相誤差信号に基づき、選択されたバンドに応じて設定された利得で生成した電流を入出力するチャージポンプと、
    前記チャージポンプが入出力する電流により所定の低域周波数濾波特性で電圧を増減させ、前記制御電圧を生成するループフィルタと、
    を有することを特徴とするＰＬＬ（Phase Locked Loop）回路。
  2. 前記基準信号又は前記基準信号の分周信号と、前記電圧制御発振器の出力信号又はその分周信号と、を入力し、前記基準信号又は前記基準信号の分周信号に基づいて、前記電圧制御発振器の出力信号又はその分周信号の周波数を測定する周波数測定部と、
    前記周波数測定部が測定した周波数に応じて、前記電圧制御発振器が動作するバンドを選択するバンド選択部と、
    を更に有することを特徴とする請求項１に記載のＰＬＬ回路。
  3. 前記チャージポンプは、前記位相誤差信号に応じた期間、選択されたバンドに応じて設定された電流を入出力することを特徴とする請求項１に記載のＰＬＬ回路。
  4. 前記ループフィルタと前記電圧制御発振器との間に挿入されたスイッチを更に有し、
    前記スイッチは、前記ループフィルタの出力電圧及び第１の固定電圧のいずれかを前記電圧制御発振器の制御電圧として選択的に出力することを特徴とする請求項１に記載のＰＬＬ回路。
  5. 前記ループフィルタと前記電圧制御発振器との間に挿入されたスイッチを更に有し、
    前記スイッチは、前記ループフィルタの出力電圧、第１の固定電圧、並びに１又は複数の第２の固定電圧の中から選択された電圧を前記電圧制御発振器の制御電圧として出力することを特徴とする請求項１に記載のＰＬＬ回路。
  6. 請求項１から請求項５のいずれかの請求項に記載のＰＬＬ回路を有し、前記ＰＬＬ回路が出力する前記電圧制御発振器の出力信号又はそれを分周した信号により、入力信号を変調して無線で送信し、又は無線で受信した入力信号を復調する無線通信装置。
  7. 前記無線通信装置が携帯電話の移動端末、携帯電話の基地局装置のいずれかであることを特徴とする請求項６に記載の無線通信装置。
  8. 複数のバンドを有する電圧制御発振器を、選択したバンドで発振させる発振ステップと、
    前記電圧制御発振器の出力信号を分周する第１の分周ステップと、
    基準信号を分周する第２の分周ステップと、
    前記第１の分周ステップにおける分周信号と前記第２の分周ステップにおける分周信号との位相誤差を検出し、位相誤差信号を出力する位相比較ステップと、
    前記位相誤差信号に基づき、選択されたバンドに応じて設定された利得で生成した電流を入出力する電流駆動ステップと、
    前記電流駆動ステップで入出力する電流により所定の低域周波数濾波特性で電圧を増減させ、前記電圧制御発振器の制御電圧を生成する制御電圧生成ステップと、
    を有することを特徴とする発振周波数制御方法。
  9. 前記電流駆動ステップにおいて、前記位相誤差信号に応じた期間、選択されたバンドに応じて設定された電流を入出力することを特徴とする請求項８に記載の発振周波数制御方法。
  10. 前記電圧制御発振器を所定のバンドに設定し且つ一定の前記制御電圧を印加した状態で、前記基準信号又は前記基準信号の分周信号と、前記電圧制御発振器の出力信号又はその分周信号と、を入力し、前記基準信号又は前記基準信号の分周信号に基づいて、前記電圧制御発振器の出力信号又はその分周信号の周波数を測定する第１の周波数測定ステップと、
    前記第１の周波数測定ステップにおいて測定した周波数に応じて、前記電圧制御発振器が動作するバンドを選択するバンド選択ステップと、
    を更に有することを特徴とする請求項８に記載の発振周波数制御方法。
  11. 選択されたバンドにおいて、第１の固定電圧を前記制御電圧として印加して、前記電圧制御発振器の発振周波数を測定する第２の周波数測定ステップと、
    選択されたバンドにおいて、第２の固定電圧を前記制御電圧として印加して、前記電圧制御発振器の発振周波数を測定する第３の周波数測定ステップと、
    前記第２の周波数測定ステップで測定した発振周波数と、前記第３の周波数測定ステップで測定した発振周波数との差分に基づいて、そのバンドでの前記電流駆動ステップにおける利得を設定する利得設定ステップと、
    前記電流駆動ステップにおいて、前記位相誤差信号に基づき、設定された利得で生成した電流を入出力し、前記制御電圧生成ステップの出力電圧を前記制御電圧として印加して、前記電圧制御発振器を発振させるステップと、
    を有することを特徴とする請求項８に記載の発振周波数制御方法。
  12. 選択されたバンドにおいて、第１の固定電圧を前記制御電圧として印加して、前記電圧制御発振器の発振周波数を測定する第２の周波数測定ステップと、
    選択されたバンドにおいて、前記制御電圧生成ステップの出力電圧を前記制御電圧として印加して、前記電圧制御発振器の発振周波数を測定する第４の周波数測定ステップと、
    選択されたバンドにおいて、第４の周波数測定ステップにおいて測定した周波数が前記第２の周波数測定ステップにおいて測定した周波数より高ければ、前記第１の固定電圧より所定電圧だけ高い固定電圧を選択し、第４の周波数測定ステップにおいて測定した周波数が前記第２の周波数測定ステップにおいて測定した周波数より低ければ、前記第１の固定電圧より所定電圧だけ低い固定電圧を選択し、選択された固定電圧を前記制御電圧として印加して、前記電圧制御発振器の発振周波数を測定する第５の周波数測定ステップと、
    前記第２の周波数測定ステップで測定した発振周波数と、前記第５の周波数測定ステップで測定した発振周波数との差分に基づいて、そのバンドでの前記電流駆動ステップにおける利得を設定する利得設定ステップと、
    前記電流駆動ステップにおいて、前記位相誤差信号に基づき、設定された利得で生成した電流を入出力し、前記制御電圧生成ステップの出力電圧を前記制御電圧として印加して、前記電圧制御発振器を発振させるステップと、
    を有することを特徴とする請求項８に記載の発振周波数制御方法。
  13. 電源投入時に、所定の周波数を目標周波数として、請求項１０から請求項１２のいずれかの請求項に記載の発振周波数制御方法を実行し、目標周波数を含むバンドを選択し、前記電流駆動ステップにおける利得を設定することを特徴とする発振周波数制御方法。
  14. バンド選択動作及び前記電流駆動ステップにおける利得の設定動作を禁止し、又は許可するステップを更に有し、
    バンド選択動作及び前記電流駆動ステップにおける利得の設定動作を許可した場合にのみ、請求項１０から請求項１２のいずれかの請求項に記載の発振周波数制御方法を実行することを特徴とする発振周波数制御方法。
  15. 電源投入時に、前記電圧制御発振器が所定の目標周波数で発振するように、請求項８から請求項１２のいずれかの請求項に記載の発振周波数制御方法を実行するステップと、
    新たな目標周波数が設定された場合、新たな目標周波数に基づいて、又は新たな目標周波数と前記所定の目標周波数との差分に基づいて、所定の演算式又は所定のテーブルを用いてバンドの選択と前記電流駆動ステップにおける利得の設定とを行うステップを更に有することを特徴とする発振周波数制御方法。
  16. 各バンドにおける前記電流駆動ステップの利得を記憶する記憶部から、選択したバンドに対応する前記電流駆動ステップの利得を読み出して設定し、請求項８に記載の発振周波数制御方法を実行するステップと、
    請求項１１０から請求項１２のいずれかの請求項に記載の発振周波数制御方法を実行するステップと、
    を選択的に実行することを特徴とする発振周波数制御方法。
  17. 固定電圧を前記制御電圧として印加して前記電圧制御発振器の発振周波数を測定する周波数測定ステップから、前記制御電圧生成ステップの出力電圧を前記制御電圧として印加して前記電圧制御発振器を発振させるステップに切り替える時、前記電流駆動ステップの利得を過渡的に高く設定し、所定時間後又は前記電圧制御発振器の発振周波数が目標周波数に対して所定の誤差範囲にロックした後、前記電流駆動ステップの利得を前記選択されたバンドに応じた値に設定することを特徴とする請求項１０から請求項１２のいずれかの請求項に記載の発振周波数制御方法。
  18. 電圧制御発振器の出力信号又はそれを分周した信号により、入力信号を変調して無線で送信し、又は無線で受信した入力信号を復調する無線通信ステップと、
    前記無線通信ステップを実行していない時に、請求項１０から請求項１２のいずれかの請求項に記載の発振周波数制御方法を実行する調整ステップと、
    を有することを特徴とする発振周波数制御方法。
  19. 前記無線通信ステップを実行していおらず、且つ前記無線通信ステップにおける前記電圧制御発振器の発振周波数が目標周波数から所定の閾値以上ずれている時に、前記調整ステップを実行することを特徴とする請求項１８に記載の発振周波数制御方法。
JP2004129507A 2004-04-26 2004-04-26 Ｐｌｌ回路、無線通信装置及び発振周波数制御方法 Withdrawn JP2005311945A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004129507A JP2005311945A (ja) 2004-04-26 2004-04-26 Ｐｌｌ回路、無線通信装置及び発振周波数制御方法
US11/100,896 US7301414B2 (en) 2004-04-26 2005-04-07 PLL circuit, radio-communication equipment and method of oscillation frequency control
CNA200510068980XA CN1691513A (zh) 2004-04-26 2005-04-26 Pll电路，无线电通讯设备以及振荡频率控制的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004129507A JP2005311945A (ja) 2004-04-26 2004-04-26 Ｐｌｌ回路、無線通信装置及び発振周波数制御方法

Publications (1)

Publication Number Publication Date
JP2005311945A true JP2005311945A (ja) 2005-11-04

Family

ID=35135824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004129507A Withdrawn JP2005311945A (ja) 2004-04-26 2004-04-26 Ｐｌｌ回路、無線通信装置及び発振周波数制御方法

Country Status (3)

Country Link
US (1) US7301414B2 (ja)
JP (1) JP2005311945A (ja)
CN (1) CN1691513A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246605A (ja) * 2008-03-31 2009-10-22 Sony Corp Ｐｌｌ回路およびそのｉｃ
JP2010068165A (ja) * 2008-09-10 2010-03-25 Nec Corp 低周波透過回路、通信回路、通信方法、通信回路のレイアウト方法
JP2011509060A (ja) * 2008-01-07 2011-03-17 クゥアルコム・インコーポレイテッド 位相ロックループ（ｐｌｌ）のループ帯域幅を較正するシステムおよび方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006279392A (ja) * 2005-03-29 2006-10-12 Renesas Technology Corp 通信用半導体集積回路
US7692419B1 (en) * 2005-09-26 2010-04-06 Cypress Semiconductor Corporation Method and apparatus for enhanced frequency measurement
JP2007158891A (ja) * 2005-12-07 2007-06-21 Matsushita Electric Ind Co Ltd 周波数シンセサイザ及び無線通信機器並びに制御方法
DE102005060472B3 (de) * 2005-12-17 2007-04-26 Atmel Germany Gmbh PLL-Frequenzgenerator
JP2008072166A (ja) * 2006-09-12 2008-03-27 Sony Corp 位相同期回路および電子機器
US7973608B2 (en) 2006-11-30 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Phase locked loop, semiconductor device, and wireless tag
CN101197571B (zh) * 2006-12-08 2010-10-13 智原科技股份有限公司 自动切换锁相回路
US7948290B2 (en) * 2007-07-23 2011-05-24 Panasonic Corporation Digital PLL device
US20090072911A1 (en) * 2007-09-14 2009-03-19 Ling-Wei Ke Signal generating apparatus and method thereof
US8094022B2 (en) * 2007-09-25 2012-01-10 Infinid Technologies, Inc Active ID tags for increased range and functionality
US7714667B2 (en) * 2007-11-02 2010-05-11 Agere Systems Inc. Programmable linear trimming method and system for phase locked loop circuit calibration
US20090167389A1 (en) * 2007-12-31 2009-07-02 Chipidea Microelectronica S.A. Voltage-Controlled Oscillator
JP5181791B2 (ja) * 2008-04-03 2013-04-10 ソニー株式会社 電圧制御型可変周波数発振回路および信号処理回路
JP2009250807A (ja) * 2008-04-07 2009-10-29 Seiko Epson Corp 周波数測定装置及び測定方法
US7830216B1 (en) * 2008-09-23 2010-11-09 Silicon Labs Sc, Inc. Precision, temperature stable clock using a frequency-control circuit and a single oscillator
US7764131B1 (en) 2008-09-23 2010-07-27 Silicon Labs Sc, Inc. Precision, temperature stable clock using a frequency-control circuit and dual oscillators
JP2010130412A (ja) 2008-11-28 2010-06-10 Renesas Technology Corp 半導体集積回路
JP2010252161A (ja) * 2009-04-17 2010-11-04 Hitachi Kokusai Electric Inc ダイオードスイッチ回路
JP5448870B2 (ja) * 2009-04-23 2014-03-19 ルネサスエレクトロニクス株式会社 Ｐｌｌ回路
US20100293426A1 (en) * 2009-05-13 2010-11-18 Qualcomm Incorporated Systems and methods for a phase locked loop built in self test
US8143958B2 (en) * 2009-05-20 2012-03-27 Qualcomm, Incorporated Systems and methods for self testing a voltage controlled oscillator in an open loop configuration
JP2010271091A (ja) 2009-05-20 2010-12-02 Seiko Epson Corp 周波数測定装置
JP5440999B2 (ja) 2009-05-22 2014-03-12 セイコーエプソン株式会社 周波数測定装置
JP5517033B2 (ja) 2009-05-22 2014-06-11 セイコーエプソン株式会社 周波数測定装置
JP5582447B2 (ja) 2009-08-27 2014-09-03 セイコーエプソン株式会社 電気回路、同電気回路を備えたセンサーシステム、及び同電気回路を備えたセンサーデバイス
JP5815918B2 (ja) 2009-10-06 2015-11-17 セイコーエプソン株式会社 周波数測定方法、周波数測定装置及び周波数測定装置を備えた装置
JP5876975B2 (ja) 2009-10-08 2016-03-02 セイコーエプソン株式会社 周波数測定装置及び周波数測定装置における変速分周信号の生成方法
JP5883558B2 (ja) 2010-08-31 2016-03-15 セイコーエプソン株式会社 周波数測定装置及び電子機器
FR2964809B1 (fr) * 2010-09-14 2012-11-02 St Microelectronics Sa Dispositif et procede de generation d'un signal de frequence parametrable
US8358159B1 (en) 2011-03-10 2013-01-22 Applied Micro Circuits Corporation Adaptive phase-locked loop (PLL) multi-band calibration
US9099956B2 (en) 2011-04-26 2015-08-04 King Abdulaziz City For Science And Technology Injection locking based power amplifier
JP5727961B2 (ja) * 2012-03-30 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置及びバラツキ情報取得プログラム
WO2014178314A1 (ja) * 2013-04-30 2014-11-06 株式会社フジクラ 送信装置、受信装置、送受信システム、送信方法、及び受信方法
US9077328B1 (en) * 2014-01-17 2015-07-07 Broadcom Corporation Method and apparatus for reference-less repeater with digital control
CN106130544B (zh) * 2016-06-15 2021-10-29 上海兆芯集成电路有限公司 自动频带校准方法与系统
JP6828484B2 (ja) * 2017-02-08 2021-02-10 株式会社デンソー レーダ用ｐｌｌ回路
CN107863959B (zh) * 2017-12-14 2024-01-30 四川易冲科技有限公司 一种频率校准的方法及装置
KR102608472B1 (ko) * 2018-10-31 2023-12-04 삼성전자주식회사 무선 통신 장치 및 방법
US11152974B2 (en) 2018-10-31 2021-10-19 Samsung Electronics Co., Ltd. Wireless communication apparatus and method
CN109712591B (zh) * 2018-12-24 2021-01-05 惠科股份有限公司 时序控制方法、时序控制芯片和显示装置
CN113985127A (zh) * 2021-10-13 2022-01-28 杭州电子科技大学 应用于超声加工的多频段谐振频率追踪电路及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154934A (ja) 1996-11-21 1998-06-09 Fujitsu Ltd 高安定化されたｐｌｌ周波数シンセサイザ回路
US6147567A (en) * 1998-05-29 2000-11-14 Silicon Laboratories Inc. Method and apparatus for providing analog and digitally controlled capacitances for synthesizing high-frequency signals for wireless communications
JP3488180B2 (ja) * 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
US6552618B2 (en) * 2000-12-13 2003-04-22 Agere Systems Inc. VCO gain self-calibration for low voltage phase lock-loop applications
US6744324B1 (en) * 2001-03-19 2004-06-01 Cisco Technology, Inc. Frequency synthesizer using a VCO having a controllable operating point, and calibration and tuning thereof
US6583675B2 (en) * 2001-03-20 2003-06-24 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources
GB0127537D0 (en) 2001-11-16 2002-01-09 Hitachi Ltd A communication semiconductor integrated circuit device and a wireless communication system
DE10229130B3 (de) * 2002-06-28 2004-02-05 Advanced Micro Devices, Inc., Sunnyvale PLL mit Automatischer Frequenzeinstellung
US7230496B2 (en) * 2004-02-19 2007-06-12 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer, radio communication system using the synthesizer, and control method of the synthesizer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011509060A (ja) * 2008-01-07 2011-03-17 クゥアルコム・インコーポレイテッド 位相ロックループ（ｐｌｌ）のループ帯域幅を較正するシステムおよび方法
JP2014096819A (ja) * 2008-01-07 2014-05-22 Qualcomm Incorporated 位相ロックループ（ｐｌｌ）のループ帯域幅を較正するシステムおよび方法
JP2009246605A (ja) * 2008-03-31 2009-10-22 Sony Corp Ｐｌｌ回路およびそのｉｃ
JP4636106B2 (ja) * 2008-03-31 2011-02-23 ソニー株式会社 Ｐｌｌ回路およびそのｉｃ
US7965144B2 (en) 2008-03-31 2011-06-21 Sony Corporation Phase locked loop circuit and integrated circuit for the same
JP2010068165A (ja) * 2008-09-10 2010-03-25 Nec Corp 低周波透過回路、通信回路、通信方法、通信回路のレイアウト方法

Also Published As

Publication number Publication date
US7301414B2 (en) 2007-11-27
CN1691513A (zh) 2005-11-02
US20050237125A1 (en) 2005-10-27

Similar Documents

Publication Publication Date Title
JP2005311945A (ja) Ｐｌｌ回路、無線通信装置及び発振周波数制御方法
EP1168627B1 (en) Frequency synthesizer
US6670861B1 (en) Method of modulation gain calibration and system thereof
US7800452B2 (en) Phase locked loop circuit
US6967513B1 (en) Phase-locked loop filter with out of band rejection in low bandwidth mode
KR100679336B1 (ko) 위상제어루프주파수합성기
US7230496B2 (en) Frequency synthesizer, radio communication system using the synthesizer, and control method of the synthesizer
JP4638806B2 (ja) 位相同期ループ回路、オフセットｐｌｌ送信機、通信用高周波集積回路及び無線通信システム
JP5573484B2 (ja) 位相同期回路および無線通信装置
US20060006914A1 (en) Method of implementing multi-transfer curve phase lock loop
US7012470B2 (en) Communication semiconductor integrated circuit with frequency adjustment/control circuit
US9030241B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching
JP3842227B2 (ja) Ｐｌｌ周波数シンセサイザ及びその発振周波数選択方法
WO2005025069A1 (en) Phase locked loop
US8362843B2 (en) Method and apparatus for multi-point calibration for synthesizing varying frequency signals
JP4794790B2 (ja) 可変周波数発振器
JPH10145229A (ja) Ｐｌｌシンセサイザ
JP2004282223A (ja) 周波数シンセサイザ
JP4105169B2 (ja) 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法
JPH11251902A (ja) Ｐｌｌ回路
JP2005101956A (ja) Ｐｌｌ周波数シンセサイザ
JPH10200406A (ja) Ｐｌｌ回路
JP3808447B2 (ja) Ｐｌｌ回路及びその制御方法
JP3226838B2 (ja) Ｐｌｌ周波数シンセサイザ
TWI235554B (en) Method of implementing multi-transfer curve phase lock loop

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061114

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090316