JP4105169B2 - 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 - Google Patents
周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 Download PDFInfo
- Publication number
- JP4105169B2 JP4105169B2 JP2005039045A JP2005039045A JP4105169B2 JP 4105169 B2 JP4105169 B2 JP 4105169B2 JP 2005039045 A JP2005039045 A JP 2005039045A JP 2005039045 A JP2005039045 A JP 2005039045A JP 4105169 B2 JP4105169 B2 JP 4105169B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- band
- oscillation
- controlled oscillator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
図1は本発明における周波数シンセサイザのブロック図である。
周波数シンセサイザは、制御電圧端子を有し、その制御電圧端子に印加される電圧に応じた周波数の信号を出力するVCO(電圧制御発振器)1と、VCO1の出力信号fvcoを分周するプリスケーラ2と、プリスケーラ2の出力信号をカウントするカウンタ3と、水晶発振子を使用した精度の高い周波数で発振する基準発振回路(以下「TCXO」という。)4と、TCXO4の出力信号foscを分周する基準分周器5と、カウンタ3の出力信号fdivと基準分周器5の出力信号frefの位相を比較して位相差を出力する位相比較器6と、位相比較器6の出力信号を電圧または電流に変換するチャージポンプ7と、チャージポンプ7の出力を平滑化するループフィルタ8とを備える。
2.1 動作概要
本実施形態の周波数シンセサイザは、バンド制御部50以外は、一般的な周波数シンセサイザと同様の構成を有し、同様の発振動作を行う。バンド制御部50は発振動作を開始前に、VCO1において使用する周波数バンドとして、複数の周波数バンドの中から最も好適な1つの周波数バンドを決定する。バンド制御部50の動作概要を以下に示す。
周波数シンセサイザが組み込まれた機器の電源が投入されると、最初に、バンド制御部50は、VCO1の各バンドの発振周波数(分周比)を調査し、その結果を記憶する。より具体的には、VCO1に固定電圧V1を印加し、VCO1のいくつかの所定のバンドについて、発振周波数(分周比)を測定し、測定結果を記憶回路11に記憶する。
PLL制御回路14からの分周比設定値を、各バンドに対して記憶した分周比設定の値のそれぞれと比較し、PLL制御回路14からの分周比設定に近い値の分周比を持つ1つのバンドを「初期バンド」として選択する。
その後、VCO1の周波数バンドを、選択した初期バンドに設定し、VCO1に固定電圧V1を印加し、初期バンド上での発振周波数を測定する。測定した発振周波数と基準周波数との誤差を検出し、その誤差に基づいて、実際に発振動作に使用する最適なバンドを選択する。そして、選択したバンドでVCO1を発振動作させる。
本処理は、主としてバンド制御回路50内の周波数調査部10により実現される。図3は本実施形態における周波数調査部10のブロック図であり、図4は周波数調査部10の動作フローチャートである。
fvco=fr×M
以下、図4を参照し、周波数調査部10の動作を説明する。
最適バンドを求めるために、まず、記憶回路11に記憶した各バンドの分周比設定(周波数)を用いて、1つのバンドを初期バンドとして選択する。
初期バンドの選択後、周波数調整部13により、発振動作に実際に使用する最適バンドが決定され、VCO1に設定される。周波数調整部13は、初期バンド(バンドX)及びその前後に隣接する(2A+1)個のバンドの中から、所望の周波数で位相ロック可能な1つのバンドを選択する。
CNTref2 = N×Mlock×f
CNTdiv2 = N×Mlock×fv
本実施形態の周波数シンセサイザを無線通信システムに適用した場合の例を図7に示す。本実施形態の周波数シンセサイザにより、小型化かつ安価で通信品質の良い無線通信システムを実現することができる。図7に示す例は、アンテナ901、ローノイズアンプ902、ミキサ903、904、90°位相変化器、周波数シンセサイザ800、ベースバンド回路お905を備える一般的なダイレクトコンバージョン方式の受信システムに対する概略構成を示した図である。周波数シンセサイザ800として、上述した周波数シンセサイザを用いている。なお、本実施形態の周波数シンセサイザは、ダイレクトコンバージョン方式以外の方式の無線通信システムや、その他、周波数シンセサイザを用いる電子機器に対しても適用できることは言うまでもない。
2 プリスケーラ
3 カウンタ
4 TCXO
5 基準分周器
6 位相比較器
7 チャージポンプ
8 ループフィルタ
9、18 スイッチ
10 周波数調査部
11 記憶回路
12 初期バンド選択回路
13 周波数調整部
14 PLL制御回路
20 パルススワロウ分周器
Claims (8)
- 複数の周波数帯で発振可能であり、制御電圧端子に印加される電圧に応じた周波数の信号を発振出力する電圧制御発振器と、
前記電圧制御発振器の周波数を分周した信号を出力する比較分周器と、
基準信号の周波数を分周する基準分周器と、
前記比較分周器の出力信号と前記基準分周器の出力信号との位相を比較し、その位相差を出力する位相比較器と、
前記位相比較器の出力信号を電圧に変換するチャージポンプと、
前記チャージポンプの出力電圧を平滑して前記電圧制御発振器の制御電圧端子に印加するループフィルタと、
発振動作時に前記電圧制御発振器の周波数帯を設定するバンド制御回路とを備え、
前記バンド制御回路は、
前記電圧制御発振器の所定数の周波数帯の各々について発振周波数を測定する周波数調査手段と、
該周波数調査手段によって測定された各周波数帯の発振周波数を記憶する記憶手段と、
PLL制御回路から与えられる周波数に基づき、前記記憶手段に発振周波数が記憶された各発振周波数帯の中から、1つの周波数帯を選択する初期バンド選択手段と、
前記初期バンド選択手段により選択された1つの周波数帯における電圧制御発振器の発振周波数を測定し、該測定した発振周波数に基づき、発振動作に使用する1つの周波数帯を決定し、その決定した周波数帯を前記電圧制御発振器に設定する周波数調整手段と
を備えたことを特徴とする周波数シンセサイザ。 - 前記周波数調査手段は、前記基準分周器の出力信号を所定数だけカウントする第1のカウンタと、前記比較分周器の出力信号を所定数だけカウントする第2のカウンタとを有し、前記第1カウンタのカウント終了を検出し、その時の第2カウンタの状態と前記比較分周器の分周比とに基づいて、前記電圧制御発振器の発振周波数を測定する、ことを特徴とする、請求項1に記載の周波数シンセサイザ。
- 前記周波数調査手段は、前記基準分周器の出力信号を所定数だけカウントする第1のカウンタと、前記比較分周器の出力信号を所定数だけカウントする第2のカウンタとを有し、前記第2カウンタのカウント終了を検出し、その時の第1カウンタの状態と前記比較分周器の分周比とに基づき、前記電圧制御発振器の発振周波数を測定することを特徴とする、請求項1に記載の周波数シンセサイザ。
- 前記初期バンド選択手段は、前記PLL制御回路から与えられる周波数を、前記記憶手段に記憶した各発振周波数と比較し、前記1つの周波数帯を指定するための信号を生成する比較器を備えたことを特徴とする請求項1記載の周波数シンセサイザ。
- 前記周波数調整手段は、前記電圧制御発振器に固定電圧を印加して前記初期バンド選択手段により選択された周波数帯で発振動作させ、その際得られる発振周波数と、該発振周波数と基準周波数の誤差とに基づいて、発振動作に使用する1つの周波数帯を決定する、ことを特徴とする請求項1記載の周波数シンセサイザ。
- 前記周波数調整手段は、前記基準分周器の出力信号と前記比較分周器の出力信号の周波数差と、前記記憶手段に記憶されているその周波数帯の発振周波数とに基づいて、他の周波数帯の発振周波数を予測する、ことを特徴とする請求項1に記載の周波数シンセサイザ。
- 請求項1記載の周波数シンセサイザを備えた無線通信システム。
- 複数の周波数帯を有する電圧制御発振器を備えた周波数シンセサイザの制御方法であって、
前記電圧制御発振器に所定電圧を印加した状態で、所定数の周波数帯の各々について、前記電圧制御発振器の発振周波数を測定し、
測定した各周波数帯の発振周波数を記憶し、
PLL制御回路から与えられる周波数に基づき、発振周波数が記憶されている各発振周波数帯の中から、1つの周波数帯を選択し、
前記電圧制御発振器に所定電圧を印加した状態で、前記選択された1つの周波数帯における電圧制御発振器の発振周波数を測定し、該測定した発振周波数と、該発振周波数と基準周波数の誤差とに基づいて、発振動作に使用する1つの周波数帯を決定し、
その決定した周波数帯を前記電圧制御発振器に設定する
ことを特徴とする周波数シンセサイザの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005039045A JP4105169B2 (ja) | 2004-02-19 | 2005-02-16 | 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004042425 | 2004-02-19 | ||
JP2005039045A JP4105169B2 (ja) | 2004-02-19 | 2005-02-16 | 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005269621A JP2005269621A (ja) | 2005-09-29 |
JP4105169B2 true JP4105169B2 (ja) | 2008-06-25 |
Family
ID=35093610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005039045A Expired - Fee Related JP4105169B2 (ja) | 2004-02-19 | 2005-02-16 | 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4105169B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4649362B2 (ja) * | 2006-04-19 | 2011-03-09 | 株式会社東芝 | 発振器制御装置 |
-
2005
- 2005-02-16 JP JP2005039045A patent/JP4105169B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005269621A (ja) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7230496B2 (en) | Frequency synthesizer, radio communication system using the synthesizer, and control method of the synthesizer | |
US7123102B2 (en) | Wireless communication semiconductor integrated circuit device and mobile communication system | |
JP4018393B2 (ja) | 通信用半導体集積回路および無線通信システム | |
US9787467B2 (en) | Calibration and/or adjusting gain associated with voltage-controlled oscillator | |
JP4649362B2 (ja) | 発振器制御装置 | |
US8183950B2 (en) | Auto-calibration for ring oscillator VCO | |
US7146143B2 (en) | Communication semiconductor integrated circuit device and wireless communication system | |
JP2005311945A (ja) | Pll回路、無線通信装置及び発振周波数制御方法 | |
WO2015184963A1 (zh) | 一种锁相环频率校正方法及系统 | |
JP5005455B2 (ja) | 半導体集積回路 | |
US7714668B2 (en) | Phase locked loop circuit and wireless communication system | |
JP6252888B2 (ja) | Pll回路、キャリブレーション方法及び無線通信装置 | |
TW200935746A (en) | Dynamic biasing of a VCO in a phase-locked loop | |
US7859346B2 (en) | Clock generator and associated self-test and switching-control method | |
US20060220757A1 (en) | Semiconductor integrated circuit for communication | |
JP5202213B2 (ja) | 周波数シンセサイザ及び無線送信装置 | |
US8362843B2 (en) | Method and apparatus for multi-point calibration for synthesizing varying frequency signals | |
JP4105169B2 (ja) | 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 | |
US10491226B1 (en) | Method, processing circuit, and wireless communication device capable of tuning current provided for DCO to lower current level as far as possible | |
US8344774B2 (en) | Frequency synthesizer with immunity from oscillator pulling | |
JP2004282223A (ja) | 周波数シンセサイザ | |
JP2011166473A (ja) | 半導体集積回路 | |
JP2007235523A (ja) | 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 | |
JP2003264461A (ja) | 周波数シンセサイザ及び移動無線機 | |
EP1638207B1 (en) | Method of calibrating the frequency of an oscillator in a phase locked loop circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050928 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080326 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |