JP3972091B2 - 変調用半導体集積回路 - Google Patents
変調用半導体集積回路 Download PDFInfo
- Publication number
- JP3972091B2 JP3972091B2 JP2001320677A JP2001320677A JP3972091B2 JP 3972091 B2 JP3972091 B2 JP 3972091B2 JP 2001320677 A JP2001320677 A JP 2001320677A JP 2001320677 A JP2001320677 A JP 2001320677A JP 3972091 B2 JP3972091 B2 JP 3972091B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- voltage
- temperature characteristic
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 230000010355 oscillation Effects 0.000 claims description 77
- 230000005540 biological transmission Effects 0.000 claims description 42
- 238000009966 trimming Methods 0.000 claims description 30
- 238000006243 chemical reaction Methods 0.000 claims description 28
- 238000012937 correction Methods 0.000 claims description 26
- 230000008859 change Effects 0.000 claims description 13
- 238000005070 sampling Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 description 37
- 238000000034 method Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 description 5
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 5
- QGVYYLZOAMMKAH-UHFFFAOYSA-N pegnivacogin Chemical compound COCCOC(=O)NCCCCC(NC(=O)OCCOC)C(=O)NCCCCCCOP(=O)(O)O QGVYYLZOAMMKAH-UHFFFAOYSA-N 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 101710130550 Class E basic helix-loop-helix protein 40 Proteins 0.000 description 2
- 102100025314 Deleted in esophageal cancer 1 Human genes 0.000 description 2
- 108700012361 REG2 Proteins 0.000 description 2
- 101150108637 REG2 gene Proteins 0.000 description 2
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 description 2
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
- H03L1/023—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using voltage variable capacitance diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＣ発振型ＶＣＯ（電圧制御発振器）によりキャリア周波数信号を生成しながらＬＣ発振型ＶＣＯを送信データに基づいて制御して周波数変調を行なうとともに、キャリア周波数をとびとびに変化させてデータ送信を行なう周波数ホッピング方式を採用した無線通信システムの送信系に用いられる変調用半導体集積回路（ＲＦモジュール）に適用して有効な技術に関し、特にキャリア周波数を生成するＰＬＬループをオープンにして変調動作を行なう際のＶＣＯの発振周波数の温度補償技術に関する。
【０００２】
【従来の技術】
無線通信の発展に伴ない、様々な通信方式による信号が飛び交っている中でデータ通信を行なった場合、信号同士の干渉やフェージングにより正しいデータ送信が保証されなくなるおそれがある。そこで、キャリア周波数信号を変化させて、隣接周波数帯の信号同士の混信を防止する無線通信システムがある。例えばパソコンやプリンタなどの周辺装置間での無線通信によるデータ送信に関する規定を定めているブルートゥースと呼ばれる規格では、送信方式として図１３に示すように、２．４ＧＨｚ〜２．４８ＧＨｚの周波数帯（以下、２．４ＧＨｚ帯と称する）において１ＭＨｚごとの周波数ホッピングによるスペクトラム拡散方式を採用して、隣接周波数帯の信号同士の混信を防止するようにしている。また、ブルートゥース規格では、２．４ＧＨｚ帯のキャリア周波数信号に±１６０ｋＨｚで変調をかけてデータを送信する周波数変調方式が採用されている。
【０００３】
このような周波数変調を行なう場合、送信するデータにより直接ＶＣＯ回路を制御して周波数を制御する方式が考えられる。また、ＶＣＯ回路には、制御電圧で電流を変化させて発振周波数を制御する方式の回路や制御電圧で可変容量の容量値を変化させて発振周波数を制御するＬＣ発振型ＶＣＯと呼ばれる回路が知られている。
【０００４】
【発明が解決しようとする課題】
例えば周波数ホッピング方式で送信データにより周波数変調をかける場合には、データによる周波数変調の他にキャリア周波数そのもののホッピング制御があるため、２つの制御系が必要とされる。そこで、本発明者らは、上記無線通信システムを採用した無線通信用ＬＳＩ（大規模半導体集積回路）の開発に当たって、図２に示すようなバラクタダイオードを使用したＬＣ発振型ＶＣＯを用いるとともに、ホッピングのキャリア周波数に応じて一方の制御電圧Ｖcnt1を変化させて周波数を切り換えてＰＬＬループで周波数を安定させ、変調をかける際には制御電圧Ｖcnt1をループフィルタに保持したままＰＬＬループをオープン状態にして送信データに応じた制御電圧Ｖcnt2でＶＣＯの発振周波数を変化させてキャリア周波数信号を変調させる方式（以下、オープン・ループ方式と称する）について検討した。
【０００５】
ＬＣ発振型ＶＣＯを用いて送信データでＶＣＯ直接制御して変調させる場合、ＰＬＬループをオープンにしないで変調を行なうクローズ・ループ方式では、ＶＣＯからの帰還発振信号と位相比較される基準クロックとして温度変化に係わらず安定なものを使用すれば、温度変化によってＬＣ発振型ＶＣＯの容量値が変化しても所望の周波数でＶＣＯを発振させることができる。ところが、オープン・ループ方式を採用すると、温度変化によってＶＣＯの変調周波数が大きく変動してしまい、許容範囲に対してマージンが著しく低下するという不具合があることが明らかとなった。なお、オープン・ループ方式は、クローズ・ループ方式に比べて回路構成が簡単になり回路占有面積を小さくすることができるという利点がある。
【０００６】
一方、例えば、ブルートゥース規格では、２．４ＧＨｚ帯のキャリア周波数信号に±１６０ｋＨｚで変調をかけた信号を送信する場合に、±１４５〜１７５ｋＨｚの範囲で変調をかければ良いとされている。つまり、±１５ｋＨｚのマージンが許容されているので、これを満足できれば温度変化によって周波数の変動が多少あっても構わない。ところが、温度変化によって周波数のマージンが少なくなると、他の回路の設計にしわ寄せが行ってしまい、規格を満足する特性を有する送信系回路を設計することが非常に困難になる。
【０００７】
例えば、送信データに応じて同一の振幅で変調をかけようとした場合、つまり図２のＶＣＯにおいてキャリア周波数にかかわらず制御電圧Ｖcnt2の振幅を一定にして発振周波数を制御しようとした場合、周波数ホッピングのための他方の制御電圧Ｖcnt1で周波数を切り換えたときに一方のバラクタダイオードＤｖ１１，Ｄｖ１２の容量のみでなく、他方のバラクタダイオードＤｖ２１，Ｄｖ２２との合成容量までもが変化して周波数が変化し、これによって、ＶＣＯの変調利得が変化してキャリア周波数に応じて変調周波数が偏移することが考えられる。従って、温度変化に伴なう周波数の変動もできるだけ小さく抑えるのが望ましい。
【０００８】
上記温度変化による周波数の変動は次のような理由によることが明らかとなった。すなわち、図２のようなＬＣ発振型ＶＣＯにおいては、容量Ｃ１１，Ｃ１２およびバラクタダイオードＤｖ１１，Ｄｖ１２の合成容量をＣ１、容量Ｃ２１，Ｃ２２およびバラクタダイオードＤｖ２１，Ｄｖ２２の合成容量をＣ２とすると、各合成容量Ｃ１，Ｃ２の電圧に対する特性は、図４（Ａ）に示すようになる。図４（Ａ）より、合成容量Ｃ１，Ｃ２は高温になるほど容量値が大きくなることが分かる。
【０００９】
ここで、ＶＣＯの発振周波数ｆoscは、ｆosc＝１／｛２π√（Ｃ１＋Ｃ２）｝で表わされる。この式より、高温になって合成容量Ｃ１，Ｃ２の容量値が大きくなるとＶＣＯの発振周波数ｆoscは低くなることが分かる。このＶＣＯの制御電圧Ｖcnt1に対する周波数特性を調べたところ、図４（Ｂ）に示すようになることが分かった。図４（Ｂ）より、高温になるほど周波数の変化が大きくなるとともに、制御電圧範囲の上限と下限における曲線の接線の傾きすなわちＶＣＯの電圧−周波数制御感度の差も大きくなることが分かる。２．４０２ＧＨｚ〜２．４８０ＧＨｚの範囲で周波数ポッピングを行なうブルートゥース規格の通信システムでは、ＶＣＯの発振周波数ｆoscは最大で２．４８０ＧＨｚ、最小で２．４０２ＧＨｚとその差が非常に大きいため、ＶＣＯの電圧−周波数制御感度の差も大きくなると考えられる。
【００１０】
この発明の目的は、上記のような課題を解決するためになされたもので、ＬＣ発振型ＶＣＯ回路を用いオープン・ループ方式で送信データに応じてＶＣＯ回路を制御して変調を行なう周波数ホッピング方式の無線通信システムに使用する変調用半導体集積回路における温度変化に伴なうＶＣＯの変調周波数の変動を低減することにある。
【００１１】
この発明の他の目的は、混信が少なくかつ正確なデータ送信を行なえる無線通信システムを構成可能な変調用半導体集積回路を提供することにある。
【００１２】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１４】
すなわち、ＬＣ発振型ＶＣＯによりキャリア周波数信号を生成しながらＬＣ発振型ＶＣＯを送信データに基づいて制御して周波数変調を行なうとともに、キャリア周波数をとびとびに変化させてデータ送信を行なう変調用半導体集積回路において、ＶＣＯの制御電圧を発生する回路（例えばＤＡ変換回路）の基準電流値に負の温度特性を与えることりよりＶＣＯを制御する変調側制御入力電圧（Ｖcnt2）が負の温度特性を有するようにする温度特性補正回路を設けるようにしたものである。
【００１５】
上記した手段によれば、ＶＣＯが正の温度特性を有していても、これを制御する電圧が負の温度特性を有するようにされるため、温度補償された温度依存性のない発振周波数が得られるようになり、これによって周波数マージンを大きくすることができ、回路設計が容易になる。また、上記のような構成を有する変調用半導体集積回路を周波数ホッピング方式の無線通信システムに適用した場合には、得られる発振周波数の精度が高くなるため、混信が少なくかつ正確なデータ送信を行なえる無線通信システムを実現することができる。
【００１６】
なお、本発明は、電圧制御発振回路と、該電圧制御発振回路の発振出力と基準クロック信号の位相を比較する位相比較回路と、該位相比較回路で検出された位相差に応じて該位相差をなくすような電圧を発生して上記電圧制御発振回路に上記第１の制御電圧として印加する制御電圧生成回路とを設け、上記電圧制御発振回路と上記位相比較回路と上記制御電圧生成回路とにより構成されるフェーズ・ロックド・ループにより、キャリア周波数を与え、変調用の第２の制御電圧は、上記フェーズ・ロックド・ループとは別個の経路から上記電圧制御発振回路に供給されるように構成するとともに、第２の制御電圧で変調動作を行なうときには上記フェーズ・ロックド・ループをオープン状態にする場合に特に有効である。
【００１７】
また、上記温度特性補正回路は、第２の制御電圧を発生する回路がディジタル伝送データ信号をサンプリングして演算を行なうディジタルフィルタと、該ディジタルフィルタの出力をＤＡ変換するＤＡ変換回路とから構成されている場合に、このＤＡ変換回路の基準電流が負の温度特性を有するように補正するものであってもよいし、上記ＤＡ変換回路の基準電流の大きさを調整するトリミング回路を備え該トリミング回路がトリミング情報をＤＡ変換してトリミング情報に応じた電流を上記ＤＡ変換回路に基準電流として与える第２のＤＡ変換回路で構成されている場合には、このトリミング用の第２のＤＡ変換回路の基準電流が負の温度特性を有するように補正するものであってもよい。
【００１８】
さらに、上記温度特性補正回路は、温度依存性のない電流を流す複数の第１電流源と、正の温度特性を有する電流を流す複数の第２電流源と、上記複数の第１電流源と上記複数の第２電流源の中からそれぞれ１または２以上の電流源を選択する選択手段とを備え、選択された電流源の合成電流を上記基準電流して出力するように構成することができる。
【００１９】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
【００２０】
図１には、本発明に係る変調用半導体集積回路を利用して好適な無線通信システムの構成例が示されている。
【００２１】
図１において、ＡＴは信号電波の送受信用アンテナ、ＳＷは送受信切替え用のスイッチ、１１０はアンテナＡＴより受信された信号を中間周波数にダウンコンバートしてから復調、増幅しベースバンド信号に変換する受信系回路１１０、１３０はアンテナＡＴより送信するベースバンド信号を変調し周波数変換する送信系回路である。
【００２２】
送信系回路１３０は、入力矩形波信号をサンプリングして変調のためのコードを生成するガウスフィルタ１３１と、該フィルタの出力をＤＡ変換して階段波形の信号を生成するＤＡ変換回路１３２と、生成された階段波形の信号を滑らかな波形にするローパス・フィルタ１３３と、電圧制御発振回路（ＶＣＯ）からなりローパス・フィルタ１３３の出力電圧により発振周波数が制御されることで変調を行なう周波数変換回路１３４と、周波数変換された信号を受けてアンテナＡＴを駆動して信号電波の送信を行なうパワーアンプ１３５などから構成される。
【００２３】
さらに、この実施例の送信系回路１３０には、上記ＶＣＯ１３４の出力を分周するカウンタ１３６と、該カウンタ１３６の出力の位相と例えば１３ＭＨｚのような基準クロックφｃの位相とを比較して位相差に応じた電圧を発生して上記ＶＣＯ１３４の発振周波数を制御する位相比較回路１３７とが設けられており、ＶＣＯ１３４とカウンタ１３６と位相比較回路１３７とでＰＬＬ（フェーズ・ロックド・ループ）回路が構成され、キャリア周波数信号を発生する。そして、送信データを反映しているローパス・フィルタ１３３の出力電圧によりＶＣＯ１３４の発振周波数を変化させることでキャリア周波数信号を変調させるように構成されている。
【００２４】
また、この実施例の無線通信システムでは、上記カウンタ１３６に付随して設けられているレジスタに設定されているカウンタ１３６が計数すべきカウント値をベースバンド回路３５０からの設定で変更することにより、キャリア周波数を例えば１ＭＨｚのような単位でずらして、いわゆる周波数ホッピングによるスペクトラム拡散方式のデータ送信を行なうことができるようにされている。
【００２５】
この実施例では、上記ガウスフィルタ１３１として、入力データを順次取り込むシフトレジスタと、取り込まれたデータとフィルタ係数とを掛け算し順次加算する積和演算器とから構成されたＦＩＲ（Finite Impulse Response）型フィルタが用いられている。特に制限されるものでないが、入力シフトレジスタは７段であり、フィルタ係数は５ビット、フィルタ出力も５ビットである。
【００２６】
受信系回路１１０は、アンテナＡＴより受信された信号を増幅する低雑音増幅回路（ＬＮＡ）１１１と、増幅された受信信号と上記送信側ＶＣＯからの発振信号とを合成することで中間周波数（例えば２ＭＨｚ）の信号にダウンコンバートするミクサ（ＭＩＸ）１１２と、隣接チャネルからの漏洩信号を除去して当該チャネルの信号成分を抽出するバンドパス・フィルタ１１３と、受信信号を所定の振幅まで増幅する利得可変なプログラマブル・ゲイン・アンプ（ＡＧＣ）１１４と、アナログ信号をディジタル信号に変換するＡＤ変換回路１１５と、受信データを復調する復調整回路１１６と、復調された信号から高周波成分（ノイズ）を除去してベースバンド回路３５０へ受信データを渡すローパス・フィルタ（ＬＰＦ）１１７などから構成される。
【００２７】
図２には、上記送信系回路１３０を構成するＶＣＯ１３４として用いられるＬＣ発振型発振回路の一実施例を示す。この実施例の発振回路は、図２に示されているように、エミッタ共通接続されかつ互いにベースとコレクタとが交差結合された一対のバイポーラ・トランジスタＱ１１，Ｑ１２と、該トランジスタＱ１１，Ｑ１２の共通エミッタと接地点との間に接続された定電流源Ｉｃと、各トランジスタＱ１１，Ｑ１２のコレクタと電源電圧端子Ｖｃｃとの間にそれぞれ接続されたインダクタンスＬ１，Ｌ２と、上記トランジスタＱ１１，Ｑ１２のコレクタ端子間に直列に接続された容量Ｃ１１，抵抗Ｒ１１，Ｒ１２，容量Ｃ１２およびこれらと並列に接続された容量Ｃ２１，抵抗Ｒ２１，Ｒ２２，容量Ｃ２２と、上記各容量Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２と抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２との接続ノードｎ１１，ｎ１２，ｎ２１，ｎ２２と接地点との間に接続されたバラクタダイオードＤｖ１１，Ｄｖ１２，Ｄｖ２１，Ｄｖ２２とから構成されている。
【００２８】
そして、抵抗Ｒ１１とＲ１２との接続ノードｎ１０に、図１に示されている位相比較回路１３７からの制御電圧Ｖcnt1が印加されてキャリア周波数を決定し、抵抗Ｒ２１とＲ２２との接続ノードｎ２０に、図１に示されているローパス・フィルタ１３３からの周波数変調用制御電圧Ｖcnt2が印加されて変調周波数を制御するように構成されている。このように閉ループのＰＬＬ回路で安定した正確なキャリア周波数信号を発生させ、外から制御電圧を与えて周波数を変調させるように構成することにより、ＰＬＬ回路のループ内部に変調のための信号を与えて制御する方式に比べて回路構成が簡単になり回路面積を小さくすることができる。
【００２９】
なお、ＶＣＯ１３４に周波数変調用制御電圧Ｖcnt2を与える際には、ＰＬＬ回路部のキャリア周波数が安定した状態でチャージポンプ１３８からループフィルタ１３９への電流経路を遮断し、直前の制御電圧Ｖcnt1をループフィルタ１３９の容量に保持させておくようにすれば、キャリア周波数がずれるのを防止することができる。また、変調が終了したら直ちにＰＬＬのフィードバックを復活させることで、再び所望の周波数で正確な発振動作をさせることができる。
【００３０】
次に、ＶＣＯ１３４におけるキャリア周波数の切替えとそれに関連したＤＡ変換回路１３２へ供給される基準電流の温度補償の仕組みについて説明する。図３は、図1に示されている送信系回路１３０の構成をもう少し詳細に示したものである。図1と同一の回路ブロックには同一の符号を付してある。
【００３１】
図1には示されていないが、位相比較回路１３７とＶＣＯ１３４との間には、位相比較回路１３７で検出された位相差に応じた電圧（正、負を含む）を発生するチャージポンプ１３８と、該チャージポンプ１３８の出力を平滑するループフィルタ１３９とが設けられており、ＶＣＯ１３４と分周器としてのカウンタ１３６と位相比較回路１３７とチャージポンプ１３８とループフィルタ１３９からなる閉ループにより、カウンタ１３６の出力の位相と基準クロックφ０との位相を一致させるようにフィードバックをかけ、所定の周波数で発振するＰＬＬ回路が構成される。この閉ループのＰＬＬ回路で発生される発振信号がキャリア周波数信号とされる。また、チャージポンプ１３８とループフィルタ１３９との間には、チャージポンプ１３８からループフィルタ１３９に供給される電流を遮断可能なスイッチ１５０が設けられており、このスイッチ１５０によってＰＬＬループをオープン・ループとすることができるようにされている。
【００３２】
さらに、この実施例においては、カウンタ１３６に付随して、カウンタ１３６が計数すべきカウント値をベースバンド回路３５０からの設定で変更することにより、キャリア周波数を１ＭＨｚのような単位でずらすためのレジスタ１４１が設けられている。ブルートゥース規格の場合には、例えば２．４０２ＧＨｚ〜２．４８０ＧＨｚの間で１ＭＨｚおきに設定される７９チャネルのいずれのチャネルにもホッピングできるようにするため、レジスタ１４１は少なくとも７ビットで構成される。レジスタ１４１の値は、図１に示されているベースバンド回路３５０が直接書き替えることができるように構成されている。
【００３３】
また、本実施例において、レジスタ１４１はカウンタ１３６と双方向にデータを伝達できるように構成されており、カウンタ１３６の計数値はレジスタ１４１を介して図示しない外部端子からチップ外へ読み出せるようにされている。さらに、カウンタ１３６の前段にはＶＣＯ１３４の発振出力を例えば１／６４に分周する分周器１４０が設けられている。このように分周器１４０を設けておくことにより、レジスタ１４１への設定によりカウンタ１３６の計数値を変更する回路構成が簡単になる。さらに、ＤＡ変換回路１３２に流される基準電流を供給する基準電流生成回路１４４とが設けられている。そして、この実施例においては、基準電流生成回路１４４によって生成される基準電流Ｉref負の温度特性を有するように構成されている。
【００３４】
ここで、先ず本実施例の送信系回路における温度補償の原理を、図５を用いて説明する。一般に、高精度のＤＡ変換回路においては、バンドギャップリファランス回路のような温度依存性のない定電圧を発生する回路を用いてＤＡ変換動作に必要な基準電流を生成する基準電流生成回路が設けられる。つまり、通常のＤＡ変換回路に流される基準電流を生成する基準電流生成回路は、温度依存性がないように設計される。これに対し、本実施例の送信系回路においては、ＤＡ変換回路に供給される基準電流を生成する基準電流生成回路１４４が負の温度特性を有するようにされている。これによって、ローパス・フィルタ１３３を介してＶＣＯ１３４に供給される変調用の制御電圧Ｖcnt2の変化率は図５（ｂ）のように負の温度特性を有するようにされる。一方、ＶＣＯ１３４の電圧−周波数制御感度は図５（ａ）のような正の温度特性を有している。そのため、変調周波数変化率は図５（ｃ）のように温度依存性を有しないようにされる。
【００３５】
図６には、温度特性を調整可能な基準電流生成回路１４４の具体的な回路例が示されている。
【００３６】
この実施例の基準電流生成回路１４４は、バンドギャップリファランス回路のような定電圧回路４４１と電圧−電流変換回路４４２と温度特性補正回路４４３とを備えている。バンドギャップリファランス回路は、互いにベースが共通接続されたバイポーラ・トランジスタ（以下、単にトランジスタと呼ぶ）Ｑ１，Ｑ２を有し、Ｑ２はベースとコレクタが結合されＱ２のコレクタ電圧がＱ１，Ｑ２のベースに印加されると共に、トランジスタＱ１のエミッタは抵抗Ｒ３を介して接地点ＧＮＤに、またトランジスタＱ２のエミッタは直接接地点ＧＮＤに接続され、Ｑ１，Ｑ２のコレクタは抵抗Ｒ１，Ｒ２を介して互いに接続されている。
【００３７】
また、例えば５Ｖのような電源電圧Ｖｃｃと接地点ＧＮＤとの間には定電流源（抵抗でも可）ＣＣ０とトランジスタＱ３とが直列形態に接続され、このトランジスタＱ３のベースに上記トランジスタＱ１のコレクタ電圧が印加され、このトランジスタＱ３のコレクタ電圧をベースに受けるトランジスタＱ４が設けられ、Ｑ４のエミッタは前記抵抗Ｒ１とＲ２の接続ノードｎ０に接続されてそのコレクタ電流が前記トランジスタＱ１，Ｑ２に分配されている。そして、トランジスタＱ４のコレクタと電源電圧Ｖｃｃとの間にベースとコレクタが結合されたいわゆるダイオード接続のトランジスタＱ５と抵抗Ｒ５が直列に接続されている。
【００３８】
この実施例の定電圧回路４４１は、ワイドラー形と呼ばれる公知のバンドギャップリファランス回路であり、−２ｍＶ／℃の負の温度特性を有するバイポーラ・トランジスタのベース・エミッタ間電圧をＶbe、温度をＴとすると、接続ノードｎ０の電位Ｖ０は、次式
Ｖ０＝Ｖbe＋（Ｒ２／Ｒ３）・（ｋＴ／ｑ）・ｌn(Ｒ２／Ｒ１)
で表わされる。以下、第２項の（Ｒ２／Ｒ３）・（ｋＴ／ｑ）・ｌn(Ｒ２／Ｒ１)をＫＶTと記す。
【００３９】
上記式において、第１項は負の温度特性を有し、第２項は温度Ｔを含むので正の温度特性を有する。そこで、第１項のＶbeの負の温度特性を打ち消すように第２項の抵抗Ｒ１，Ｒ２，Ｒ３の値を設定してやることによって、接続ノードｎ０の電位Ｖ０は温度が変化しても一定つまり温度依存性を有しないようにしたのがワイドラー形バンドギャップリファランス回路である。
【００４０】
この実施例の基準電流生成回路１４４は、上記バンドギャップリファランス回路のトランジスタＱ４のベース電位と同一の電位Ｖ１をベースに受ける電圧−電流変換用のトランジスタＱ６を設けてこのトランジスタＱ６に温度依存性を有しない電流Ｉ０を流すように構成されている。上記トランジスタＱ６のエミッタと接地点との間には抵抗Ｒ６が接続され、Ｑ６のコレクタと電源電圧Ｖｃｃとの間にはダイオード接続のｐｎｐトランジスタＱ７と抵抗Ｒ７が直列に接続されている。なお、ここで抵抗Ｒ６等は正の温度特性を有するが、適当な製造プロセスを使用することによりその変化はトランジスタのベース・エミッタ間電圧Ｖbeの温度特性に比較すると無視できる程度に小さくすることができる。従って、トランジスタＱ６に流れる電流Ｉ０も温度依存性を有しない電流とすることができる。
【００４１】
そして、温度特性補正回路４４３には、上記ｐｎｐトランジスタＱ７とカレントミラー接続されたｐｎｐトランジスタＱ２１が設けられている。従って、トランジスタＱ２１にはＱ７と同様に温度依存性のない電流Ｉref’が流される。さらに、温度特性補正回路４４３には、上記ｐｎｐトランジスタＱ２１のベース電圧と同一の電圧がスイッチＳＷ１１，ＳＷ１０を介してベースに印加されるようにされたｐｎｐトランジスタＱ２２，Ｑ２３と、上記ｎｐｎトランジスタＱ６のエミッタ電圧がスイッチＳＷ２１，ＳＷ２０を介してベースに印加されるようにされたｎｐｎトランジスタＱ２４およびＱ２５が設けられ、上記各トランジスタＱ２１〜Ｑ２５のコレクタは共通のノードｎ１に接続されているとともに、各トランジスタＱ２１〜Ｑ２５のエミッタには電源電圧Ｖｃｃまたは接地点との間にそれぞれエミッタ抵抗Ｒｅ１〜Ｒｅ５が接続されている。従って、上記トランジスタＱ２１〜Ｑ２５のうちＱ２１〜Ｑ２３にはＱ１１と同様に温度依存性のないコレクタ電流が流される。
【００４２】
一方、トランジスタＱ６のベースにはＱ４のベース電圧と同一の電圧が印加されているためＱ６のエミッタ電圧はノードｎ０と同一電位Ｖ０（＝Ｖbe＋ＫＶT）となる。従って、トランジスタＱ２４，Ｑ２５のベースには温度依存性のない電圧Ｖbe＋ＫＶTが印加される。そのため、トランジスタＱ２４，Ｑ２５のエミッタの電位はベース電位よりもＶbeだけ低い電位ＫＶTとされる。従って、各抵抗Ｒｅ４，Ｒｅ５には正の温度特性を有するＫＶTに比例した電流Ｉ２１，Ｉ２０が流されることとなる。
【００４３】
さらに、この実施例の温度特性補正回路４４３は、上記エミッタ抵抗Ｒｅ１〜Ｒｅ５の抵抗比を適当に設定することによって、トランジスタＱ２１に流れるコレクタ電流Ｉrefを１００とすると、Ｑ２２とＱ２３にはそれぞれ１０と５の割合のコレクタ電流Ｉ１１，Ｉ１０が流れるように、またトランジスタＱ２４とＱ２５にはそれぞれ常温（例えば２５℃）でＱ２２とＱ２３と同じコレクタ電流Ｉ２１，Ｉ２０が流されるように設計されている。また、上記トランジスタＱ２２，Ｑ２３のベースと電源電圧Ｖｃｃとの間にはそれぞれスイッチＳＷ１１，ＳＷ１０と相補的にオン、オフされるスイッチ／ＳＷ１１，／ＳＷ１０が、またトランジスタＱ２４，Ｑ２５のベースと接地点との間にはそれぞれスイッチＳＷ２１，ＳＷ２０と相補的にオン、オフされるスイッチ／ＳＷ２１，／ＳＷ２０が設けられている。
【００４４】
そして、この実施例においては、レジスタＲＥＧ１に設定された制御データＢ１，Ｂ２をデコーダＤＥＣ１でデコードした信号により、上記スイッチＳＷ１１〜ＳＷ２０は、次の表１のようにオン、オフ制御されるように構成されている。上記レジスタＲＥＧ１への制御データＢ１，Ｂ２は予め測定された結果に基づいて例えばベースバンド回路３５０がシステムのイニシャライズの際に設定することができる。また、レジスタＲＥＧ１の代わりに不揮発性素子やヒューズを用いて所望のレベルの信号がデコーダＤＥＣ１に入力されてスイッチＳＷ１１〜ＳＷ２０のオン、オフ状態が所望の状態に設定されるように構成するようにしても良い。
【００４５】
【表１】
【００４６】
図７には上記温度特性補正回路４４３における補正の原理と、上記スイッチＳＷ１１〜ＳＷ２０が表１のようなオン、オフ状態に設定された場合において当該基準電流生成回路１４４からそれぞれ出力される合成基準電流Ｉrefの特性を示す。図７に示されているように、本実施例の温度特性補正回路４４３はトランジスタＱ２１に流れるコレクタ電流Ｉref’にトランジスタＱ２２またはＱ２３のコレクタ電流Ｉ１１，Ｉ１０を加算し、さらにトランジスタＱ２４またはＱ２５のコレクタ電流Ｉ２１，Ｉ２０を減算することで合成電流Ｉrefの温度特性を変更させるものである。
【００４７】
具体的には、制御データＢ１，Ｂ２が“００”にされてスイッチＳＷ１１〜ＳＷ２０がすべてオフされた状態では、合成電流はトランジスタＱ２１のコレクタ電流Ｉref’のみであるので、出力される基準電流Ｉrefは温度依存性を有しない図７（ｄ）の直線ａのような特性となる。一方、制御データＢ１，Ｂ２が“０１”にされてスイッチ／ＳＷ１１，ＳＷ１０がオンされ、スイッチ／ＳＷ２１，ＳＷ２０がオンされた状態では、合成電流はトランジスタＱ２１のコレクタ電流Ｉref’にトランジスタＱ２３のコレクタ電流Ｉ１０を加算し、さらにトランジスタＱ２５のコレクタ電流Ｉ２０を減算した電流（Ｉref’＋Ｉ１０−Ｉ２０）であるので、出力される基準電流Ｉrefは若干負の温度特性を有する図７（ｄ）の直線ｂのような特性となる。
【００４８】
また、制御データＢ１，Ｂ２が“１０”にされてスイッチＳＷ１１，／ＳＷ１０がオンされ、スイッチＳＷ２１，／ＳＷ２０がオンされた状態では、合成電流はトランジスタＱ２１のコレクタ電流Ｉref’にトランジスタＱ２２のコレクタ電流Ｉ１１を加算し、さらにトランジスタＱ２４のコレクタ電流Ｉ２１を減算した電流（Ｉref’＋Ｉ１１−Ｉ２１）であるので、出力される基準電流Ｉrefは中間の大きさの負の温度特性を有する図７（ｄ）の直線ｃのような特性となる。制御データＢ１，Ｂ２が“１１”にされてスイッチＳＷ１１，ＳＷ１０およびスイッチＳＷ２１，ＳＷ２０がオンされた状態では、合成電流はトランジスタＱ２１のコレクタ電流Ｉref’にトランジスタＱ２２，Ｑ２３のコレクタ電流Ｉ１１，Ｉ１０を加算し、さらにトランジスタＱ２４，Ｑ２５のコレクタ電流Ｉ２１，Ｉ２０を減算した電流（Ｉref’＋Ｉ１１＋Ｉ１０−Ｉ２１−Ｉ２０）であるので、出力される基準電流Ｉrefは最も大きな負の温度特性を有する図７（ｄ）の直線ｄのような特性となる。
【００４９】
従って、ＶＣＯ１３４の温度特性（正）による変調周波数のずれを測定して、その温度特性を打ち消すのに最適な基準電流Ｉrefを選択するようにレジスタＲＥＧ１に設定する制御コードＢ１，Ｂ２を決定してやればよい。なお、上記実施例においては、温度特性補正回路４４３にスイッチで選択可能な電流加算、減算用のトランジスタを２組設けて出力される基準電流Ｉrefの温度特性を４段階に切り換えることができるように構成されているものを示したが、電流加算、減算用のトランジスタの数をさらに多くして、切り換え可能な温度特性の段数を増加させることも可能である。
【００５０】
次に、本発明の第２の実施例を、図８を用いて説明する。
【００５１】
この実施例は、ＬＣ発振型ＶＣＯ１３４の変調周波数を調整するためのトリミング回路を設けたものである。ＬＣ発振型ＶＣＯは容量素子を使用しており、この容量素子は容量値の製造ばらつきが大きく容量のばらつきでＶＣＯの発振周波数も大きく変動するので、一般にトリミング回路を設けて発振周波数のばらつきを補正することが行われている。本実施例においては、トリミング回路としてレジスタに設定された値に応じてＤＡ変換回路１３２に供給される基準電流ＩREFを調整するトリミング用ＤＡ変換回路１４５を設けるとともに、このトリミング用ＤＡ変換回路１４５の基準電流Ｉrefを上記実施例の基準電流生成回路１４４で温度補正することにより、ＶＣＯの変調周波数が温度変化で変動しないようにしている。
【００５２】
さらに、本実施例では、周波数ポッピングを行なうシステムに使用される変調用半導体集積回路では、周波数ポッピングを行なうためキャリア周波数を切り換えたときに図４からも分かるように電圧−周波数制御感度が大きく変化するので、キャリア周波数の切り換えのためレジスタ１４１の設定値を書き換えるとそれに応じて基準電流生成回路１４４内の温度特性補正回路４４３における補正電流特性（図７参照）も切り換えるようにしている。従って、この実施例に適用される基準電流生成回路１４４にあっては、図８に示されているレジスタ１４１が図６に示されているレジスタＲＥＧ１に相当することとなる。
【００５３】
具体的には、キャリア周波数が高い時は補正電流特性を例えば図７（ｄ）の直線ｂのように傾きの小さな方へ切り換え、キャリア周波数が高い時は補正電流特性を例えば図７（ｄ）の直線ｄのように傾きの大きな方へ切り換えると良い。ただし、レジスタ１４１はキャリア周波数を７９段階で切り換えられるだけの情報を持つように７ビットで構成されているのに対し、図６の基準電流生成回路１４４は４段階で基準電流の温度特性を切り換える構成であるので、レジスタ１４１の例えば上位２ビットのコードを用いて４段階で基準電流Ｉrefの温度特性を切り換えるようにするのが良い。なお、基準電流Ｉrefの温度特性は４段階に限定されるものでなく、基準電流生成回路１４４の温度特性補正回路４４３の加減算用の電流トランジスタの数を多くして、さらに多くの段階で温度特性を切り換えるように構成することができる。
【００５４】
図９には、上記トリミング用ＤＡ変換回路１４５の一実施例を示す。この実施例のＤＡ変換回路１４５には、図６に示されている基準電流生成回路１４４から供給される基準電流Ｉrefを流す基準電流源ＣＳ０と、該基準電流源ＣＳ０を構成するダイオード接続のトランジスタとカレントミラー接続されそれぞれ基準電流Ｉrefの１／１０２４，１／５１２，……１／８，１／４，１／２の電流を流す重み電流源Ｃｗ１０〜Ｃｗ１９と、これらの重み電流源Ｃｗ１０〜Ｃｗ１９と直列に接続された切替えスイッチＳＷ１０〜ＳＷ１９とから構成されている。上記スイッチＳＷ１０〜ＳＷ１９の他方の端子はそれぞれ接地点に接続されており、重み電流源Ｃｗ１０〜Ｃｗ１９の電流はスイッチＳＷ１０〜ＳＷ１９により、電流出力端子Ｉoutまたは電源電圧端子Ｖｃｃのいずれかから流されるように構成されている。
【００５５】
このトリミング用ＤＡ変換回路１４５は、トリミングレジスタＲＥＧ２の出力ｂ９〜ｂ０によってスイッチＳＷ０〜ＳＷ９が切替え制御されることで、電流出力端子Ｉout側へ切り替えられたスイッチを流れる電流を合成した電流ＩREFが出力される（正確にはＤＡ変換回路１３２から引き抜かれる）。なお、トリミングレジスタＲＥＧ２の代わりに、ヒューズ素子や不揮発性記憶素子などのプログラム要素とプローブを接触して電圧を印加するためのパッドなどにより構成することができる。
【００５６】
図１０には、上記ＤＡ変換回路１３２の一実施例を示す。この実施例のＤＡ変換回路は、図９のような構成を有するトリミング用ＤＡ変換回路１４５から供給される基準電流ＩREF（トリミング用ＤＡ変換回路１４５を使用しない第１の実施例の場合には基準電流生成回路１４４から供給される基準電流Ｉref）を流す基準電流源ＣＳ０と、該基準電流源ＣＳ０と直列に接続された電流源ＣＳ１と、この電流源ＣＳ１とカレントミラー接続されそれぞれ基準電流ＩREFの１／３２，１／１６，１／８，１／４，１／２の電流を流す重み電流源Ｃｗ０〜Ｃｗ４と、これらの重み電流源Ｃｗ０〜Ｃｗ４と直列に接続された切替えスイッチＳＷ０〜ＳＷ４と、これらのスイッチＳＷ０〜ＳＷ４の共通接続端子側に接続された電流−電圧変換用抵抗Ｒｅとから構成されている。上記スイッチＳＷ０〜ＳＷ４の他方の端子はそれぞれ接地点に接続されており、重み電流源Ｃｗ０〜Ｃｗ４の電流はスイッチＳＷ０〜ＳＷ４により、電流−電圧変換用抵抗Ｒｅまたは接地点のいずれかに流されるように構成されている。
【００５７】
このＤＡ変換回路１３２は、上記ガウスフィルタ１３１の出力Ｂ４〜Ｂ０によってスイッチＳＷ０〜ＳＷ４が切替え制御されることで、抵抗側へ切り替えられたスイッチを流れる電流を合成した電流が抵抗Ｒｅに流されて電圧に変換され、これによってガウスフィルタ１３１の出力Ｂ４〜Ｂ０に応じて２5すなわち３２段階のいずれかの電圧ＤＡＶｏｕｔが出力される。
【００５８】
次に、上記トリミング回路（１４５）を用いてＤＡ変換回路１３２の基準電流ＩREFを調整する手順を、図１１を用いて説明する。
【００５９】
先ず、ＶＣＯ１３４に適当な大きさの制御電圧Ｖcnt1を印加してＶＣＯ１３４を発振動作させる（ステップＳ１，Ｓ２）。次に、レジスタ１４１にイネーブル信号ＥＮを与えてＶＣＯ１３４の発振出力を所定時間だけカウンタ１３６で計数させ、その計数値をレジスタ１４１を介して読み出してＶＣＯ１３４の発振周波数を知る（ステップＳ３）。そして、ＶＣＯ１３４が２．４４ＧＨｚで動作するように制御電圧Ｖcnt1の値を変更して発振動作させる（ステップＳ４）。なお、このときの発振出力も所定時間だけカウンタ１３６で計数させ、その計数値を記憶しておく。
【００６０】
それから、トリミング回路（１４５）を制御してＤＡ変換回路１３２の基準電流ＩREFを最大値（２ｍＡ）に設定する（ステップＳ５）。そして、ＶＣＯ１３４の変調側制御端子（Ｖcnt2）にＤＡ変換回路１３２の最大出力振幅（１００ｍＶ）を印加させ、ＶＣＯ１３４を発振動作させる（ステップＳ６）。なお、このとき制御電圧Ｖcnt1は、ＶＣＯ１３４を２．４４ＧＨｚで発振させたときと同じ電圧にする。次に、この発振状態でのＶＣＯ１３４の発振出力をカウンタ１４１で計数し、その計数値とステップＳ４で得られた計数値との差分を計算して変調周波数を求め、それに基づいて期待している発振周波数（１６００ｋＨｚ）からのずれ量を算出し、そのずれをなくすようにトリミング値を決定する（ステップＳ７〜Ｓ９）。
【００６１】
その後、決定したトリミング値をトリミング回路（１４５）のトリミングレジスタに設定して、トリミングされた電流値でＤＡ変換回路１３２を動作させ、ＤＡ変換回路からＶＣＯ１３４へ通常動作時と同一のレベルの制御電圧Ｖcnt2を印加して発振動作させる（ステップＳ１０，Ｓ１１）。それから、この発振状態でのＶＣＯ１３４の発振出力をカウンタ１４１で計数し、その計数値とステップＳ４で得られた計数値との差分を計算して変調周波数を求め、期待している発振周波数（１６０ｋＨｚ）と一致しているか確認する（ステップＳ１２，Ｓ１３）。そして、一致していればトリミングを終了し、一致していないときはステップＳ９へ戻って再度トリミング値を決定し、設定し直すようにしてもよい。
【００６２】
図１２は、前記実施例の無線通信用ＬＳＩを応用した携帯電話器の全体構成を示すブロック図である。
【００６３】
この実施例の携帯電話器は、表示部としての液晶パネル２００、送受信用のアンテナ３２１、音声出力用のスピーカ３２２、音声入力用のマイクロホン３２３、上記液晶パネル２００を駆動して表示を行なわせる液晶コントロールドライバ３１０、スピーカ３２２やマイクロホンの信号の入出力を行なう音声インタフェース３３０、アンテナ３２１を介してＧＳＭ方式で携帯電話通信を行なう高周波インタフェース３４０、アンテナ３２１を介してブルートゥース規格の方式で通信を行なう本発明を適用した無線通信用ＬＳＩ１００、音声信号や送受信信号に係る信号処理を行うＤＳＰ（Digital Signal Processor）３５１、カスタム機能（ユーザ論理）を提供するＡＳＩＣ（Application Specific Integrated Circuits）３５２、表示制御を含め装置全体の制御を行なうマイクロプロセッサもしくはマイクロコンピュータなどからなるシステム制御装置３５３およびデータやプログラムの記憶用メモリ３６０、発振回路（ＯＳＣ）３７０等を備えてなる。
【００６４】
上記ＤＳＰ３５１、ＡＳＩＣ３５２およびシステム制御装置としてのマイコン３５３により、いわゆるベースバンド部３５０が構成される。図には、ベースバンド部３５０が１つだけ示されているが、高周波インタフェース３４０用のベースバンド部とブルートゥース規格の無線通信用ＬＳＩ１００のためのベースバンド部を別々に構成することも可能である。なお、図１２において、３７１は水晶振動子のような振動子で、発振回路３７０は例えば２６ＭＨｚのような周波数のクロックを発生する。
【００６５】
また、この実施例の携帯電話器システムでは、ＧＳＭ方式で携帯電話通信を行なう高周波インタフェース３４０と、ブルートゥース規格の方式で通信を行なう前記実施例の無線通信用ＬＳＩ１００とを備えているが、現在のＧＳＭ方式の携帯電話通信システムでは高周波用ＬＳＩの動作クロックとして２６ＭＨｚのシステムクロックを使用し、ベースバンド部にはそれを分周した１３ＭＨｚのクロックを供給するようにしているものがある。一方、ブルートゥース規格の方式で通信を行なう前記実施例の無線通信用ＬＳＩ１００も前述したように１３ＭＨｚのクロックを使用している。
【００６６】
そのため、共通の発振回路（ＯＳＣ）３７０で発生されたシステムクロックφｃを高周波インタフェース３４０に供給し、この高周波インタフェース３４０からベースバンド部３５０に供給される１３ＭＨｚのクロックφｓをブルートゥース規格の前記実施例の無線通信用ＬＳＩ１００にも供給して動作させることができる。あるいは、発振回路３７０で発生された２６ＭＨｚのクロックをＧＳＭの高周波インタフェース３４０に供給して動作させる一方、上記２６ＭＨｚのクロックを分周した１３ＭＨｚのクロックをベースバンド部３５０とブルートゥース規格の無線通信用ＬＳＩ１００とに供給して動作させることができる。
【００６７】
これによって、ブルートゥース用に別の発振回路を設ける必要がなく、既存の携帯電話器にブルートゥース規格の無線通信を行なうＬＳＩを追加してもそれに伴なうハードウェアの追加量を極めて少なくすることができる。そして、このように、ブルートゥース規格の無線通信用ＬＳＩ１００を搭載することで、携帯電話器をトランシーバとして利用したり、携帯電話で受信したデータをプリンタで出力させたり、携帯電話器にパソコンから画像データや音声データを送信するような多様な機能を持たせることができるようになる。
【００６８】
また、上記高周波インタフェース３４０とブルートゥース規格の前記実施例の無線通信用ＬＳＩ１００とをノートパソコンやハンドヘルドＰＣ、パームＰＣなどに搭載すれば、ブルートゥース規格のパソコンや周辺装置とデータ送信する機能とインターネットに接続できる機能とを持たせることができる。
【００６９】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施例においては、データを周波数変調して送信するディジタルデータ伝送システムに使用されるＶＣＯについて説明したが、２つの制御端子を備えそれぞれの制御端子からの制御電圧によって発振周波数が制御されるように構成されたＶＣＯ一般に本発明を適用することができる。また、実施例ではＤＡ変換回路として５ビットのものが用いられているが、ビット数は５ビットに限定されるものでないことはいうまでもない。また、重み電流を用いたＤＡ変換回路に限定されず、他の形式のＤＡ変換回路であっても良い。
【００７０】
上記実施例では、電圧制御発振回路が正の温度特性を有する場合について説明したが、当該発振回路が負の温度特性を有する場合には、温度特性補正回路によって、当該発振回路に供給される制御電圧Ｖcnt2に正の温度特性を与える様にすればよい。即ち、電圧制御発振回路の温度特性に対して反対の温度特性を、当該発振回路に供給される制御電圧に与える様にすればよい。電圧制御回路に供給される制御電圧に正の温度特性を与えるためには、例えば、図７（ｃ）に示されている温度特性が、負の温度特性を持つ様にすればよい。
【００７１】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である無線通信システムに使用されるＶＣＯに適用した場合について説明したが、本発明はそれに限定されるものでなく、ＶＣＯを有するシステム一般に利用することができる。
【００７２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００７３】
すなわち、ＬＣ発振型ＶＣＯ回路を用いオープン・ループ方式で送信データに応じてＶＣＯ回路を制御して変調を行なう周波数ホッピング方式の無線通信システムに使用する変調用半導体集積回路における温度変化に伴なうＶＣＯの変調周波数の変動を低減することができ、これによって、それを用いた周波数ホッピング方式の無線通信システムでは混信が少なくかつ正確なデータ送信を行なえるようになる。
【図面の簡単な説明】
【図１】本発明に係る変調用半導体集積回路を利用して好適な無線通信システムの構成例を示すブロック図である。
【図２】本発明に係る変調用半導体集積回路に用いられるＬＣ発振型ＶＣＯの一実施例を示す回路図である。
【図３】本発明に係る変調用半導体集積回路の送信系回路の第１の実施例を示すブロック図である。
【図４】本発明に係る変調用半導体集積回路に用いられるＬＣ発振型ＶＣＯにおける容量素子とＶＣＯの発振周波数の温度特性を示すグラフである。
【図５】本実施例の送信系回路における温度補償の原理を示すグラフである。
【図６】温度特性を調整可能な基準電流生成回路の具体的な回路例を示す回路図である。
【図７】温度特性補正回路における補正の原理を示すグラフである。
【図８】本発明に係る変調用半導体集積回路の送信系回路の第２の実施例を示すブロック図である。
【図９】トリミング回路の具体的な回路例を示す回路図である。
【図１０】本発明に係る変調用半導体集積回路に用いられるディジタル伝送データ信号をＤＡ変換するＤＡ変換回路の一実施例を示す回路図である。
【図１１】トリミング回路を用いてＤＡ変換回路の基準電流を調整する手順の一例を示すフローチャートである。
【図１２】実施例の無線通信用ＬＳＩを応用した携帯電話器の全体構成を示すブロック図である。
【図１３】本発明を適用して有効なブルートゥース規格の無線通信における周波数ポッピングの様子を示す概念図である。
【符号の説明】
１１０ 受信系回路
１１１ ロウノイズアンプ
１１２ ミクサ
１１３ バンドパス・フィルタ
１１４ 利得可変アンプ
１１５ ＡＤ変換回路
１１６ 復調整回路
１１７ ローパス・フィルタ
１３０ 送信系回路
１３１ ガウスフィルタ
１３２ ＤＡ変換回路
１３３ ローパス・フィルタ
１３４ 電圧制御発振回路（ＶＣＯ）
１３５ 送信用パワーアンプ
１３６ カウンタ回路
１３７ 位相比較回路
１３８ チャージポンプ
１３９ ループフィルタ
１４０ 分周器
１４１ レジスタ
１４４ 基準電流生成回路
１４５ トリミング用ＤＡ変換回路
４４１ バンドギャップリファランス回路
４４２ 電圧−電流変換回路
４４３ 温度特性補正回路
【発明の属する技術分野】
本発明は、ＬＣ発振型ＶＣＯ（電圧制御発振器）によりキャリア周波数信号を生成しながらＬＣ発振型ＶＣＯを送信データに基づいて制御して周波数変調を行なうとともに、キャリア周波数をとびとびに変化させてデータ送信を行なう周波数ホッピング方式を採用した無線通信システムの送信系に用いられる変調用半導体集積回路（ＲＦモジュール）に適用して有効な技術に関し、特にキャリア周波数を生成するＰＬＬループをオープンにして変調動作を行なう際のＶＣＯの発振周波数の温度補償技術に関する。
【０００２】
【従来の技術】
無線通信の発展に伴ない、様々な通信方式による信号が飛び交っている中でデータ通信を行なった場合、信号同士の干渉やフェージングにより正しいデータ送信が保証されなくなるおそれがある。そこで、キャリア周波数信号を変化させて、隣接周波数帯の信号同士の混信を防止する無線通信システムがある。例えばパソコンやプリンタなどの周辺装置間での無線通信によるデータ送信に関する規定を定めているブルートゥースと呼ばれる規格では、送信方式として図１３に示すように、２．４ＧＨｚ〜２．４８ＧＨｚの周波数帯（以下、２．４ＧＨｚ帯と称する）において１ＭＨｚごとの周波数ホッピングによるスペクトラム拡散方式を採用して、隣接周波数帯の信号同士の混信を防止するようにしている。また、ブルートゥース規格では、２．４ＧＨｚ帯のキャリア周波数信号に±１６０ｋＨｚで変調をかけてデータを送信する周波数変調方式が採用されている。
【０００３】
このような周波数変調を行なう場合、送信するデータにより直接ＶＣＯ回路を制御して周波数を制御する方式が考えられる。また、ＶＣＯ回路には、制御電圧で電流を変化させて発振周波数を制御する方式の回路や制御電圧で可変容量の容量値を変化させて発振周波数を制御するＬＣ発振型ＶＣＯと呼ばれる回路が知られている。
【０００４】
【発明が解決しようとする課題】
例えば周波数ホッピング方式で送信データにより周波数変調をかける場合には、データによる周波数変調の他にキャリア周波数そのもののホッピング制御があるため、２つの制御系が必要とされる。そこで、本発明者らは、上記無線通信システムを採用した無線通信用ＬＳＩ（大規模半導体集積回路）の開発に当たって、図２に示すようなバラクタダイオードを使用したＬＣ発振型ＶＣＯを用いるとともに、ホッピングのキャリア周波数に応じて一方の制御電圧Ｖcnt1を変化させて周波数を切り換えてＰＬＬループで周波数を安定させ、変調をかける際には制御電圧Ｖcnt1をループフィルタに保持したままＰＬＬループをオープン状態にして送信データに応じた制御電圧Ｖcnt2でＶＣＯの発振周波数を変化させてキャリア周波数信号を変調させる方式（以下、オープン・ループ方式と称する）について検討した。
【０００５】
ＬＣ発振型ＶＣＯを用いて送信データでＶＣＯ直接制御して変調させる場合、ＰＬＬループをオープンにしないで変調を行なうクローズ・ループ方式では、ＶＣＯからの帰還発振信号と位相比較される基準クロックとして温度変化に係わらず安定なものを使用すれば、温度変化によってＬＣ発振型ＶＣＯの容量値が変化しても所望の周波数でＶＣＯを発振させることができる。ところが、オープン・ループ方式を採用すると、温度変化によってＶＣＯの変調周波数が大きく変動してしまい、許容範囲に対してマージンが著しく低下するという不具合があることが明らかとなった。なお、オープン・ループ方式は、クローズ・ループ方式に比べて回路構成が簡単になり回路占有面積を小さくすることができるという利点がある。
【０００６】
一方、例えば、ブルートゥース規格では、２．４ＧＨｚ帯のキャリア周波数信号に±１６０ｋＨｚで変調をかけた信号を送信する場合に、±１４５〜１７５ｋＨｚの範囲で変調をかければ良いとされている。つまり、±１５ｋＨｚのマージンが許容されているので、これを満足できれば温度変化によって周波数の変動が多少あっても構わない。ところが、温度変化によって周波数のマージンが少なくなると、他の回路の設計にしわ寄せが行ってしまい、規格を満足する特性を有する送信系回路を設計することが非常に困難になる。
【０００７】
例えば、送信データに応じて同一の振幅で変調をかけようとした場合、つまり図２のＶＣＯにおいてキャリア周波数にかかわらず制御電圧Ｖcnt2の振幅を一定にして発振周波数を制御しようとした場合、周波数ホッピングのための他方の制御電圧Ｖcnt1で周波数を切り換えたときに一方のバラクタダイオードＤｖ１１，Ｄｖ１２の容量のみでなく、他方のバラクタダイオードＤｖ２１，Ｄｖ２２との合成容量までもが変化して周波数が変化し、これによって、ＶＣＯの変調利得が変化してキャリア周波数に応じて変調周波数が偏移することが考えられる。従って、温度変化に伴なう周波数の変動もできるだけ小さく抑えるのが望ましい。
【０００８】
上記温度変化による周波数の変動は次のような理由によることが明らかとなった。すなわち、図２のようなＬＣ発振型ＶＣＯにおいては、容量Ｃ１１，Ｃ１２およびバラクタダイオードＤｖ１１，Ｄｖ１２の合成容量をＣ１、容量Ｃ２１，Ｃ２２およびバラクタダイオードＤｖ２１，Ｄｖ２２の合成容量をＣ２とすると、各合成容量Ｃ１，Ｃ２の電圧に対する特性は、図４（Ａ）に示すようになる。図４（Ａ）より、合成容量Ｃ１，Ｃ２は高温になるほど容量値が大きくなることが分かる。
【０００９】
ここで、ＶＣＯの発振周波数ｆoscは、ｆosc＝１／｛２π√（Ｃ１＋Ｃ２）｝で表わされる。この式より、高温になって合成容量Ｃ１，Ｃ２の容量値が大きくなるとＶＣＯの発振周波数ｆoscは低くなることが分かる。このＶＣＯの制御電圧Ｖcnt1に対する周波数特性を調べたところ、図４（Ｂ）に示すようになることが分かった。図４（Ｂ）より、高温になるほど周波数の変化が大きくなるとともに、制御電圧範囲の上限と下限における曲線の接線の傾きすなわちＶＣＯの電圧−周波数制御感度の差も大きくなることが分かる。２．４０２ＧＨｚ〜２．４８０ＧＨｚの範囲で周波数ポッピングを行なうブルートゥース規格の通信システムでは、ＶＣＯの発振周波数ｆoscは最大で２．４８０ＧＨｚ、最小で２．４０２ＧＨｚとその差が非常に大きいため、ＶＣＯの電圧−周波数制御感度の差も大きくなると考えられる。
【００１０】
この発明の目的は、上記のような課題を解決するためになされたもので、ＬＣ発振型ＶＣＯ回路を用いオープン・ループ方式で送信データに応じてＶＣＯ回路を制御して変調を行なう周波数ホッピング方式の無線通信システムに使用する変調用半導体集積回路における温度変化に伴なうＶＣＯの変調周波数の変動を低減することにある。
【００１１】
この発明の他の目的は、混信が少なくかつ正確なデータ送信を行なえる無線通信システムを構成可能な変調用半導体集積回路を提供することにある。
【００１２】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１４】
すなわち、ＬＣ発振型ＶＣＯによりキャリア周波数信号を生成しながらＬＣ発振型ＶＣＯを送信データに基づいて制御して周波数変調を行なうとともに、キャリア周波数をとびとびに変化させてデータ送信を行なう変調用半導体集積回路において、ＶＣＯの制御電圧を発生する回路（例えばＤＡ変換回路）の基準電流値に負の温度特性を与えることりよりＶＣＯを制御する変調側制御入力電圧（Ｖcnt2）が負の温度特性を有するようにする温度特性補正回路を設けるようにしたものである。
【００１５】
上記した手段によれば、ＶＣＯが正の温度特性を有していても、これを制御する電圧が負の温度特性を有するようにされるため、温度補償された温度依存性のない発振周波数が得られるようになり、これによって周波数マージンを大きくすることができ、回路設計が容易になる。また、上記のような構成を有する変調用半導体集積回路を周波数ホッピング方式の無線通信システムに適用した場合には、得られる発振周波数の精度が高くなるため、混信が少なくかつ正確なデータ送信を行なえる無線通信システムを実現することができる。
【００１６】
なお、本発明は、電圧制御発振回路と、該電圧制御発振回路の発振出力と基準クロック信号の位相を比較する位相比較回路と、該位相比較回路で検出された位相差に応じて該位相差をなくすような電圧を発生して上記電圧制御発振回路に上記第１の制御電圧として印加する制御電圧生成回路とを設け、上記電圧制御発振回路と上記位相比較回路と上記制御電圧生成回路とにより構成されるフェーズ・ロックド・ループにより、キャリア周波数を与え、変調用の第２の制御電圧は、上記フェーズ・ロックド・ループとは別個の経路から上記電圧制御発振回路に供給されるように構成するとともに、第２の制御電圧で変調動作を行なうときには上記フェーズ・ロックド・ループをオープン状態にする場合に特に有効である。
【００１７】
また、上記温度特性補正回路は、第２の制御電圧を発生する回路がディジタル伝送データ信号をサンプリングして演算を行なうディジタルフィルタと、該ディジタルフィルタの出力をＤＡ変換するＤＡ変換回路とから構成されている場合に、このＤＡ変換回路の基準電流が負の温度特性を有するように補正するものであってもよいし、上記ＤＡ変換回路の基準電流の大きさを調整するトリミング回路を備え該トリミング回路がトリミング情報をＤＡ変換してトリミング情報に応じた電流を上記ＤＡ変換回路に基準電流として与える第２のＤＡ変換回路で構成されている場合には、このトリミング用の第２のＤＡ変換回路の基準電流が負の温度特性を有するように補正するものであってもよい。
【００１８】
さらに、上記温度特性補正回路は、温度依存性のない電流を流す複数の第１電流源と、正の温度特性を有する電流を流す複数の第２電流源と、上記複数の第１電流源と上記複数の第２電流源の中からそれぞれ１または２以上の電流源を選択する選択手段とを備え、選択された電流源の合成電流を上記基準電流して出力するように構成することができる。
【００１９】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
【００２０】
図１には、本発明に係る変調用半導体集積回路を利用して好適な無線通信システムの構成例が示されている。
【００２１】
図１において、ＡＴは信号電波の送受信用アンテナ、ＳＷは送受信切替え用のスイッチ、１１０はアンテナＡＴより受信された信号を中間周波数にダウンコンバートしてから復調、増幅しベースバンド信号に変換する受信系回路１１０、１３０はアンテナＡＴより送信するベースバンド信号を変調し周波数変換する送信系回路である。
【００２２】
送信系回路１３０は、入力矩形波信号をサンプリングして変調のためのコードを生成するガウスフィルタ１３１と、該フィルタの出力をＤＡ変換して階段波形の信号を生成するＤＡ変換回路１３２と、生成された階段波形の信号を滑らかな波形にするローパス・フィルタ１３３と、電圧制御発振回路（ＶＣＯ）からなりローパス・フィルタ１３３の出力電圧により発振周波数が制御されることで変調を行なう周波数変換回路１３４と、周波数変換された信号を受けてアンテナＡＴを駆動して信号電波の送信を行なうパワーアンプ１３５などから構成される。
【００２３】
さらに、この実施例の送信系回路１３０には、上記ＶＣＯ１３４の出力を分周するカウンタ１３６と、該カウンタ１３６の出力の位相と例えば１３ＭＨｚのような基準クロックφｃの位相とを比較して位相差に応じた電圧を発生して上記ＶＣＯ１３４の発振周波数を制御する位相比較回路１３７とが設けられており、ＶＣＯ１３４とカウンタ１３６と位相比較回路１３７とでＰＬＬ（フェーズ・ロックド・ループ）回路が構成され、キャリア周波数信号を発生する。そして、送信データを反映しているローパス・フィルタ１３３の出力電圧によりＶＣＯ１３４の発振周波数を変化させることでキャリア周波数信号を変調させるように構成されている。
【００２４】
また、この実施例の無線通信システムでは、上記カウンタ１３６に付随して設けられているレジスタに設定されているカウンタ１３６が計数すべきカウント値をベースバンド回路３５０からの設定で変更することにより、キャリア周波数を例えば１ＭＨｚのような単位でずらして、いわゆる周波数ホッピングによるスペクトラム拡散方式のデータ送信を行なうことができるようにされている。
【００２５】
この実施例では、上記ガウスフィルタ１３１として、入力データを順次取り込むシフトレジスタと、取り込まれたデータとフィルタ係数とを掛け算し順次加算する積和演算器とから構成されたＦＩＲ（Finite Impulse Response）型フィルタが用いられている。特に制限されるものでないが、入力シフトレジスタは７段であり、フィルタ係数は５ビット、フィルタ出力も５ビットである。
【００２６】
受信系回路１１０は、アンテナＡＴより受信された信号を増幅する低雑音増幅回路（ＬＮＡ）１１１と、増幅された受信信号と上記送信側ＶＣＯからの発振信号とを合成することで中間周波数（例えば２ＭＨｚ）の信号にダウンコンバートするミクサ（ＭＩＸ）１１２と、隣接チャネルからの漏洩信号を除去して当該チャネルの信号成分を抽出するバンドパス・フィルタ１１３と、受信信号を所定の振幅まで増幅する利得可変なプログラマブル・ゲイン・アンプ（ＡＧＣ）１１４と、アナログ信号をディジタル信号に変換するＡＤ変換回路１１５と、受信データを復調する復調整回路１１６と、復調された信号から高周波成分（ノイズ）を除去してベースバンド回路３５０へ受信データを渡すローパス・フィルタ（ＬＰＦ）１１７などから構成される。
【００２７】
図２には、上記送信系回路１３０を構成するＶＣＯ１３４として用いられるＬＣ発振型発振回路の一実施例を示す。この実施例の発振回路は、図２に示されているように、エミッタ共通接続されかつ互いにベースとコレクタとが交差結合された一対のバイポーラ・トランジスタＱ１１，Ｑ１２と、該トランジスタＱ１１，Ｑ１２の共通エミッタと接地点との間に接続された定電流源Ｉｃと、各トランジスタＱ１１，Ｑ１２のコレクタと電源電圧端子Ｖｃｃとの間にそれぞれ接続されたインダクタンスＬ１，Ｌ２と、上記トランジスタＱ１１，Ｑ１２のコレクタ端子間に直列に接続された容量Ｃ１１，抵抗Ｒ１１，Ｒ１２，容量Ｃ１２およびこれらと並列に接続された容量Ｃ２１，抵抗Ｒ２１，Ｒ２２，容量Ｃ２２と、上記各容量Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２と抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２との接続ノードｎ１１，ｎ１２，ｎ２１，ｎ２２と接地点との間に接続されたバラクタダイオードＤｖ１１，Ｄｖ１２，Ｄｖ２１，Ｄｖ２２とから構成されている。
【００２８】
そして、抵抗Ｒ１１とＲ１２との接続ノードｎ１０に、図１に示されている位相比較回路１３７からの制御電圧Ｖcnt1が印加されてキャリア周波数を決定し、抵抗Ｒ２１とＲ２２との接続ノードｎ２０に、図１に示されているローパス・フィルタ１３３からの周波数変調用制御電圧Ｖcnt2が印加されて変調周波数を制御するように構成されている。このように閉ループのＰＬＬ回路で安定した正確なキャリア周波数信号を発生させ、外から制御電圧を与えて周波数を変調させるように構成することにより、ＰＬＬ回路のループ内部に変調のための信号を与えて制御する方式に比べて回路構成が簡単になり回路面積を小さくすることができる。
【００２９】
なお、ＶＣＯ１３４に周波数変調用制御電圧Ｖcnt2を与える際には、ＰＬＬ回路部のキャリア周波数が安定した状態でチャージポンプ１３８からループフィルタ１３９への電流経路を遮断し、直前の制御電圧Ｖcnt1をループフィルタ１３９の容量に保持させておくようにすれば、キャリア周波数がずれるのを防止することができる。また、変調が終了したら直ちにＰＬＬのフィードバックを復活させることで、再び所望の周波数で正確な発振動作をさせることができる。
【００３０】
次に、ＶＣＯ１３４におけるキャリア周波数の切替えとそれに関連したＤＡ変換回路１３２へ供給される基準電流の温度補償の仕組みについて説明する。図３は、図1に示されている送信系回路１３０の構成をもう少し詳細に示したものである。図1と同一の回路ブロックには同一の符号を付してある。
【００３１】
図1には示されていないが、位相比較回路１３７とＶＣＯ１３４との間には、位相比較回路１３７で検出された位相差に応じた電圧（正、負を含む）を発生するチャージポンプ１３８と、該チャージポンプ１３８の出力を平滑するループフィルタ１３９とが設けられており、ＶＣＯ１３４と分周器としてのカウンタ１３６と位相比較回路１３７とチャージポンプ１３８とループフィルタ１３９からなる閉ループにより、カウンタ１３６の出力の位相と基準クロックφ０との位相を一致させるようにフィードバックをかけ、所定の周波数で発振するＰＬＬ回路が構成される。この閉ループのＰＬＬ回路で発生される発振信号がキャリア周波数信号とされる。また、チャージポンプ１３８とループフィルタ１３９との間には、チャージポンプ１３８からループフィルタ１３９に供給される電流を遮断可能なスイッチ１５０が設けられており、このスイッチ１５０によってＰＬＬループをオープン・ループとすることができるようにされている。
【００３２】
さらに、この実施例においては、カウンタ１３６に付随して、カウンタ１３６が計数すべきカウント値をベースバンド回路３５０からの設定で変更することにより、キャリア周波数を１ＭＨｚのような単位でずらすためのレジスタ１４１が設けられている。ブルートゥース規格の場合には、例えば２．４０２ＧＨｚ〜２．４８０ＧＨｚの間で１ＭＨｚおきに設定される７９チャネルのいずれのチャネルにもホッピングできるようにするため、レジスタ１４１は少なくとも７ビットで構成される。レジスタ１４１の値は、図１に示されているベースバンド回路３５０が直接書き替えることができるように構成されている。
【００３３】
また、本実施例において、レジスタ１４１はカウンタ１３６と双方向にデータを伝達できるように構成されており、カウンタ１３６の計数値はレジスタ１４１を介して図示しない外部端子からチップ外へ読み出せるようにされている。さらに、カウンタ１３６の前段にはＶＣＯ１３４の発振出力を例えば１／６４に分周する分周器１４０が設けられている。このように分周器１４０を設けておくことにより、レジスタ１４１への設定によりカウンタ１３６の計数値を変更する回路構成が簡単になる。さらに、ＤＡ変換回路１３２に流される基準電流を供給する基準電流生成回路１４４とが設けられている。そして、この実施例においては、基準電流生成回路１４４によって生成される基準電流Ｉref負の温度特性を有するように構成されている。
【００３４】
ここで、先ず本実施例の送信系回路における温度補償の原理を、図５を用いて説明する。一般に、高精度のＤＡ変換回路においては、バンドギャップリファランス回路のような温度依存性のない定電圧を発生する回路を用いてＤＡ変換動作に必要な基準電流を生成する基準電流生成回路が設けられる。つまり、通常のＤＡ変換回路に流される基準電流を生成する基準電流生成回路は、温度依存性がないように設計される。これに対し、本実施例の送信系回路においては、ＤＡ変換回路に供給される基準電流を生成する基準電流生成回路１４４が負の温度特性を有するようにされている。これによって、ローパス・フィルタ１３３を介してＶＣＯ１３４に供給される変調用の制御電圧Ｖcnt2の変化率は図５（ｂ）のように負の温度特性を有するようにされる。一方、ＶＣＯ１３４の電圧−周波数制御感度は図５（ａ）のような正の温度特性を有している。そのため、変調周波数変化率は図５（ｃ）のように温度依存性を有しないようにされる。
【００３５】
図６には、温度特性を調整可能な基準電流生成回路１４４の具体的な回路例が示されている。
【００３６】
この実施例の基準電流生成回路１４４は、バンドギャップリファランス回路のような定電圧回路４４１と電圧−電流変換回路４４２と温度特性補正回路４４３とを備えている。バンドギャップリファランス回路は、互いにベースが共通接続されたバイポーラ・トランジスタ（以下、単にトランジスタと呼ぶ）Ｑ１，Ｑ２を有し、Ｑ２はベースとコレクタが結合されＱ２のコレクタ電圧がＱ１，Ｑ２のベースに印加されると共に、トランジスタＱ１のエミッタは抵抗Ｒ３を介して接地点ＧＮＤに、またトランジスタＱ２のエミッタは直接接地点ＧＮＤに接続され、Ｑ１，Ｑ２のコレクタは抵抗Ｒ１，Ｒ２を介して互いに接続されている。
【００３７】
また、例えば５Ｖのような電源電圧Ｖｃｃと接地点ＧＮＤとの間には定電流源（抵抗でも可）ＣＣ０とトランジスタＱ３とが直列形態に接続され、このトランジスタＱ３のベースに上記トランジスタＱ１のコレクタ電圧が印加され、このトランジスタＱ３のコレクタ電圧をベースに受けるトランジスタＱ４が設けられ、Ｑ４のエミッタは前記抵抗Ｒ１とＲ２の接続ノードｎ０に接続されてそのコレクタ電流が前記トランジスタＱ１，Ｑ２に分配されている。そして、トランジスタＱ４のコレクタと電源電圧Ｖｃｃとの間にベースとコレクタが結合されたいわゆるダイオード接続のトランジスタＱ５と抵抗Ｒ５が直列に接続されている。
【００３８】
この実施例の定電圧回路４４１は、ワイドラー形と呼ばれる公知のバンドギャップリファランス回路であり、−２ｍＶ／℃の負の温度特性を有するバイポーラ・トランジスタのベース・エミッタ間電圧をＶbe、温度をＴとすると、接続ノードｎ０の電位Ｖ０は、次式
Ｖ０＝Ｖbe＋（Ｒ２／Ｒ３）・（ｋＴ／ｑ）・ｌn(Ｒ２／Ｒ１)
で表わされる。以下、第２項の（Ｒ２／Ｒ３）・（ｋＴ／ｑ）・ｌn(Ｒ２／Ｒ１)をＫＶTと記す。
【００３９】
上記式において、第１項は負の温度特性を有し、第２項は温度Ｔを含むので正の温度特性を有する。そこで、第１項のＶbeの負の温度特性を打ち消すように第２項の抵抗Ｒ１，Ｒ２，Ｒ３の値を設定してやることによって、接続ノードｎ０の電位Ｖ０は温度が変化しても一定つまり温度依存性を有しないようにしたのがワイドラー形バンドギャップリファランス回路である。
【００４０】
この実施例の基準電流生成回路１４４は、上記バンドギャップリファランス回路のトランジスタＱ４のベース電位と同一の電位Ｖ１をベースに受ける電圧−電流変換用のトランジスタＱ６を設けてこのトランジスタＱ６に温度依存性を有しない電流Ｉ０を流すように構成されている。上記トランジスタＱ６のエミッタと接地点との間には抵抗Ｒ６が接続され、Ｑ６のコレクタと電源電圧Ｖｃｃとの間にはダイオード接続のｐｎｐトランジスタＱ７と抵抗Ｒ７が直列に接続されている。なお、ここで抵抗Ｒ６等は正の温度特性を有するが、適当な製造プロセスを使用することによりその変化はトランジスタのベース・エミッタ間電圧Ｖbeの温度特性に比較すると無視できる程度に小さくすることができる。従って、トランジスタＱ６に流れる電流Ｉ０も温度依存性を有しない電流とすることができる。
【００４１】
そして、温度特性補正回路４４３には、上記ｐｎｐトランジスタＱ７とカレントミラー接続されたｐｎｐトランジスタＱ２１が設けられている。従って、トランジスタＱ２１にはＱ７と同様に温度依存性のない電流Ｉref’が流される。さらに、温度特性補正回路４４３には、上記ｐｎｐトランジスタＱ２１のベース電圧と同一の電圧がスイッチＳＷ１１，ＳＷ１０を介してベースに印加されるようにされたｐｎｐトランジスタＱ２２，Ｑ２３と、上記ｎｐｎトランジスタＱ６のエミッタ電圧がスイッチＳＷ２１，ＳＷ２０を介してベースに印加されるようにされたｎｐｎトランジスタＱ２４およびＱ２５が設けられ、上記各トランジスタＱ２１〜Ｑ２５のコレクタは共通のノードｎ１に接続されているとともに、各トランジスタＱ２１〜Ｑ２５のエミッタには電源電圧Ｖｃｃまたは接地点との間にそれぞれエミッタ抵抗Ｒｅ１〜Ｒｅ５が接続されている。従って、上記トランジスタＱ２１〜Ｑ２５のうちＱ２１〜Ｑ２３にはＱ１１と同様に温度依存性のないコレクタ電流が流される。
【００４２】
一方、トランジスタＱ６のベースにはＱ４のベース電圧と同一の電圧が印加されているためＱ６のエミッタ電圧はノードｎ０と同一電位Ｖ０（＝Ｖbe＋ＫＶT）となる。従って、トランジスタＱ２４，Ｑ２５のベースには温度依存性のない電圧Ｖbe＋ＫＶTが印加される。そのため、トランジスタＱ２４，Ｑ２５のエミッタの電位はベース電位よりもＶbeだけ低い電位ＫＶTとされる。従って、各抵抗Ｒｅ４，Ｒｅ５には正の温度特性を有するＫＶTに比例した電流Ｉ２１，Ｉ２０が流されることとなる。
【００４３】
さらに、この実施例の温度特性補正回路４４３は、上記エミッタ抵抗Ｒｅ１〜Ｒｅ５の抵抗比を適当に設定することによって、トランジスタＱ２１に流れるコレクタ電流Ｉrefを１００とすると、Ｑ２２とＱ２３にはそれぞれ１０と５の割合のコレクタ電流Ｉ１１，Ｉ１０が流れるように、またトランジスタＱ２４とＱ２５にはそれぞれ常温（例えば２５℃）でＱ２２とＱ２３と同じコレクタ電流Ｉ２１，Ｉ２０が流されるように設計されている。また、上記トランジスタＱ２２，Ｑ２３のベースと電源電圧Ｖｃｃとの間にはそれぞれスイッチＳＷ１１，ＳＷ１０と相補的にオン、オフされるスイッチ／ＳＷ１１，／ＳＷ１０が、またトランジスタＱ２４，Ｑ２５のベースと接地点との間にはそれぞれスイッチＳＷ２１，ＳＷ２０と相補的にオン、オフされるスイッチ／ＳＷ２１，／ＳＷ２０が設けられている。
【００４４】
そして、この実施例においては、レジスタＲＥＧ１に設定された制御データＢ１，Ｂ２をデコーダＤＥＣ１でデコードした信号により、上記スイッチＳＷ１１〜ＳＷ２０は、次の表１のようにオン、オフ制御されるように構成されている。上記レジスタＲＥＧ１への制御データＢ１，Ｂ２は予め測定された結果に基づいて例えばベースバンド回路３５０がシステムのイニシャライズの際に設定することができる。また、レジスタＲＥＧ１の代わりに不揮発性素子やヒューズを用いて所望のレベルの信号がデコーダＤＥＣ１に入力されてスイッチＳＷ１１〜ＳＷ２０のオン、オフ状態が所望の状態に設定されるように構成するようにしても良い。
【００４５】
【表１】
図７には上記温度特性補正回路４４３における補正の原理と、上記スイッチＳＷ１１〜ＳＷ２０が表１のようなオン、オフ状態に設定された場合において当該基準電流生成回路１４４からそれぞれ出力される合成基準電流Ｉrefの特性を示す。図７に示されているように、本実施例の温度特性補正回路４４３はトランジスタＱ２１に流れるコレクタ電流Ｉref’にトランジスタＱ２２またはＱ２３のコレクタ電流Ｉ１１，Ｉ１０を加算し、さらにトランジスタＱ２４またはＱ２５のコレクタ電流Ｉ２１，Ｉ２０を減算することで合成電流Ｉrefの温度特性を変更させるものである。
【００４７】
具体的には、制御データＢ１，Ｂ２が“００”にされてスイッチＳＷ１１〜ＳＷ２０がすべてオフされた状態では、合成電流はトランジスタＱ２１のコレクタ電流Ｉref’のみであるので、出力される基準電流Ｉrefは温度依存性を有しない図７（ｄ）の直線ａのような特性となる。一方、制御データＢ１，Ｂ２が“０１”にされてスイッチ／ＳＷ１１，ＳＷ１０がオンされ、スイッチ／ＳＷ２１，ＳＷ２０がオンされた状態では、合成電流はトランジスタＱ２１のコレクタ電流Ｉref’にトランジスタＱ２３のコレクタ電流Ｉ１０を加算し、さらにトランジスタＱ２５のコレクタ電流Ｉ２０を減算した電流（Ｉref’＋Ｉ１０−Ｉ２０）であるので、出力される基準電流Ｉrefは若干負の温度特性を有する図７（ｄ）の直線ｂのような特性となる。
【００４８】
また、制御データＢ１，Ｂ２が“１０”にされてスイッチＳＷ１１，／ＳＷ１０がオンされ、スイッチＳＷ２１，／ＳＷ２０がオンされた状態では、合成電流はトランジスタＱ２１のコレクタ電流Ｉref’にトランジスタＱ２２のコレクタ電流Ｉ１１を加算し、さらにトランジスタＱ２４のコレクタ電流Ｉ２１を減算した電流（Ｉref’＋Ｉ１１−Ｉ２１）であるので、出力される基準電流Ｉrefは中間の大きさの負の温度特性を有する図７（ｄ）の直線ｃのような特性となる。制御データＢ１，Ｂ２が“１１”にされてスイッチＳＷ１１，ＳＷ１０およびスイッチＳＷ２１，ＳＷ２０がオンされた状態では、合成電流はトランジスタＱ２１のコレクタ電流Ｉref’にトランジスタＱ２２，Ｑ２３のコレクタ電流Ｉ１１，Ｉ１０を加算し、さらにトランジスタＱ２４，Ｑ２５のコレクタ電流Ｉ２１，Ｉ２０を減算した電流（Ｉref’＋Ｉ１１＋Ｉ１０−Ｉ２１−Ｉ２０）であるので、出力される基準電流Ｉrefは最も大きな負の温度特性を有する図７（ｄ）の直線ｄのような特性となる。
【００４９】
従って、ＶＣＯ１３４の温度特性（正）による変調周波数のずれを測定して、その温度特性を打ち消すのに最適な基準電流Ｉrefを選択するようにレジスタＲＥＧ１に設定する制御コードＢ１，Ｂ２を決定してやればよい。なお、上記実施例においては、温度特性補正回路４４３にスイッチで選択可能な電流加算、減算用のトランジスタを２組設けて出力される基準電流Ｉrefの温度特性を４段階に切り換えることができるように構成されているものを示したが、電流加算、減算用のトランジスタの数をさらに多くして、切り換え可能な温度特性の段数を増加させることも可能である。
【００５０】
次に、本発明の第２の実施例を、図８を用いて説明する。
【００５１】
この実施例は、ＬＣ発振型ＶＣＯ１３４の変調周波数を調整するためのトリミング回路を設けたものである。ＬＣ発振型ＶＣＯは容量素子を使用しており、この容量素子は容量値の製造ばらつきが大きく容量のばらつきでＶＣＯの発振周波数も大きく変動するので、一般にトリミング回路を設けて発振周波数のばらつきを補正することが行われている。本実施例においては、トリミング回路としてレジスタに設定された値に応じてＤＡ変換回路１３２に供給される基準電流ＩREFを調整するトリミング用ＤＡ変換回路１４５を設けるとともに、このトリミング用ＤＡ変換回路１４５の基準電流Ｉrefを上記実施例の基準電流生成回路１４４で温度補正することにより、ＶＣＯの変調周波数が温度変化で変動しないようにしている。
【００５２】
さらに、本実施例では、周波数ポッピングを行なうシステムに使用される変調用半導体集積回路では、周波数ポッピングを行なうためキャリア周波数を切り換えたときに図４からも分かるように電圧−周波数制御感度が大きく変化するので、キャリア周波数の切り換えのためレジスタ１４１の設定値を書き換えるとそれに応じて基準電流生成回路１４４内の温度特性補正回路４４３における補正電流特性（図７参照）も切り換えるようにしている。従って、この実施例に適用される基準電流生成回路１４４にあっては、図８に示されているレジスタ１４１が図６に示されているレジスタＲＥＧ１に相当することとなる。
【００５３】
具体的には、キャリア周波数が高い時は補正電流特性を例えば図７（ｄ）の直線ｂのように傾きの小さな方へ切り換え、キャリア周波数が高い時は補正電流特性を例えば図７（ｄ）の直線ｄのように傾きの大きな方へ切り換えると良い。ただし、レジスタ１４１はキャリア周波数を７９段階で切り換えられるだけの情報を持つように７ビットで構成されているのに対し、図６の基準電流生成回路１４４は４段階で基準電流の温度特性を切り換える構成であるので、レジスタ１４１の例えば上位２ビットのコードを用いて４段階で基準電流Ｉrefの温度特性を切り換えるようにするのが良い。なお、基準電流Ｉrefの温度特性は４段階に限定されるものでなく、基準電流生成回路１４４の温度特性補正回路４４３の加減算用の電流トランジスタの数を多くして、さらに多くの段階で温度特性を切り換えるように構成することができる。
【００５４】
図９には、上記トリミング用ＤＡ変換回路１４５の一実施例を示す。この実施例のＤＡ変換回路１４５には、図６に示されている基準電流生成回路１４４から供給される基準電流Ｉrefを流す基準電流源ＣＳ０と、該基準電流源ＣＳ０を構成するダイオード接続のトランジスタとカレントミラー接続されそれぞれ基準電流Ｉrefの１／１０２４，１／５１２，……１／８，１／４，１／２の電流を流す重み電流源Ｃｗ１０〜Ｃｗ１９と、これらの重み電流源Ｃｗ１０〜Ｃｗ１９と直列に接続された切替えスイッチＳＷ１０〜ＳＷ１９とから構成されている。上記スイッチＳＷ１０〜ＳＷ１９の他方の端子はそれぞれ接地点に接続されており、重み電流源Ｃｗ１０〜Ｃｗ１９の電流はスイッチＳＷ１０〜ＳＷ１９により、電流出力端子Ｉoutまたは電源電圧端子Ｖｃｃのいずれかから流されるように構成されている。
【００５５】
このトリミング用ＤＡ変換回路１４５は、トリミングレジスタＲＥＧ２の出力ｂ９〜ｂ０によってスイッチＳＷ０〜ＳＷ９が切替え制御されることで、電流出力端子Ｉout側へ切り替えられたスイッチを流れる電流を合成した電流ＩREFが出力される（正確にはＤＡ変換回路１３２から引き抜かれる）。なお、トリミングレジスタＲＥＧ２の代わりに、ヒューズ素子や不揮発性記憶素子などのプログラム要素とプローブを接触して電圧を印加するためのパッドなどにより構成することができる。
【００５６】
図１０には、上記ＤＡ変換回路１３２の一実施例を示す。この実施例のＤＡ変換回路は、図９のような構成を有するトリミング用ＤＡ変換回路１４５から供給される基準電流ＩREF（トリミング用ＤＡ変換回路１４５を使用しない第１の実施例の場合には基準電流生成回路１４４から供給される基準電流Ｉref）を流す基準電流源ＣＳ０と、該基準電流源ＣＳ０と直列に接続された電流源ＣＳ１と、この電流源ＣＳ１とカレントミラー接続されそれぞれ基準電流ＩREFの１／３２，１／１６，１／８，１／４，１／２の電流を流す重み電流源Ｃｗ０〜Ｃｗ４と、これらの重み電流源Ｃｗ０〜Ｃｗ４と直列に接続された切替えスイッチＳＷ０〜ＳＷ４と、これらのスイッチＳＷ０〜ＳＷ４の共通接続端子側に接続された電流−電圧変換用抵抗Ｒｅとから構成されている。上記スイッチＳＷ０〜ＳＷ４の他方の端子はそれぞれ接地点に接続されており、重み電流源Ｃｗ０〜Ｃｗ４の電流はスイッチＳＷ０〜ＳＷ４により、電流−電圧変換用抵抗Ｒｅまたは接地点のいずれかに流されるように構成されている。
【００５７】
このＤＡ変換回路１３２は、上記ガウスフィルタ１３１の出力Ｂ４〜Ｂ０によってスイッチＳＷ０〜ＳＷ４が切替え制御されることで、抵抗側へ切り替えられたスイッチを流れる電流を合成した電流が抵抗Ｒｅに流されて電圧に変換され、これによってガウスフィルタ１３１の出力Ｂ４〜Ｂ０に応じて２5すなわち３２段階のいずれかの電圧ＤＡＶｏｕｔが出力される。
【００５８】
次に、上記トリミング回路（１４５）を用いてＤＡ変換回路１３２の基準電流ＩREFを調整する手順を、図１１を用いて説明する。
【００５９】
先ず、ＶＣＯ１３４に適当な大きさの制御電圧Ｖcnt1を印加してＶＣＯ１３４を発振動作させる（ステップＳ１，Ｓ２）。次に、レジスタ１４１にイネーブル信号ＥＮを与えてＶＣＯ１３４の発振出力を所定時間だけカウンタ１３６で計数させ、その計数値をレジスタ１４１を介して読み出してＶＣＯ１３４の発振周波数を知る（ステップＳ３）。そして、ＶＣＯ１３４が２．４４ＧＨｚで動作するように制御電圧Ｖcnt1の値を変更して発振動作させる（ステップＳ４）。なお、このときの発振出力も所定時間だけカウンタ１３６で計数させ、その計数値を記憶しておく。
【００６０】
それから、トリミング回路（１４５）を制御してＤＡ変換回路１３２の基準電流ＩREFを最大値（２ｍＡ）に設定する（ステップＳ５）。そして、ＶＣＯ１３４の変調側制御端子（Ｖcnt2）にＤＡ変換回路１３２の最大出力振幅（１００ｍＶ）を印加させ、ＶＣＯ１３４を発振動作させる（ステップＳ６）。なお、このとき制御電圧Ｖcnt1は、ＶＣＯ１３４を２．４４ＧＨｚで発振させたときと同じ電圧にする。次に、この発振状態でのＶＣＯ１３４の発振出力をカウンタ１４１で計数し、その計数値とステップＳ４で得られた計数値との差分を計算して変調周波数を求め、それに基づいて期待している発振周波数（１６００ｋＨｚ）からのずれ量を算出し、そのずれをなくすようにトリミング値を決定する（ステップＳ７〜Ｓ９）。
【００６１】
その後、決定したトリミング値をトリミング回路（１４５）のトリミングレジスタに設定して、トリミングされた電流値でＤＡ変換回路１３２を動作させ、ＤＡ変換回路からＶＣＯ１３４へ通常動作時と同一のレベルの制御電圧Ｖcnt2を印加して発振動作させる（ステップＳ１０，Ｓ１１）。それから、この発振状態でのＶＣＯ１３４の発振出力をカウンタ１４１で計数し、その計数値とステップＳ４で得られた計数値との差分を計算して変調周波数を求め、期待している発振周波数（１６０ｋＨｚ）と一致しているか確認する（ステップＳ１２，Ｓ１３）。そして、一致していればトリミングを終了し、一致していないときはステップＳ９へ戻って再度トリミング値を決定し、設定し直すようにしてもよい。
【００６２】
図１２は、前記実施例の無線通信用ＬＳＩを応用した携帯電話器の全体構成を示すブロック図である。
【００６３】
この実施例の携帯電話器は、表示部としての液晶パネル２００、送受信用のアンテナ３２１、音声出力用のスピーカ３２２、音声入力用のマイクロホン３２３、上記液晶パネル２００を駆動して表示を行なわせる液晶コントロールドライバ３１０、スピーカ３２２やマイクロホンの信号の入出力を行なう音声インタフェース３３０、アンテナ３２１を介してＧＳＭ方式で携帯電話通信を行なう高周波インタフェース３４０、アンテナ３２１を介してブルートゥース規格の方式で通信を行なう本発明を適用した無線通信用ＬＳＩ１００、音声信号や送受信信号に係る信号処理を行うＤＳＰ（Digital Signal Processor）３５１、カスタム機能（ユーザ論理）を提供するＡＳＩＣ（Application Specific Integrated Circuits）３５２、表示制御を含め装置全体の制御を行なうマイクロプロセッサもしくはマイクロコンピュータなどからなるシステム制御装置３５３およびデータやプログラムの記憶用メモリ３６０、発振回路（ＯＳＣ）３７０等を備えてなる。
【００６４】
上記ＤＳＰ３５１、ＡＳＩＣ３５２およびシステム制御装置としてのマイコン３５３により、いわゆるベースバンド部３５０が構成される。図には、ベースバンド部３５０が１つだけ示されているが、高周波インタフェース３４０用のベースバンド部とブルートゥース規格の無線通信用ＬＳＩ１００のためのベースバンド部を別々に構成することも可能である。なお、図１２において、３７１は水晶振動子のような振動子で、発振回路３７０は例えば２６ＭＨｚのような周波数のクロックを発生する。
【００６５】
また、この実施例の携帯電話器システムでは、ＧＳＭ方式で携帯電話通信を行なう高周波インタフェース３４０と、ブルートゥース規格の方式で通信を行なう前記実施例の無線通信用ＬＳＩ１００とを備えているが、現在のＧＳＭ方式の携帯電話通信システムでは高周波用ＬＳＩの動作クロックとして２６ＭＨｚのシステムクロックを使用し、ベースバンド部にはそれを分周した１３ＭＨｚのクロックを供給するようにしているものがある。一方、ブルートゥース規格の方式で通信を行なう前記実施例の無線通信用ＬＳＩ１００も前述したように１３ＭＨｚのクロックを使用している。
【００６６】
そのため、共通の発振回路（ＯＳＣ）３７０で発生されたシステムクロックφｃを高周波インタフェース３４０に供給し、この高周波インタフェース３４０からベースバンド部３５０に供給される１３ＭＨｚのクロックφｓをブルートゥース規格の前記実施例の無線通信用ＬＳＩ１００にも供給して動作させることができる。あるいは、発振回路３７０で発生された２６ＭＨｚのクロックをＧＳＭの高周波インタフェース３４０に供給して動作させる一方、上記２６ＭＨｚのクロックを分周した１３ＭＨｚのクロックをベースバンド部３５０とブルートゥース規格の無線通信用ＬＳＩ１００とに供給して動作させることができる。
【００６７】
これによって、ブルートゥース用に別の発振回路を設ける必要がなく、既存の携帯電話器にブルートゥース規格の無線通信を行なうＬＳＩを追加してもそれに伴なうハードウェアの追加量を極めて少なくすることができる。そして、このように、ブルートゥース規格の無線通信用ＬＳＩ１００を搭載することで、携帯電話器をトランシーバとして利用したり、携帯電話で受信したデータをプリンタで出力させたり、携帯電話器にパソコンから画像データや音声データを送信するような多様な機能を持たせることができるようになる。
【００６８】
また、上記高周波インタフェース３４０とブルートゥース規格の前記実施例の無線通信用ＬＳＩ１００とをノートパソコンやハンドヘルドＰＣ、パームＰＣなどに搭載すれば、ブルートゥース規格のパソコンや周辺装置とデータ送信する機能とインターネットに接続できる機能とを持たせることができる。
【００６９】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施例においては、データを周波数変調して送信するディジタルデータ伝送システムに使用されるＶＣＯについて説明したが、２つの制御端子を備えそれぞれの制御端子からの制御電圧によって発振周波数が制御されるように構成されたＶＣＯ一般に本発明を適用することができる。また、実施例ではＤＡ変換回路として５ビットのものが用いられているが、ビット数は５ビットに限定されるものでないことはいうまでもない。また、重み電流を用いたＤＡ変換回路に限定されず、他の形式のＤＡ変換回路であっても良い。
【００７０】
上記実施例では、電圧制御発振回路が正の温度特性を有する場合について説明したが、当該発振回路が負の温度特性を有する場合には、温度特性補正回路によって、当該発振回路に供給される制御電圧Ｖcnt2に正の温度特性を与える様にすればよい。即ち、電圧制御発振回路の温度特性に対して反対の温度特性を、当該発振回路に供給される制御電圧に与える様にすればよい。電圧制御回路に供給される制御電圧に正の温度特性を与えるためには、例えば、図７（ｃ）に示されている温度特性が、負の温度特性を持つ様にすればよい。
【００７１】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である無線通信システムに使用されるＶＣＯに適用した場合について説明したが、本発明はそれに限定されるものでなく、ＶＣＯを有するシステム一般に利用することができる。
【００７２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００７３】
すなわち、ＬＣ発振型ＶＣＯ回路を用いオープン・ループ方式で送信データに応じてＶＣＯ回路を制御して変調を行なう周波数ホッピング方式の無線通信システムに使用する変調用半導体集積回路における温度変化に伴なうＶＣＯの変調周波数の変動を低減することができ、これによって、それを用いた周波数ホッピング方式の無線通信システムでは混信が少なくかつ正確なデータ送信を行なえるようになる。
【図面の簡単な説明】
【図１】本発明に係る変調用半導体集積回路を利用して好適な無線通信システムの構成例を示すブロック図である。
【図２】本発明に係る変調用半導体集積回路に用いられるＬＣ発振型ＶＣＯの一実施例を示す回路図である。
【図３】本発明に係る変調用半導体集積回路の送信系回路の第１の実施例を示すブロック図である。
【図４】本発明に係る変調用半導体集積回路に用いられるＬＣ発振型ＶＣＯにおける容量素子とＶＣＯの発振周波数の温度特性を示すグラフである。
【図５】本実施例の送信系回路における温度補償の原理を示すグラフである。
【図６】温度特性を調整可能な基準電流生成回路の具体的な回路例を示す回路図である。
【図７】温度特性補正回路における補正の原理を示すグラフである。
【図８】本発明に係る変調用半導体集積回路の送信系回路の第２の実施例を示すブロック図である。
【図９】トリミング回路の具体的な回路例を示す回路図である。
【図１０】本発明に係る変調用半導体集積回路に用いられるディジタル伝送データ信号をＤＡ変換するＤＡ変換回路の一実施例を示す回路図である。
【図１１】トリミング回路を用いてＤＡ変換回路の基準電流を調整する手順の一例を示すフローチャートである。
【図１２】実施例の無線通信用ＬＳＩを応用した携帯電話器の全体構成を示すブロック図である。
【図１３】本発明を適用して有効なブルートゥース規格の無線通信における周波数ポッピングの様子を示す概念図である。
【符号の説明】
１１０ 受信系回路
１１１ ロウノイズアンプ
１１２ ミクサ
１１３ バンドパス・フィルタ
１１４ 利得可変アンプ
１１５ ＡＤ変換回路
１１６ 復調整回路
１１７ ローパス・フィルタ
１３０ 送信系回路
１３１ ガウスフィルタ
１３２ ＤＡ変換回路
１３３ ローパス・フィルタ
１３４ 電圧制御発振回路（ＶＣＯ）
１３５ 送信用パワーアンプ
１３６ カウンタ回路
１３７ 位相比較回路
１３８ チャージポンプ
１３９ ループフィルタ
１４０ 分周器
１４１ レジスタ
１４４ 基準電流生成回路
１４５ トリミング用ＤＡ変換回路
４４１ バンドギャップリファランス回路
４４２ 電圧−電流変換回路
４４３ 温度特性補正回路
Claims (9)
- 電圧制御発振回路と、該電圧制御発振回路の発振出力と基準クロック信号の位相を比較する位相比較回路と、該位相比較回路で検出された位相差に応じて該位相差をなくすような電圧を発生して上記電圧制御発振回路に第１の制御電圧として印加する第１の制御電圧生成回路とを備え、上記電圧制御発振回路と上記位相比較回路と上記第１の制御電圧生成回路とがフェーズ・ロックド・ループを構成し、上記第１の制御電圧により上記電圧制御発振回路を制御して基本となる周波数信号を生成し、伝送データに基づく第２の制御電圧により上記電圧制御発振回路を制御して周波数を変化させてデータ送信を行なう変調用半導体集積回路であって、
上記第２の制御電圧により周波数変調動作を行なうときは上記フェーズ・ロックド・ループがオープン状態にされ、
上記第２の制御電圧を発生する第２の制御電圧発生回路を有し、
上記第２の制御電圧発生回路は、ディジタル伝送データ信号をサンプリングして演算を行なうディジタルフィルタと、該ディジタルフィルタの出力をＤＡ変換して上記第２の制御電圧を出力するＤＡ変換回路とからなり、
上記ＤＡ変換回路は、基準電流に比例した電流を流す複数の重み電流源を備え入力に応じて上記複数の重み電流源の中から選択された重み電流源の電流を合成した電流を電圧に変換して出力することでＤＡ変換を行ない、
上記電圧制御発振回路が有する温度特性に対して上記ＤＡ変換回路の出力電圧が反対の温度特性を有するように補正を行なう温度特性補正回路を備えることを特徴とする変調用半導体集積回路。 - 上記フェーズ・ロックド・ループ内に上記電圧制御発振回路の発振出力を計数する可変カウンタ回路が設けられ、該可変カウンタの計数値が変更されることにより上記基本となる周波数が変化されるように構成されていることを特徴とする請求項１に記載の変調用半導体集積回路。
- 上記温度特性補正回路は、上記基準電流により決定される上記ＤＡ変換回路の出力電圧の温度特性の互いに異なる複数の温度特性のうち１つを選択して補正可能に構成されていることを特徴とする請求項１または２に記載の変調用半導体集積回路。
- 上記温度特性補正回路は、温度依存性の少ない電流を流す複数の第１電流源と、正または負の温度特性を有する電流を流す複数の第２電流源と、上記複数の第１電流源と上記複数の第２電流源の中からそれぞれ１または２以上の電流源を選択する選択手段とを備え、選択された電流源の合成電流を上記基準電流として出力可能に構成されていることを特徴とする請求項３に記載の変調用半導体集積回路。
- 上記温度特性補正回路が上記基準電流の互いに異なる複数の温度特性のうち１つを選択して上記電圧制御発振回路の温度特性を補正するための選択情報を設定可能な第１レジスタを備え、該第１のレジスタに設定された値の出力信号は前記第１電流源、第２電流源を選択する信号となっていることを特徴とする請求項４に記載の変調用半導体集積回路。
- 上記可変カウンタ回路は第２レジスタに接続され、該第２レジスタに設定された値によって上記可変カウンタ回路は計数を行う値が設定され、上記第２レジスタの設定値が変更されることにより上記基本となる周波数が変化され、
さらに上記第２レジスタの設定値に応じて上記基準電流の大きさが制御されるように構成されていることを特徴とする請求項３または４に記載の変調用半導体集積回路。 - 上記ＤＡ変換回路の基準電流の大きさを調整するトリミング回路を備えていることを特徴とする請求項１〜６のいずれかに記載の変調用半導体集積回路。
- 上記トリミング回路は、トリミング情報をＤＡ変換してトリミング情報に応じた電流を上記ＤＡ変換回路に基準電流として与える第２のＤＡ変換回路で構成され、
上記第２のＤＡ変換回路は、基準電流に比例した電流を流す複数の重み電流源を備え入力に応じて上記複数の重み電流源の中から選択された重み電流源の電流を合成した電流を出力することでＤＡ変換を行ない、
上記温度特性補正回路は上記第２のＤＡ変換回路の基準電流が上記電圧制御発振回路が有する温度特性に対して反対の温度特性を有するように補正することを特徴とする請求項７に記載の変調用半導体集積回路。 - 上記温度特性補正回路は、負の温度特性を上記第２の制御電圧に与えることを特徴とする請求項１に記載の変調用半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001320677A JP3972091B2 (ja) | 2001-10-18 | 2001-10-18 | 変調用半導体集積回路 |
| US10/256,149 US6677788B2 (en) | 2001-10-18 | 2002-09-27 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001320677A JP3972091B2 (ja) | 2001-10-18 | 2001-10-18 | 変調用半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124803A JP2003124803A (ja) | 2003-04-25 |
| JP3972091B2 true JP3972091B2 (ja) | 2007-09-05 |
Family
ID=19138028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001320677A Expired - Fee Related JP3972091B2 (ja) | 2001-10-18 | 2001-10-18 | 変調用半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6677788B2 (ja) |
| JP (1) | JP3972091B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6917248B2 (en) * | 2002-07-18 | 2005-07-12 | Sige Semiconductor Inc. | Broadband voltage controlled oscillator supporting improved phase noise |
| CN100524148C (zh) * | 2002-11-29 | 2009-08-05 | 松下电器产业株式会社 | 参数修正电路和参数修正方法 |
| US6974252B2 (en) * | 2003-03-11 | 2005-12-13 | Intel Corporation | Failsafe mechanism for preventing an integrated circuit from overheating |
| TWI349439B (en) | 2004-03-22 | 2011-09-21 | Integrated Device Tech | Monolithic clock generator and timing/frequency reference |
| JP4091576B2 (ja) | 2004-03-24 | 2008-05-28 | 株式会社東芝 | 半導体集積回路及び周波数変調装置 |
| US7164325B2 (en) * | 2004-03-30 | 2007-01-16 | Qualcomm Incorporated | Temperature stabilized voltage controlled oscillator |
| JP2005293659A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | メモリ装置とリファレンス電流設定方法 |
| EP1769578A1 (en) * | 2004-07-13 | 2007-04-04 | Koninklijke Philips Electronics N.V. | Modulator comprising a dual-frequency oscillator and a synthesizer |
| WO2006085585A1 (ja) * | 2005-02-14 | 2006-08-17 | Matsushita Electric Industrial Co., Ltd. | 送信変調装置、通信機器、及び移動無線機 |
| WO2006127808A2 (en) * | 2005-05-23 | 2006-11-30 | Mihai Margarit | Transmitter apparatus with adaptive power and phase for cdma applications |
| JP2007068183A (ja) * | 2005-09-01 | 2007-03-15 | Atmel Germany Gmbh | 電圧制御発振器、温度検出ユニットおよび集積回路 |
| JP4942990B2 (ja) * | 2005-12-12 | 2012-05-30 | パナソニック株式会社 | 半導体記憶装置 |
| CN101361007B (zh) * | 2006-07-21 | 2013-03-20 | 三菱电机株式会社 | 调制信号发生电路、发送接收模块、以及雷达装置 |
| US7619421B2 (en) * | 2006-08-31 | 2009-11-17 | Microtune (Texas), L.P. | Systems and methods for detecting capacitor process variation |
| US7636559B2 (en) * | 2006-08-31 | 2009-12-22 | Microtune (Texas), L.P. | RF filter adjustment based on LC variation |
| US7634242B2 (en) * | 2006-08-31 | 2009-12-15 | Microtune (Texas), L.P. | Systems and methods for filter center frequency location |
| JP5044434B2 (ja) * | 2008-02-14 | 2012-10-10 | 株式会社東芝 | 位相同期回路及びこれを用いた受信機 |
| JP5027265B2 (ja) * | 2010-03-09 | 2012-09-19 | 日本電波工業株式会社 | Ｐｌｌ装置 |
| JP5857595B2 (ja) * | 2011-09-30 | 2016-02-10 | サンケン電気株式会社 | ソフトスタート回路 |
| US8497741B2 (en) * | 2011-10-12 | 2013-07-30 | Atmel Corporation | High accuracy RC oscillator |
| US8928417B2 (en) * | 2012-05-07 | 2015-01-06 | Asahi Kasei Microdevices Corporation | High-linearity phase frequency detector |
| KR102023439B1 (ko) * | 2013-02-22 | 2019-09-23 | 삼성전자주식회사 | 무선 송수신기를 위한 아날로그 기저대역 필터 장치 |
| US9520888B1 (en) * | 2015-07-24 | 2016-12-13 | Cypress Semiconductor Corporation | Integrated circuit device with on-board calibration of signal generator circuits, and related methods |
| CN107820681B (zh) * | 2017-02-08 | 2021-03-02 | 香港应用科技研究院有限公司 | 目标窗口内多曲线校准的合成器的快速粗调和精调校准 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106960A (ja) * | 1993-10-05 | 1995-04-21 | Fujitsu Ltd | 位相ロックループ回路 |
| JP2000201072A (ja) * | 1999-01-06 | 2000-07-18 | Nec Corp | 温度補償ｖｃｏを用いたｐｌｌ回路 |
-
2001
- 2001-10-18 JP JP2001320677A patent/JP3972091B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-27 US US10/256,149 patent/US6677788B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030076139A1 (en) | 2003-04-24 |
| JP2003124803A (ja) | 2003-04-25 |
| US6677788B2 (en) | 2004-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3972091B2 (ja) | 変調用半導体集積回路 | |
| US7212047B2 (en) | Semiconductor integrated circuit having built-in PLL circuit | |
| JP2002353740A (ja) | 変調用半導体集積回路および発振回路の検査方法 | |
| US7142062B2 (en) | VCO center frequency tuning and limiting gain variation | |
| US7012470B2 (en) | Communication semiconductor integrated circuit with frequency adjustment/control circuit | |
| JP3979485B2 (ja) | 信号処理用半導体集積回路および無線通信システム | |
| US5175884A (en) | Voltage controlled oscillator with current control | |
| JP4542598B2 (ja) | 電圧制御発振回路 | |
| JP2005311945A (ja) | Ｐｌｌ回路、無線通信装置及び発振周波数制御方法 | |
| US7139548B2 (en) | Semiconductor integrated circuit device and wireless communication system | |
| US20060012442A1 (en) | Semiconductor integrated circuit with PLL circuit | |
| US11336227B2 (en) | Frequency synthesizer with phase noise temperature compensation, communication unit and method therefor | |
| US7205858B2 (en) | Temperature compensated piezoelectric oscillator and electronic apparatus comprising it | |
| US20060135105A1 (en) | Loop filter with gear shift for improved fractional-N PLL settling time | |
| JP2009278616A (ja) | 電圧制御発振器、並びにそれを用いたｐｌｌ回路及び無線通信機器 | |
| JPH09186587A (ja) | Ｐｌｌ回路 | |
| JPS60154716A (ja) | デジタル制御型温度補償発振器 | |
| JP3839766B2 (ja) | Ｉｆ復調モジュール | |
| JPH09107242A (ja) | Ｆｍ変調回路 | |
| TW202310569A (zh) | 基於鎖相迴路兩路調變的頻率調變系統 | |
| JP2000077939A (ja) | プログラマブル水晶発振器 | |
| JP2002049431A (ja) | 定電流源回路、中間周波数・利得制御回路および携帯端末装置 | |
| JP2006101334A (ja) | 無線機 | |
| JP2004072610A (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070131 |
|
| TRDD | Decision of grant or rejection written | ||
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3972091 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140622 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |