CN113452348A - 展频时脉产生系统 - Google Patents

展频时脉产生系统 Download PDF

Info

Publication number
CN113452348A
CN113452348A CN202010217193.1A CN202010217193A CN113452348A CN 113452348 A CN113452348 A CN 113452348A CN 202010217193 A CN202010217193 A CN 202010217193A CN 113452348 A CN113452348 A CN 113452348A
Authority
CN
China
Prior art keywords
signal
spread spectrum
frequency
digital
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010217193.1A
Other languages
English (en)
Inventor
杨存孝
彭振亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SI-EN TECHNOLOGY (XIAMEN) Ltd
Si En Technology Xiamen Ltd
Original Assignee
SI-EN TECHNOLOGY (XIAMEN) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SI-EN TECHNOLOGY (XIAMEN) Ltd filed Critical SI-EN TECHNOLOGY (XIAMEN) Ltd
Priority to CN202010217193.1A priority Critical patent/CN113452348A/zh
Priority to TW109117738A priority patent/TWI733472B/zh
Priority to US16/932,917 priority patent/US11061430B1/en
Publication of CN113452348A publication Critical patent/CN113452348A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Abstract

本发明提供一种展频时脉产生系统，其中，数字频率检测单元接收参考信号及反馈信号，比较参考信号与反馈信号的大小后，输出频率差信号。数字环路滤波单元信号连接数字频率检测单元，其依据频率差信号输出时脉控制信号。数字展频控制单元接收参考信号以输出展频信号，数字模拟转换单元将时脉控制信号转换成一第一控制信号，且将展频信号转换为一第二控制信号。模拟控制振荡单元接收第一控制信号及第二控制信号以输出一展频时脉信号。借此降低成本并增加系统调控性。

Description

展频时脉产生系统
技术领域
本发明涉及一种时脉产生系统，且尤其涉及一种展频时脉产生系统。
背景技术
技术的发展带动了数字电子装置的盛行，而为了提升数字电子装置的性能，信息处理的速度亦需随之增加。一般而言，数字电子装置中具有时脉电路提供时脉信号，然时脉速度增加时，电磁干扰(Electromagnetic Interference；EMI)会愈趋严重，故如何降低电磁干扰，已成为学/业者极需解决的问题之一。
因此，有业者提出展频时脉产生电路，用以降低电磁干扰。现有的展频时脉产生电路包含由一相位检测器、一充电泵、一低通环路滤波器及一压控振荡器形成的锁相回路，相位检测器比较参考时脉信号与反馈时脉信号的相位差后驱动充电泵，充电泵输出的信号经低通环路滤波器滤波后结合三角波一起驱动压控振荡器，以输出展频时脉信号。但低通环路滤波器的成本较高，且模拟电路不易调控，故仍有其需改善之处。
有鉴于此，如何有效地改善展频时脉产生电路的配置，使其具有低成本及易调控的优点，遂成相关业者努力的目标。
发明内容
本发明提供一种展频时脉产生系统，通过内部配置可有效降低成本，并可达到调控容易的目的。
依据本发明的一实施方式提供一种展频时脉产生系统，其包含一数字频率检测单元、一数字环路滤波单元、一数字展频控制单元、一数字模拟转换单元及一模拟控制振荡单元。数字频率检测单元接收一参考信号及一反馈信号，数字频率检测单元比较参考信号与反馈信号的大小后，输出一频率差信号。数字环路滤波单元信号连接数字频率检测单元，数字环路滤波单元依据频率差信号输出一时脉控制信号。数字展频控制单元接收参考信号以输出一展频信号，数字模拟转换单元与数字环路滤波单元及数字展频控制单元信号连接，数字模拟转换单元将时脉控制信号转换成一第一控制信号，且将展频信号转换为一第二控制信号。模拟控制振荡单元接收第一控制信号及第二控制信号以输出一展频时脉信号。
借此，数字环路滤波单元可使成本降低，而数字展频控制单元可具有调控容易的优点。
依据前述的展频时脉产生系统的多个实施例，其中，数字频率检测单元可包含一锁频判断器，其依据频率差信号判定是否达到一锁频状态，以输出一锁频信号。
依据前述的展频时脉产生系统的多个实施例，其中，数字频率检测单元还包含一第一计数器、一第二计数器、一计数控制器及一频率比较器。第一计数器接收参考信号并计算一计数周期内的参考信号的一第一脉冲数；第二计数器接收反馈信号并计算计数周期内的反馈信号的一第二脉冲数。计数控制器接收锁频信号以调整计数周期，频率比较器信号连接第一计数器及第二计数器，频率比较器比较第一脉冲数及第二脉冲数，以输出频率差信号。
依据前述的展频时脉产生系统的多个实施例，其中，数字环路滤波单元包含一控制码选择器、一解码器、一积分器及一调控选择器。控制码选择器包含多个控制曲线，控制码选择器依据频率差信号选择一控制曲线，以输出一粗调信号。解码器接收频率差信号，解码后输出一微调码，积分器接收时脉控制信号与微调码，以输出一微调信号。调控选择器接收粗调信号及微调信号，调控选择器接收一选择指令，以选择输出粗调信号及微调信号中其中一者做为时脉控制信号。
依据前述的展频时脉产生系统的多个实施例，其中，数字模拟转换单元包含一第一电压转换器、一电压转电流器及一第二电压转换器。第一电压转换器接收时脉控制信号以输出一第一电压信号，电压转电流器接收第一电压信号以输出第一控制信号，第二电压转换器接收展频信号以输出第二控制信号。
依据前述的展频时脉产生系统的多个实施例，其中，数字模拟转换单元还包含一电压调控模块，电压调控模块包含一第一电阻、一第二电阻及一第三电阻，第一电阻包含一第一端连接至一参考电压，第二电阻包含一第一端连接至第一电阻的一第二端，第二电阻包含一第二端接地，第三电阻包含一第一端连接至第一电压转换器及第二电压转换器，且第三电阻包含一第二端连接第二电阻的第一端。
依据前述的展频时脉产生系统的多个实施例，其中，数字展频控制单元包含一展频除频器及一展频计数器，展频除频器接收参考信号以输出一除频信号，展频计数器信号连接展频除频器，展频计数器接收除频信号以输出展频信号。
依据本发明的另一实施方式提供一种展频时脉产生系统，其包含一数字频率检测单元、一数字环路滤波单元、一数字展频控制单元、一数字模拟转换单元及一模拟控制振荡单元。数字频率检测单元接收一参考信号及一反馈信号，数字频率检测单元比较参考信号与反馈信号的大小后，输出一频率差信号。数字环路滤波单元信号连接数字频率检测单元，数字环路滤波单元依据频率差信号输出一时脉控制信号，数字环路滤波单元包含一积分器及一调控选择器，积分器接收时脉控制信号，并依据频率差信号调整时脉控制信号后，输出一微调信号，调控选择器接收一选择指令，以选择输出微调信号做为时脉控制信号。数字展频控制单元接收参考信号以输出一展频信号，数字模拟转换单元与数字环路滤波单元及数字展频控制单元信号连接，数字模拟转换单元将时脉控制信号转换成一第一控制信号，且将展频信号转换为一第二控制信号。模拟控制振荡单元接收第一控制信号及第二控制信号以输出一展频时脉信号。
依据前述的展频时脉产生系统的多个实施例，其中，数字频率检测单元包含一锁频判断器，其依据频率差信号判定是否达到一锁频状态，以输出一锁频信号。
依据前述的展频时脉产生系统的多个实施例，其中，锁频判断器包含一锁频计数元件，其对一计数值进行累计。其中，频率差信号包含一上数脉冲及一下数脉冲，当锁频判断器同时收到上数脉冲及下数脉冲而触发启动锁频计数元件后，若持续同时接收到上数脉冲及下数脉冲，会使计数值累加，且当计数值达到一阈值时，锁频判断器输出锁频信号。
依据前述的展频时脉产生系统的多个实施例，其中，数字频率检测单元还包含一第一计数器、一第二计数器、一计数控制器及一频率比较器。第一计数器接收参考信号并计算一计数周期内的参考信号的一第一脉冲数；第二计数器接收反馈信号并计算计数周期内的反馈信号的一第二脉冲数。计数控制器接收锁频信号以调整计数周期，频率比较器信号连接第一计数器及第二计数器，频率比较器比较第一脉冲数及第二脉冲数，以输出频率差信号。
依据前述的展频时脉产生系统的多个实施例，其中，数字模拟转换单元包含一第一电压转换器、一电压转电流器、一第二电压转换器及一电压调控模块，第一电压转换器接收时脉控制信号以输出一第一电压信号，电压转电流器接收第一电压信号以输出第一控制信号，第二电压转换器接收展频信号以输出第二控制信号。电压调控模块包含一第一电阻、一第二电阻及一第三电阻，第一电阻包含一第一端连接至一参考电压，第二电阻包含一第一端连接至第一电阻的一第二端，第二电阻包含一第二端接地，第三电阻包含一第一端连接至第一电压转换器及第二电压转换器，且第三电阻包含一第二端连接第二电阻的第一端。
依据前述的展频时脉产生系统的多个实施例，其中，数字展频控制单元包含一展频除频器及一展频计数器，展频除频器接收参考信号以输出一除频信号，展频计数器信号连接展频除频器，展频计数器接收除频信号以输出展频信号。
附图说明
图1示出依照本发明一实施例的一种展频时脉产生系统的系统方框图；
图2示出图1实施例的展频时脉产生系统的数字频率检测单元的细节方框图；
图3示出图1实施例的展频时脉产生系统的锁频判断器的判断流程示意图；
图4示出图1实施例的展频时脉产生系统的数字环路滤波单元的细节方框图；
图5示出图1实施例的展频时脉产生系统的数字展频控制单元的细节方框图；
图6示出图1实施例的展频时脉产生系统的数字展频控制单元产生的三角波示意图；
图7示出图1实施例的展频时脉产生系统的数字模拟转换单元及模拟控制振荡单元的细节方框图；以及
图8示出图1实施例的展频时脉产生系统的电压调控模块的细节方框图。
附图标记说明：
10：展频时脉产生系统
100：数字频率检测单元
110：第一计数器
120：第二计数器
130：计数控制器
140：频率比较器
150：锁频判断器
151：锁频计数元件
200：数字环路滤波单元
210：控制码选择器
220：解码器
230：调控选择器
240：开关
250：积分器
251：加法元件
252：延迟元件
300：数字展频控制单元
310：展频除频器
320：展频计数器
400：数字模拟转换单元
410：第一电压转换器
420：第二电压转换器
430：电压转电流器
440：电压调控模块
500：模拟控制振荡单元
600：输出除频单元
700：反馈除频单元
A,D,U：情况
Ct：周期时间
CCLK：时脉控制信号
CONS：选择指令
CTS：粗调信号
DOWNS：下数脉冲
Fd：偏差值
FBCLK：反馈信号
FTC：微调码
FTS：微调信号
GD：地
LS：锁频信号
OCS1：第一控制信号
OCS2：第二控制信号
R1：第一电阻
R2：第二电阻
R3：第三电阻
REFCLK：参考信号
SS：展频信号
SSCLK：展频时脉信号
ST0,ST1,ST2,ST3,ST4：阶段
ST5,ST6,ST7,ST8,ST9：阶段
UPS：上数脉冲
VDD：参考电压
具体实施方式
以下将参照附图说明本发明的实施例。为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，阅读者应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施例中，这些实务上的细节是非必要的。此外，为简化附图起见，一些现有惯用的结构与元件在附图中将以简单示意的方式示出；并且重复的元件将可能使用相同的编号或类似的编号表示。
此外，本文中当某一元件(或机构或模块等)“连接”、“设置”或“耦合”于另一元件，可指所述元件是直接连接、直接设置或直接耦合于另一元件，亦可指某一元件是间接连接、间接设置或间接耦合于另一元件，意即，有其他元件介于所述元件及另一元件之间。而当有明示某一元件是“直接连接”、“直接设置”或“直接耦合”于另一元件时，才表示没有其他元件介于所述元件及另一元件之间。而第一、第二、第三等用语只是用来描述不同元件或成分，而对元件/成分本身并无限制，因此，第一元件/成分亦可改称为第二元件/成分。且本文中的元件/成分/机构/模块的组合非此领域中的一般周知、常规或现有的组合，不能以元件/成分/机构/模块本身是否为现有，来判定其组合关系是否容易被技术领域中的技术人员轻易完成。
请参阅图1、图2及图3，其中图1示出依照本发明一实施例的一种展频时脉产生系统10的系统方框图，图2示出图1实施例的展频时脉产生系统10的数字频率检测单元100的细节方框图，图3示出图1实施例的展频时脉产生系统10的锁频判断器150的判断流程示意图。展频时脉产生系统10包含一数字频率检测单元100、一数字环路滤波单元200、一数字展频控制单元300、一数字模拟转换单元400及一模拟控制振荡单元500。
数字频率检测单元100接收一参考信号REFCLK及一反馈信号FBCLK，数字频率检测单元100比较参考信号REFCLK与反馈信号FBCLK的大小后，输出一频率差信号。数字环路滤波单元200信号连接数字频率检测单元100，数字环路滤波单元200依据频率差信号输出一时脉控制信号CCLK(标示于图4)。数字展频控制单元300接收参考信号REFCLK以输出一展频信号SS(标示于图5)，数字模拟转换单元400与数字环路滤波单元200及数字展频控制单元300信号连接，数字模拟转换单元400将时脉控制信号CCLK转换成一第一控制信号OCS1(标示于图7)，且将展频信号SS转换为一第二控制信号OCS2(标示于图7)。模拟控制振荡单元500接收第一控制信号OCS1及第二控制信号OCS2以输出一展频时脉信号SSCLK。
借此，数字环路滤波单元200可使成本降低，而数字展频控制单元300可具有调控容易的优点。后面将详述展频时脉产生系统10的细节。
参考信号REFCLK可例如但不限于是由一石英振荡器所产生，展频时脉产生系统10可还包含一输出除频单元600及一反馈除频单元700，输出除频单元600及反馈除频单元700均信号连接模拟控制振荡单元500。展频时脉信号SSCLK可经过输出除频单元600后再被使用，展频时脉信号SSCLK亦可经过反馈除频单元700除频后，再形成反馈信号FBCLK进入数字频率检测单元100。频率差信号包含一上数脉冲UPS及一下数脉冲DOWNS，数字频率检测单元100可比较参考信号REFCLK及反馈信号FBCLK后，选择输出上数脉冲UPS及下数脉冲DOWNS中至少一者。当参考信号REFCLK大于反馈信号FBCLK时，数字频率检测单元100输出上数脉冲UPS；反之，当参考信号REFCLK小于反馈信号FBCLK时，数字频率检测单元100输出下数脉冲DOWNS，而若参考信号REFCLK与反馈信号FBCLK约略相等时，数字频率检测单元100同时输出上数脉冲UPS及下数脉冲DOWNS。在其他实施例中，展频时脉产生系统亦可以不包含反馈除频单元，此时反馈信号即等于展频时脉信号；类似地，展频时脉产生系统亦可以不包含输出除频单元，而使展频时脉信号直接被使用，然本发明不以此为限。
数字频率检测单元100可包含一锁频判断器150，其依据频率差信号判定是否达到一锁频状态，以输出一锁频信号LS。更仔细地说，锁频判断器150包含一锁频计数元件151，其对一计数值进行累计，其中，当锁频判断器150同时收到上数脉冲UPS及下数脉冲DOWNS而触发启动锁频计数元件151后，若持续同时接收到上数脉冲UPS及下数脉冲DOWNS，会使计数值累加，且当计数值达到一阈值时，锁频判断器150输出锁频信号LS。
仔细而言，如图3所示，锁频判断器150可依其接收到的上数脉冲UPS及下数脉冲DOWNS进入不同的阶段ST0、ST1、ST2、ST3、ST4、ST5、ST6、ST7、ST8、ST9，而初始时，锁频判断器150在阶段ST0准备。
于阶段ST0中，若同时接收到上数脉冲UPS及下数脉冲DOWNS(以情况A表示)，则进入阶段ST9，使锁频计数元件151被触发启动。而于阶段ST9中，若连续均遇到情况A，锁频计数元件151会使计数值不断累加，待达到阈值时即判定为锁频状态。反之，于阶段ST9且计数值未达到阈值时，若锁频判断器150仅接收到上数脉冲UPS(以情况U表示)，则表示未达锁频，改进入阶段ST4，计数值归零，锁频计数元件151关闭并等待再次被触发启动。类似地，于阶段ST9且计数值未达到阈值时，若锁频判断器150仅接收到下数脉冲DOWNS(以情况D表示)，则表示未达锁频状态，改进入阶段ST3，计数值归零，锁频计数元件151关闭并等待再次被触发启动。此外，于阶段ST0中遇到情况U时会进入阶段ST1，而于阶段ST0中遇到情况D时会进入阶段ST2。
于阶段ST1中遇到情况A时，进入阶段ST9；反之，若遇到情况D则进入阶段ST3，遇到情况A、D以外的情况则保持于阶段ST1。于阶段ST3中遇到情况A时，进入阶段ST9；反之，若遇到情况D则进入阶段ST5，遇到情况U则进入阶段ST4，遇到情况A、D、U以外的情况则保持于阶段ST3。于阶段ST5中遇到情况A时，进入阶段ST9；反之，若遇到情况D则进入阶段ST6，遇到情况U则进入阶段ST4，遇到情况A、D、U以外的情况则保持于阶段ST5。于阶段ST6中遇到情况A时，进入阶段ST9；反之，若遇到情况D则回到阶段ST0，遇到情况U则进入阶段ST4，遇到情况A、D、U以外的情况则保持于阶段ST6。
于阶段ST2中遇到情况A时，进入阶段ST9；反之，若遇到情况U则进入阶段ST4，遇到情况A、U以外的情况则保持于阶段ST2。于阶段ST4中遇到情况A时，进入阶段ST9；反之，若遇到情况U则进入阶段ST8，遇到情况D则进入阶段ST3，遇到情况A、D、U以外的情况则保持于阶段ST4。于阶段ST8中遇到情况A时，进入阶段ST9；反之，若遇到情况U则进入阶段ST7，遇到情况D则进入阶段ST3，遇到情况A、D、U以外的情况则保持于阶段ST8。于阶段ST7中遇到情况A时，进入阶段ST9；反之，若遇到情况U则回到阶段ST0，遇到情况D则进入阶段ST3，遇到情况A、D、U以外的情况时则保持于阶段ST7。
如此，锁频判断器150依照上数脉冲UPS及下数脉冲DOWNS判断进入阶段ST0～ST9的其中之一，并决定是否触发启动锁频计数元件151使计数值累计，当计数值等于阈值时，即判定达到锁频状态，而在锁频状态时，反馈信号FBCLK已相当接近或等于参考信号REFCLK。
如图2所示，数字频率检测单元100可还包含一第一计数器110、一第二计数器120、一计数控制器130及一频率比较器140。第一计数器110接收参考信号REFCLK并计算一计数周期内的参考信号REFCLK的一第一脉冲数；第二计数器120接收反馈信号FBCLK并计算计数周期内的反馈信号FBCLK的一第二脉冲数。计数控制器130接收锁频信号LS以调整计数周期，频率比较器140信号连接第一计数器110及第二计数器120，频率比较器140比较第一脉冲数及第二脉冲数，以输出频率差信号。
在图1及图2的实施例中，计数周期是可变动，在未达锁频状态时，计数控制器130所给定的计数周期可例如是T1，第一计数器110计算T1内的第一脉冲数，第二计数器120计算T1内的第二脉冲数，再由频率比较器140比较第一脉冲数及第二脉冲数的大小。若第一脉冲数大于第二脉冲数，表示参考信号REFCLK大于反馈信号FBCLK时，频率比较器140输出上数脉冲UPS；反之，若第一脉冲数小于第二脉冲数，表示参考信号REFCLK小于反馈信号FBCLK时，频率比较器140输出下数脉冲DOWNS。
当锁频判断器150判断达到锁频状态时，计数控制器130接收到锁频信号LS，并给定计数周期例如是T2，T2大于T1。借此，在未达锁频状态前，计数周期较短速度较快，可加快锁频速度；而在达锁频状态后，计数周期较长速度较慢，可增加展频时脉产生系统10的稳定性。
请参阅图4，其中图4示出图1实施例的展频时脉产生系统10的数字环路滤波单元200的细节方框图。数字环路滤波单元200包含一积分器250及一调控选择器230，积分器250接收时脉控制信号CCLK，并依据频率差信号调整时脉控制信号CCLK后，输出一微调信号FTS，调控选择器230接收一选择指令CONS，以选择输出微调信号FTS做为时脉控制信号CCLK。
更仔细地说，除积分器250及调控选择器230外，数字环路滤波单元200可还包含一控制码选择器210及一解码器220。控制码选择器210包含多个控制曲线，控制码选择器210依据频率差信号选择一控制曲线，以输出一粗调信号CTS。解码器220接收频率差信号，解码后输出一微调码FTC，积分器250接收时脉控制信号CCLK与微调码FTC，以输出微调信号FTS。调控选择器230接收粗调信号CTS及微调信号FTS，且调控选择器230接收选择指令CONS，以选择输出粗调信号CTS及微调信号FTS中其中一者做为时脉控制信号CCLK。数字环路滤波单元200可还包含一开关240，开关240受选择指令CONS启闭，以开启或关闭积分器250。
控制曲线可以例如是8条，其中一条控制曲线可例如是1MHz至2MHz，另一条控制曲线可例如是1.5MHz至2.5MHz，然本发明不限于此。数字环路滤波单元200可以是利用二元搜索(binary search)的方式找出适合的控制曲线，而在未找到适合的控制曲线前，开关240断开，故积分器250未作动(即，积分器250为开路模式)，此时选择指令CONS控制调控选择器230输出对应所选的控制曲线的粗调信号CTS。反之，当找到适合的控制曲线后，选择指令CONS将切换开关240的状态，使积分器250作动(即，积分器250为闭回路模式)。
积分器250包含加法元件251及延迟元件252，时脉控制信号CCLK进入延迟元件252后进入加法元件251，同时解码器220输出的微调码FTC亦进入加法元件251以对此时记录的时脉控制信号CCLK的数值进行微调，并产生微调信号FTS，选择指令CONS则控制调控选择器230输出微调信号FTS。若解码器220仅接收到上数脉冲UPS时，输出的微调码FTC为1；若解码器220仅接收到下数脉冲DOWNS时，输出的微调码FTC为-1；若解码器220同时接收到上数脉冲UPS及下数脉冲DOWNS时，输出的微调码FTC为0。借此，可将当前输出时脉控制信号CCLK进行微调，以减少展频时脉产生系统10的振荡。
请参阅图5及图6，其中图5示出图1实施例的展频时脉产生系统10的数字展频控制单元300的细节方框图，图6示出图1实施例的展频时脉产生系统10的数字展频控制单元300产生的三角波示意图。数字展频控制单元300包含一展频除频器310及一展频计数器320，展频除频器310接收参考信号REFCLK以输出一除频信号，展频计数器320信号连接展频除频器310，展频计数器320接收除频信号以输出展频信号SS。换句话说，如图6所示，展频除频器310及展频计数器320可由使用者自行调配所需的设定值，而参考信号REFCLK经展频除频器310处理可缩放周期时间Ct(cycle time)，再经过展频计数器320处理后，可以缩放偏差值Fd(deviation)，最终能产生符合需求的三角波波形。
请参阅图7，其中图7示出图1实施例的展频时脉产生系统10的数字模拟转换单元400及模拟控制振荡单元500的细节方框图。数字模拟转换单元400包含一第一电压转换器410、一电压转电流器430及一第二电压转换器420。第一电压转换器410接收时脉控制信号CCLK以输出一第一电压信号，电压转电流器430接收第一电压信号以输出第一控制信号OCS1，第二电压转换器420接收展频信号SS以输出第二控制信号OCS2。
仔细而言，时脉控制信号CCLK及展频信号SS均为数字信号形式，两者可具有相同或相异的位元长度，在一实施例中，时脉控制信号的位元长度可大于展频信号的位元长度，而可进行较细微的控制。第一电压转换器410用来将时脉控制信号CCLK由数字信号形式转为模拟电压形式，故可产生第一电压信号，并再通过电压转电流器430，即可将模拟电压形式转为模拟电流形式，即为第一控制信号OCS1。类似地，第二电压转换器420是将展频信号SS由数字信号形式转为模拟电压形式，即为第二控制信号OCS2。
在未达锁频状态前，第二电压转换器420不作动，仅有第一电压转换器410及电压转电流器430作动，因此，模拟控制振荡单元500仅受第一控制信号OCS1驱动。反之，若已达锁频状态，则第二电压转换器420开始作动，模拟控制振荡单元500同时受第一控制信号OCS1及第二控制信号OCS2驱动，而能产出展频时脉信号SSCLK。
请参阅图8，其中图8示出图1实施例的展频时脉产生系统10的电压调控模块440的细节方框图。数字模拟转换单元400还包含一电压调控模块440，电压调控模块440包含一第一电阻R1、一第二电阻R2及一第三电阻R3，第一电阻R1包含一第一端连接至一参考电压VDD，第二电阻R2包含一第一端连接至第一电阻R1的一第二端，第二电阻R2包含一第二端接地GD，第三电阻R3包含一第一端连接至第一电压转换器410及第二电压转换器420，且第三电阻R3包含一第二端连接第二电阻R2的第一端。
详细而言，第一电压转换器410及第二电压转换器420均可具有R2R DAC结构，且第一电压转换器410及第二电压转换器420分别电性连接至电压调控模块440。借此，可根据不同的模拟控制振荡单元500的特性，调整第一电阻R1、第二电阻R2及第三电阻R3的阻值，例如模拟控制振荡单元500可作动于1V至2V，则通过阻值的调整，可使数字信号例如是000对应0V，而111对应2V，而使得调整更加线性。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的构思和范围内，当可作各种的变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (13)

1.一种展频时脉产生系统，其特征在于，包含：
一数字频率检测单元，接收一参考信号及一反馈信号，该数字频率检测单元比较该参考信号与该反馈信号的大小后，输出一频率差信号；
一数字环路滤波单元，信号连接该数字频率检测单元，该数字环路滤波单元依据该频率差信号输出一时脉控制信号；
一数字展频控制单元，接收该参考信号以输出一展频信号；
一数字模拟转换单元，与该数字环路滤波单元及该数字展频控制单元信号连接，该数字模拟转换单元将该时脉控制信号转换成一第一控制信号，且将该展频信号转换为一第二控制信号；以及
一模拟控制振荡单元，接收该第一控制信号及该第二控制信号以输出一展频时脉信号。
2.如权利要求1所述的展频时脉产生系统，其特征在于，该数字频率检测单元包含：
一锁频判断器，依据该频率差信号判定是否达到一锁频状态，以输出一锁频信号。
3.如权利要求2所述的展频时脉产生系统，其特征在于，该数字频率检测单元还包含：
一第一计数器，接收该参考信号并计算一计数周期内的该参考信号的一第一脉冲数；
一第二计数器，接收该反馈信号并计算该计数周期内的该反馈信号的一第二脉冲数；
一计数控制器，接收该锁频信号以调整该计数周期；以及
一频率比较器，信号连接该第一计数器及该第二计数器，该频率比较器比较该第一脉冲数及该第二脉冲数，以输出该频率差信号。
4.如权利要求1所述的展频时脉产生系统，其特征在于，该数字环路滤波单元包含：
一控制码选择器，包含多个控制曲线，该控制码选择器依据该频率差信号选择一该控制曲线，以输出一粗调信号；
一解码器，接收该频率差信号，解码后输出一微调码；
一积分器，接收该时脉控制信号与该微调码，以输出一微调信号；以及
一调控选择器，接收该粗调信号及该微调信号，该调控选择器接收一选择指令，以选择输出该粗调信号及该微调信号中其中一者做为该时脉控制信号。
5.如权利要求1所述的展频时脉产生系统，其特征在于，该数字模拟转换单元包含：
一第一电压转换器，接收该时脉控制信号以输出一第一电压信号；
一电压转电流器，接收该第一电压信号以输出该第一控制信号；以及
一第二电压转换器，接收该展频信号以输出该第二控制信号。
6.如权利要求5所述的展频时脉产生系统，其特征在于，该数字模拟转换单元还包含一电压调控模块，该电压调控模块包含：
一第一电阻，包含一第一端连接至一参考电压；
一第二电阻，包含一第一端连接至该第一电阻的一第二端，该第二电阻的一第二端接地；以及
一第三电阻，包含一第一端连接至该第一电压转换器及该第二电压转换器，且该第三电阻包含一第二端连接该第二电阻的该第一端。
7.如权利要求1所述的展频时脉产生系统，其特征在于，该数字展频控制单元包含：
一展频除频器，接收该参考信号以输出一除频信号；以及
一展频计数器，信号连接该展频除频器，该展频计数器接收该除频信号以输出该展频信号。
8.一种展频时脉产生系统，其特征在于，包含：
一数字频率检测单元，接收一参考信号及一反馈信号，该数字频率检测单元比较该参考信号与该反馈信号的大小后，输出一频率差信号；
一数字环路滤波单元，信号连接该数字频率检测单元，该数字环路滤波单元依据该频率差信号输出一时脉控制信号，该数字环路滤波单元包含：
一积分器，接收该时脉控制信号，并依据该频率差信号调整该时脉控制信号后，输出一微调信号；及
一调控选择器，接收一选择指令，以选择输出该微调信号做为该时脉控制信号；
一数字展频控制单元，接收该参考信号以输出一展频信号；
一数字模拟转换单元，与该数字环路滤波单元及该数字展频控制单元信号连接，该数字模拟转换单元将该时脉控制信号转换成一第一控制信号，且将该展频信号转换为一第二控制信号；以及
一模拟控制振荡单元，接收该第一控制信号及该第二控制信号以输出一展频时脉信号。
9.如权利要求8所述的展频时脉产生系统，其特征在于，该数字频率检测单元包含：
一锁频判断器，依据该频率差信号判定是否达到一锁频状态，以输出一锁频信号。
10.如权利要求9所述的展频时脉产生系统，其特征在于，该锁频判断器包含：
一锁频计数元件，对一计数值进行累计；
其中，该频率差信号包含一上数脉冲及一下数脉冲，当该锁频判断器同时收到该上数脉冲及该下数脉冲而触发启动该锁频计数元件后，若持续同时接收到该上数脉冲及该下数脉冲，会使该计数值累加，且当该计数值达到一阈值时，该锁频判断器输出该锁频信号。
11.如权利要求9所述的展频时脉产生系统，其特征在于，该数字频率检测单元还包含：
一第一计数器，接收该参考信号并计算一计数周期内的该参考信号的一第一脉冲数；
一第二计数器，接收该反馈信号并计算该计数周期内的该反馈信号的一第二脉冲数；
一计数控制器，接收该锁频信号以调整该计数周期；以及
一频率比较器，信号连接该第一计数器及该第二计数器，该频率比较器比较该第一脉冲数及该第二脉冲数，以输出该频率差信号。
12.如权利要求8所述的展频时脉产生系统，其特征在于，该数字模拟转换单元包含：
一第一电压转换器，接收该时脉控制信号以输出一第一电压信号；
一电压转电流器，接收该第一电压信号以输出该第一控制信号；
一第二电压转换器，接收该展频信号以输出该第二控制信号；以及
一电压调控模块，包含：
一第一电阻，包含一第一端连接至一参考电压；
一第二电阻，包含一第一端连接至该第一电阻的一第二端，该第二电阻包含一第二端接地；及
一第三电阻，包含一第一端连接至该第一电压转换器及该第二电压转换器，且该第三电阻包含一第二端连接该第二电阻的该第一端。
13.如权利要求8所述的展频时脉产生系统，其特征在于，该数字展频控制单元包含：
一展频除频器，接收该参考信号以输出一除频信号；以及
一展频计数器，信号连接该展频除频器，该展频计数器接收该除频信号以输出该展频信号。
CN202010217193.1A 2020-03-25 2020-03-25 展频时脉产生系统 Pending CN113452348A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010217193.1A CN113452348A (zh) 2020-03-25 2020-03-25 展频时脉产生系统
TW109117738A TWI733472B (zh) 2020-03-25 2020-05-27 展頻時脈產生系統
US16/932,917 US11061430B1 (en) 2020-03-25 2020-07-20 Spread spectrum clock generating system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010217193.1A CN113452348A (zh) 2020-03-25 2020-03-25 展频时脉产生系统

Publications (1)

Publication Number Publication Date
CN113452348A true CN113452348A (zh) 2021-09-28

Family

ID=76764455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010217193.1A Pending CN113452348A (zh) 2020-03-25 2020-03-25 展频时脉产生系统

Country Status (3)

Country Link
US (1) US11061430B1 (zh)
CN (1) CN113452348A (zh)
TW (1) TWI733472B (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7561652B2 (en) * 2003-04-22 2009-07-14 Paul Kevin Hall High frequency spread spectrum clock generation
JP2005004451A (ja) * 2003-06-11 2005-01-06 Nec Electronics Corp スペクトラム拡散クロック発生装置
JP4373267B2 (ja) * 2003-07-09 2009-11-25 株式会社ルネサステクノロジ スプレッドスペクトラムクロック発生器及びそれを用いた集積回路装置
KR100712501B1 (ko) * 2004-11-08 2007-05-02 삼성전자주식회사 Ｐｖｔ에 영향을 받지않는 주파수 변조 비율을 갖는스프레드 스펙트럼 클록 생성기
TWI307221B (en) * 2005-12-12 2009-03-01 Novatek Microelectronics Corp Apparatus and method for generating spread spectrum clock signal with constant spread ratio
JP4630381B2 (ja) * 2007-05-30 2011-02-09 パナソニック株式会社 スペクトラム拡散制御ｐｌｌ回路及びそのスタートアップ方法
US8340152B2 (en) * 2008-07-31 2012-12-25 International Business Machines Corporation Spread spectrum clocking with transmitted modulation
CN101520672B (zh) * 2009-03-20 2011-02-09 东南大学 用于sata的全数字扩频时钟发生器
CN104426541B (zh) * 2013-08-28 2018-03-30 京微雅格（北京）科技有限公司 一种扩展频谱控制的锁相环电路和方法
CN107222211B (zh) * 2016-03-22 2020-10-16 宏碁股份有限公司 扩频时钟产生电路
US9923566B1 (en) * 2016-08-30 2018-03-20 Stmicroelectronics International N.V. Spread spectrum clock generator

Also Published As

Publication number Publication date
TWI733472B (zh) 2021-07-11
TW202137708A (zh) 2021-10-01
US11061430B1 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
KR100847687B1 (ko) 주파수합성기 및 주파수조절방법
TWI399039B (zh) 鎖相迴路
CN108123712B (zh) 混合锁相环及其运行方法
US7746181B1 (en) Circuit and method for extending the usable frequency range of a phase locked loop (PLL)
US20100001771A1 (en) Phase locked loop with leakage current calibration
US7884656B2 (en) Phase locked loop with small size and improved performance
US7443254B2 (en) Relaxation oscillator with propagation delay compensation for improving the linearity and maximum frequency
Sai et al. A digitally stabilized type-III PLL using ring VCO with 1.01 ps rms integrated jitter in 65nm CMOS
US7046093B1 (en) Dynamic phase-locked loop circuits and methods of operation thereof
WO2022071999A1 (en) Dynamic scaling of system clock signal in response to detection of supply voltage droop
Chen et al. A clock generator with cascaded dynamic frequency counting loops for wide multiplication range applications
US8564343B2 (en) Device of phase locked-loop and the method using the same
TWI395410B (zh) 調整鎖相迴路之振盪器的方法與相關之頻率合成器
CN112134558A (zh) 具有锁频环的全数字锁相环（adpll）
CN111404545B (zh) 带数字修调功能的振荡器电路和时钟信号生成方法
CN117321921A (zh) 低功率数字-时间转换器（dtc）线性化
US6873670B1 (en) Automatic pre-scaler control for a phase-locked loop
Lee et al. A 250 MHz low jitter adaptive bandwidth PLL
US20230344434A1 (en) Automatic Hybrid Oscillator Gain Adjustor Circuit
CN113452348A (zh) 展频时脉产生系统
CN117097338A (zh) 一种基于可调延时精度tdc的电压数字转换电路
WO2007058002A1 (ja) 周波数シンセサイザ
US20100117741A1 (en) PLL Circuit
US7605663B2 (en) Method and apparatus for stabilizing output frequency of PLL (phase lock loop) and phase lock loop thereof
US6919759B2 (en) Digitally controlled tuner circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination