KR20060093540A - 출력 성능을 개선할 수 있는 위상동기루프 회로 - Google Patents

출력 성능을 개선할 수 있는 위상동기루프 회로 Download PDF

Info

Publication number
KR20060093540A
KR20060093540A KR1020050014442A KR20050014442A KR20060093540A KR 20060093540 A KR20060093540 A KR 20060093540A KR 1020050014442 A KR1020050014442 A KR 1020050014442A KR 20050014442 A KR20050014442 A KR 20050014442A KR 20060093540 A KR20060093540 A KR 20060093540A
Authority
KR
South Korea
Prior art keywords
voltage
frequency
phase
charge
signal
Prior art date
Application number
KR1020050014442A
Other languages
English (en)
Inventor
홍국태
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050014442A priority Critical patent/KR20060093540A/ko
Publication of KR20060093540A publication Critical patent/KR20060093540A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop

Abstract

출력 성능을 개선할 수 있는 위상동기루프 회로가 개시된다. 본 발명에 따른 위상동기루프 회로는 기준입력신호와 분주된 신호의 위상 및 주파수를 비교하여 두 신호의 위상차 및 주파수 차에 따라 차지 업 제어신호 및 차지 다운 제어신호를 발생하는 위상/주파수 검출기와, 위상/주파수 검출기로부터 입력되는 차지 업 제어신호 및 차지 다운 제어신호에 따른 충전전류 및 방전전류를 발생하는 차지 펌프와, 충전전류 및 방전전류에 따라 전류를 충전 및 방전시키면서 필터링하여 제어전압을 발생하는 루프 필터와, 루프 필터로부터 출력되는 제어전압에 따른 주파수의 출력신호를 발생하는 전압 제어 발진기와, 전압 제어 발진기의 출력신호를 소정의 분주율로 분주하여 위상/주파수 검출기로 출력하는 분주기 및 전압 제어 발진기로부터 출력되는 신호의 주파수를 제어하기 위하여 전압 제어 발진기로 입력되는 루프 필터의 제어전압을 랜덤화 방식으로 변조시켜 출력하는 전압 변조기를 포함하여 이루어진다.
위상동기루프, 주파수 변조, 전압 변조, 랜덤

Description

출력 성능을 개선할 수 있는 위상동기루프 회로{Phase Locked Loop circuit capable of improving output performance}
도 1은 종래의 위상동기루프에 대한 개략적인 블록도,
도 2는 주파수 변조 전후의 주파수 스펙트럼을 나타낸 그래프,
도 3은 종래 전압 변조방식을 설명하기 위해 도시한 도면,
도 4는 본 발명의 바람직한 실시예에 따른 위상동기루프 회로를 개략적으로 도시한 블록도, 그리고,
도 5는 본 발명에 따른 전압 변조 방식을 설명하기 위해 도시한 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : PFD 120 : 차지 펌프
130 : 루프 필터 140 : 전압 변조기
142 : 랜덤 변조부 144 : LPF
150 : VCO 160 : 1/M 분주기
본 발명은 위상동기루프(Phase-Locked Loop : PLL) 회로에 관한 것으로, 보 다 상세하게는 전자기 간섭(Electromagnetic interference : EMI)을 최소화하여 출력 성능을 개선시킬 수 있는 위상동기루프(PLL) 회로에 관한 것이다.
일반적으로 위상동기루프는 입력클럭신호에 동기 되는 소정 주파수의 클럭신호를 생성하거나 또는 복수의 위상으로 분리된 클럭신호를 생성할 수 있는 것으로서, 데이터 복원회로나 마이크로 프로세서 등을 비롯한 각종 회로에 널리 사용되고 있다.
도 1은 종래의 위상동기루프에 대한 개략적인 블록도이다.
도 1에 도시된 바와 같이, 위상동기루프는 입력되는 기준입력신호(Fref)와 분주된 신호(Fout/M)의 위상 및 주파수를 비교하여 두 신호의 위상차 및 주파수 차에 따라 차지 업 제어신호(UP) 및 차지 다운 제어신호(DN)를 발생하는 위상/주파수 검출기(Phase Frequency Detector, 이하 "PFD"라 한다)(10)와, 상기 PFD(10)로부터 출력되는 차지 업 제어신호(UP) 및 차지 다운 제어신호(DN)에 따라 충전전류 및 방전전류를 발생하는 차지 펌프(charge pump)(20)와, 상기 차지 펌프(20)로부터 출력되는 충전전류 및 방전전류를 충전 및 방전하면서 필터링 하여 제어전압을 발생하는 루프 필터(30)와, 상기 루프 필터(30)로부터 출력되는 제어전압의 레벨에 따른 출력신호(Fout)를 생성하는 전압 제어 조절기(Voltage Controlled Oscillator, 이하 "VCO"라 한다)(40)와, 상기 VCO(40)의 출력신호(Fout)를 소정의 분주율(M)로 분주하는 1/M 분주기(50)로 구성된다.
상기와 같이 구성된 위상동기루프를 높은 클럭 주파수를 생성하는 장치에 채택하는 경우, 위상동기루프에서 출력되는 고주파의 클럭신호에 실려있는 스피리어 스 톤(spurious tone)으로 인해 EMI를 발생시킬 수 있다. 이러한, EMI는 다른 장치의 동작은 물론 사람에게 치명적인 영향을 끼칠 수 있으므로, EMI를 최소화하여야 한다.
종래 위상동기루프에 의해 발생되는 EMI를 줄이기 위한 방식으로 스프레드 스펙트럼(Spread Spectrum)으로 알려져 있는 주파수 변조(Frequency Modulation) 방식을 들 수 있다.
도 2는 주파수 변조 전후의 주파수 스펙트럼을 나타낸 그래프이다.
도 2에 도시된 바와 같이, 주파수 변조에 의하여 위상동기루프의 출력 신호의 주파수 범위는 주파수 축상으로 넓게 퍼지게되고, 주파수의 크기는 감소됨을 알 수 있다.
상기와 같이, EMI 레벨을 감소시키기 위한 주파수 변조 방식으로는 1/M 분주기(50)의 분주율(M)을 변조시켜 VCO(40)로부터 출력되는 신호의 주파수를 조절하는 방식과, VCO(40)로 입력되는 루프 필터(30)의 출력전압 레벨을 변조시켜 VCO(40)로부터 출력되는 주파수를 조절하는 방식이 있다.
종래 VCO(40)로 입력되는 전압을 변조하는 방식의 일 예로 멀티 레벨(multi-level) 변조방식이 있다. 도 3은 종래 전압 변조방식을 설명하기 위해 도시한 도면이다. 종래 멀티 레벨 변조방식은 VCO(40)로 입력되는 전압을 멀티 레벨로 변조시키되, 도 3에 도시된 바와 같이, 일정 패턴으로 변조시키는 방식이다.
상기와 같이, VCO(40)로 입력되는 루프 필터(30)의 전압을 변조시키는 경우 특정 주파수에 의해 발생하는 EMI를 줄일 수 있다. 그러나, 종래와 같이 VCO(40)로 입력되는 전압을 일정 패턴으로 변조시키는 경우, 상기 변조 패턴에 의하여 발생하는 주파수(예컨대, 정현파)가 출력신호(Fout)에 나타나 위상동기루프 회로의 출력 특성이 저하되는 문제점이 발생한다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 VCO로 입력되는 전압을 랜덤화 방식으로 변조시켜 종래 일정한 전압 변조 패턴에 의하여 발생하는 주파수가 VCO의 출력에 나타나는 것을 방지할 수 있는 위상동기루프 회로를 제공하는 데 있다.
상기와 같은 기술적 과제를 해결하기 위한, 본 발명에 따른 위상동기루프 회로는, 기준입력신호와 분주된 신호의 위상 및 주파수를 비교하고, 상기 두 신호의 위상차 및 주파수 차에 따라 차지 업 제어신호 및 차지 다운 제어신호를 발생하는 위상/주파수 검출기; 상기 위상/주파수 검출기로부터 입력되는 상기 차지 업 제어신호 및 상기 차지 다운 제어신호에 따른 충전전류 및 방전전류를 발생하는 차지 펌프; 상지 충전전류 및 상기 방전전류에 따라 전류를 충전 및 방전시키면서 필터링하여 제어전압을 발생하는 루프 필터; 상기 루프 필터로부터 출력되는 상기 제어전압에 따른 주파수의 출력신호를 발생하는 전압 제어 발진기; 상기 전압 제어 발진기의 출력신호를 소정의 분주율로 분주하여 상기 위상/주파수 검출기로 출력하는 분주기; 및 상기 전압 제어 발진기로부터 출력되는 신호의 주파수를 제어하기 위하여 상기 전압 제어 발진기로 입력되는 상기 루프 필터의 제어전압을 랜덤화 방식으 로 변조시키는 전압 변조기를 포함하여 이루어진다.
본 발명에 따른 위상동기루프 회로의 상기 전압 변조기는, 상기 전압제어발진기로 입력되는 상기 루프 필터의 제어전압을 멀티 레벨로 변조하되, 상기 랜덤화 방식으로 변조하여 출력하는 랜덤 변조부; 및 상기 랜덤 변조부에 의해 변조된 전압을 로우 패스 필터링하여 출력하는 저주파 필터를 포함한다.
이하에서는 첨부된 도면들을 참조하여 본 발명을 보다 상세히 설명한다. 다만, 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
도 4는 본 발명의 바람직한 실시예에 따른 위상동기루프 회로를 개략적으로 도시한 블록도이다.
도 4에 도시된 바와 같이, 본 발명에 따른 위상동기루프(PLL) 회로는 위상/주파수 검출기(Phase Frequency Detector, 이하 "PFD"라 한다)(110), 차지 펌프(charge pump)(120), 루프 필터(Loop Filter)(130), 전압 변조기(Voltage Modulator)(140), 전압 제어 발진기(Voltage Controlled Oscillator, 이하 "VCO"라 한다)(150) 및 1/M 분주기(160)로 구성된다.
PFD(110)는 외부로부터 인가되는 기준입력신호(Fref)와 1/M 분주기(160)에 의해 분주된 신호(Fout/M)의 위상 및 주파수를 비교하고, 상기 두 신호(Fref, Fout/M)의 위상차 및 주파수 차에 따라 차지 업 제어신호(UP) 및 차지 다운 제어신호(DN)를 발생한다.
차지 펌프(120)는 상기 PFD(110)로부터 입력되는 차지 업 제어신호(UP) 및 차지 다운 제어신호(DN)에 따라 충전전류 및 방전전류를 발생한다. 차지 펌프(120)에서 발생되는 충전전류 및 방전전류는 루프 필터(130)로 입력된다.
루프 필터(130)는 차지 펌프(120)로부터 입력되는 충전전류 및 방전전류에 따라 전류를 충전 및 방전시키면서 필터링하여 VCO(150)를 제어하기 위한 제어전압을 발생한다. 루프 필터(130)로부터 출력되는 제어전압은 VCO(150)로 입력된다.
전압 변조기(140)는 VCO(150)로 입력되는 루프 필터(130)의 제어전압을 랜덤하게 변조(Modulation)하여 VCO(150)의 출력 주파수를 제어한다.
이를 위해, 전압 변조기(140)는 랜덤 변조부(142) 및 로우 패스 필터(Low Pass Filter, 이하 "LPF"라 한다)(144)를 구비한다.
랜덤 변조부(142)는 루프 필터(130)로부터 입력되는 제어전압을 멀티 레벨로 변조하되, 랜덤화 방식으로 변조하여 출력한다. 랜덤 변조부(142)에 의해 변조된 전압은 LPF(144)로 출력된다.
LPF(144)는 랜덤 변조부(142)로부터 입력되는 변조 전압을 로우 패스 필터링하여 고주파 성분을 제거한다. LPF(144)에 의해 필터링 된 전압은 출력단에 연결된 VCO(150)로 출력된다.
도 5는 본 발명에 따른 전압 변조 방식을 설명하기 위해 도시한 도면이다.
도 5에 도시된 바와 같이, 랜덤 변조부(142)의 출력 전압은 일정 패턴이 아닌 랜덤화 방식으로 변조되어 LPF(144)로 출력된다. 그리고, LPF(144)로 입력되는 랜덤 변조부(142)의 출력 전압 LPF(144)에 의해 필터링 되어 고주파 성분이 제거된 다.
VCO(150)는 전압 변조기(140)의 LPF(144)로부터 입력되는 전압의 레벨에 따른 주파수의 출력신호(Fout)를 생성한다. VCO(150)로부터 출력되는 신호(Fout)는 1/M 분주기(160)를 통해 PFD(110)로 궤환(feedback) 된다.
1/M 분주기(160)는 VCO(150)로부터 입력되는 출력신호(Fout)의 주파수를 소정의 분주율(M)로 분주하는 기능을 수행한다. 1/M 분주기(160)에 의해 분주된 신호(Fout/M)는 PFD(110)로 인가된다.
이상에서 설명한 바와 같이, 본 발명에 따르면 VCO(150)로 입력되는 루프 필터(130)의 제어전압을 랜덤화 방식으로 변조함으로써, 종래 루프 필터(130)의 제어전압을 일정 패턴으로 변조시켜 전압 변조에 의하여 발생하는 주파수가 VCO(150)의 출력에 나타내는 현상을 방지할 수 있다. 또한, 랜덤 변조부(142)의 출력전압을 LPF(144)를 통해 필터링하여 고주파 성분을 제거함으로써, EMI를 효과적으로 줄일 수 있다.
또한, 이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
지금까지 설명한 바와 같이, 본 발명에 따르면, VCO로 입력되는 전압을 랜덤화 방식으로 변조하고, 변조된 전압을 로우 패스 필터링하여 고주파 성분을 제거할 수 있는 전압 변조기를 채용함으로써, 특정 주파수 대역에서 발생되는 EMI를 효과적으로 감소시킬 수 있다.

Claims (2)

  1. 기준입력신호와 분주된 신호의 위상 및 주파수를 비교하고, 상기 두 신호의 위상차 및 주파수 차에 따라 차지 업 제어신호 및 차지 다운 제어신호를 발생하는 위상/주파수 검출기;
    상기 위상/주파수 검출기로부터 입력되는 상기 차지 업 제어신호 및 상기 차지 다운 제어신호에 따른 충전전류 및 방전전류를 발생하는 차지 펌프;
    상지 충전전류 및 상기 방전전류에 따라 전류를 충전 및 방전시키면서 필터링하여 제어전압을 발생하는 루프 필터;
    상기 루프 필터로부터 출력되는 상기 제어전압에 따른 주파수의 출력신호를 발생하는 전압 제어 발진기;
    상기 전압 제어 발진기의 출력신호를 소정의 분주율로 분주하여 상기 위상/주파수 검출기로 출력하는 분주기; 및
    상기 전압 제어 발진기로부터 출력되는 신호의 주파수를 제어하기 위하여 상기 전압 제어 발진기로 입력되는 상기 루프 필터의 제어전압을 랜덤화 방식으로 변조시키는 전압 변조기;를 포함하여 이루어지는 위상동기루프 회로.
  2. 제 1항에 있어서,
    상기 전압 변조기는,
    상기 전압제어발진기로 입력되는 상기 루프 필터의 제어전압을 멀티 레벨로 변조하되, 상기 랜덤화 방식으로 변조하여 출력하는 랜덤 변조부; 및
    상기 랜덤 변조부에 의해 변조된 전압을 로우 패스 필터링하여 출력하는 저주파 필터;를 포함하는 것을 특징으로 하는 위상동기루프 회로.
KR1020050014442A 2005-02-22 2005-02-22 출력 성능을 개선할 수 있는 위상동기루프 회로 KR20060093540A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050014442A KR20060093540A (ko) 2005-02-22 2005-02-22 출력 성능을 개선할 수 있는 위상동기루프 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050014442A KR20060093540A (ko) 2005-02-22 2005-02-22 출력 성능을 개선할 수 있는 위상동기루프 회로

Publications (1)

Publication Number Publication Date
KR20060093540A true KR20060093540A (ko) 2006-08-25

Family

ID=37601639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050014442A KR20060093540A (ko) 2005-02-22 2005-02-22 출력 성능을 개선할 수 있는 위상동기루프 회로

Country Status (1)

Country Link
KR (1) KR20060093540A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928785B2 (en) 2007-11-07 2011-04-19 Samsung Electronics Co., Ltd. Loop filter, phase-locked loop, and method of operating the loop filter
KR101328372B1 (ko) * 2012-02-27 2013-11-11 삼성전기주식회사 전폭 디지털 위상 제어기 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928785B2 (en) 2007-11-07 2011-04-19 Samsung Electronics Co., Ltd. Loop filter, phase-locked loop, and method of operating the loop filter
KR101328372B1 (ko) * 2012-02-27 2013-11-11 삼성전기주식회사 전폭 디지털 위상 제어기 및 방법

Similar Documents

Publication Publication Date Title
US8284816B1 (en) Push-pull spread spectrum clock signal generator
US8085101B2 (en) Spread spectrum clock generation device
US7579886B2 (en) Phase locked loop with adaptive phase error compensation
US8433024B2 (en) Spread spectrum clock generator and method for adjusting spread amount
CN103001631B (zh) 小数n锁相环路
US7636018B2 (en) Phase locked loop with phase shifted input
JP5229081B2 (ja) 半導体装置
US8509373B2 (en) Apparatus and method for generating small-size spread spectrum clock signal
US9280928B2 (en) Apparatus and method for driving LED display
US7969249B2 (en) Phase locked loop circuit
KR20120047379A (ko) 확산 스펙트럼 클럭 발생 회로
KR100819390B1 (ko) 2개의 위상 동기 루프를 사용한 주파수 합성기
US20130127501A1 (en) Spread spectrum clock generators
US20070254600A1 (en) Pll circuit, method for preventing interference between pll circuits, and optical disk apparatus comprising the pll circuit
KR101242670B1 (ko) 시그마-델타 기반 위상 고정 루프
JP2005236536A (ja) 分散変調型クロック発生回路
KR100778374B1 (ko) 확산비율 조절가능 대역 확산 클록 발생기
JP5190028B2 (ja) スペクトラム拡散クロック生成器
CN103718463A (zh) 高线性相位频率检测器
KR20060093540A (ko) 출력 성능을 개선할 수 있는 위상동기루프 회로
US9191128B2 (en) Spread spectrum clock generator and method for generating spread spectrum clock signal
KR101002244B1 (ko) 듀얼 델타-시그마 모듈레이터를 이용한 허쉬-키스 변조 파형의 대역 확산 클록 발생기
WO2006065478A2 (en) Method and apparatus for generating a phase-locked output signal
TWI552532B (zh) 展頻時脈產生器與展頻時脈信號產生方法
US20150188552A1 (en) Phase locked loop and control method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination