JP2002280898A - Ｐｌｌ周波数シンセサイザ - Google Patents

Ｐｌｌ周波数シンセサイザ

Info

Publication number
JP2002280898A
JP2002280898A JP2001076131A JP2001076131A JP2002280898A JP 2002280898 A JP2002280898 A JP 2002280898A JP 2001076131 A JP2001076131 A JP 2001076131A JP 2001076131 A JP2001076131 A JP 2001076131A JP 2002280898 A JP2002280898 A JP 2002280898A
Authority
JP
Japan
Prior art keywords
circuit
output
frequency synthesizer
filter
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001076131A
Other languages
English (en)
Other versions
JP4138264B2 (ja
Inventor
Shinji Saito
伸二 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP2001076131A priority Critical patent/JP4138264B2/ja
Priority to US10/026,548 priority patent/US7184732B2/en
Priority to DE60225498T priority patent/DE60225498T2/de
Priority to EP02250022A priority patent/EP1241791B1/en
Priority to KR1020020003300A priority patent/KR100748193B1/ko
Publication of JP2002280898A publication Critical patent/JP2002280898A/ja
Application granted granted Critical
Publication of JP4138264B2 publication Critical patent/JP4138264B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 高速ロックアップ特性を確保しながら、ロッ
ク状態におけるスプリアス特性をも改善して良好な通信
品質を実現することができるＰＬＬ周波数シンセサイザ
を提供すること。 【解決手段】 ローパスフィルタ（ＬＰＦ）回路１０３
と電圧制御発振器（ＶＣＯ）１０４との間に挿入される
スイッチ回路１０が、制御信号Ｓｃｎｔにより制御され
てローパスフィルタ（ＬＰＦ）回路１０３と電圧制御発
振器（ＶＣＯ）１０４との間のフィードバックループを
開閉制御する。即ち、制御信号Ｓｃｎｔによるフィード
バックループの開路指示によりスイッチ回路１０を開放
してフィードバックループを開いてフィードバックルー
プの動作を停止する。この停止動作を位相比較器の位相
比較周期毎にチャージポンプ回路１０２から擬似補正パ
ルスが出力される期間に行なうように制御信号Ｓｃｎｔ
により制御して擬似補正パルスによるスプリアスを抑制
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＰＬＬ周波数シン
セサイザに関し、特に高速ロックアップ特性を維持しな
がら定常状態におけるスプリアス特性の向上を図るＰＬ
Ｌ周波数シンセサイザに関するものである。
【０００２】
【従来の技術】近年、普及の著しい携帯電話等の移動体
通信では、所定周波数のキャリア周波数に基づき通信を
行なう。このとき通信品質を確保して通信におけるＣ／
Ｎ（Ｃａｒｒｉｅｒ ｔｏ Ｎｏｉｓｅ）特性を良好に
保つには、所定キャリア周波数を正確にロックする必要
がありＰＬＬ周波数シンセサイザが利用されている。ま
たＰＬＬ周波数シンセサイザによるキャリア周波数のロ
ック動作は、通信期間のみならず通信相手からの受信待
ち状態である、いわゆる待ち受け期間においても必要と
なる。通信相手からの通信アクセスの有無を常に検出し
ておき、アクセスを受信した場合に直ちに通信を確立す
るために必要であるからである。一方、携帯電話等の移
動体通信機器は、その携帯性により機器の電流消費を最
小限に低減する必要がある。そこで、消費電流を抑えな
がら待ち受け動作を実現するために現状の機器において
は、所定周期毎の一定期間にのみ間欠的にＰＬＬ周波数
シンセサイザを動作させてキャリア周波数をロックして
待ち受け動作を行う間欠動作で対応している。所定周期
毎にキャリア周波数でのロック動作と停止動作の繰り返
し動作を迅速に行なうため、ＰＬＬ周波数シンセサイザ
のロックアップ特性の高速化を図る必要があり、ローパ
スフィルタ回路の時定数を小さく設定する必要がある。
【０００３】図１１に従来技術におけるＰＬＬ周波数シ
ンセサイザ１００を示す。位相比較器１０１は、基準周
波数信号ｆｒと、電圧制御発振器（ＶＣＯ）１０４が出
力する出力周波数信号ｆｐとを受ける。そして基準周波
数信号ｆｒと出力周波数信号ｆｐとの位相差に応じた位
相差信号Ｐｒ、Ｐｐを出力する。チャージポンプ回路１
０２はこれらの信号を受け電圧出力信号Ｄｏを出力す
る。ローパスフィルタ（ＬＰＦ）回路１０３は、電圧出
力信号Ｄｏの交流成分を除去すると共に位相の廻りを調
整して系の安定性を確保した上で、電圧制御発振器（Ｖ
ＣＯ）１０４に制御電圧信号Ｖｔを出力する。そして、
電圧制御発振器（ＶＣＯ）１０４は、制御電圧信号Ｖｔ
に応じた出力周波数信号ｆｐを出力する。ＰＬＬ周波数
シンセサイザ１００では、位相比較器１０１から、チャ
ージポンプ回路１０２・ローパスフィルタ（ＬＰＦ）回
路１０３・電圧制御発振器（ＶＣＯ）１０４を経て位相
比較器１０１に戻るフィードバックループを形成する。
基準周波数信号ｆｒと比較した場合の出力周波数信号ｆ
ｐの位相差を相殺する位相差信号Ｐｒ、Ｐｐがチャージ
ポンプ回路１０２から出力され、ローパスフィルタ（Ｌ
ＰＦ）回路１０３を介して制御電圧信号Ｖｔとして電圧
制御発振器（ＶＣＯ）１０４にフィードバックされる。
出力周波数信号ｆｐの周波数が基準周波数信号ｆｒの周
波数に一致すれば、位相差信号Ｐｒ、Ｐｐは出力されな
くなり、出力周波数信号ｆｐは基準周波数信号ｆｒと同
一周波数にロックされる。ここで、出力周波数信号ｆｒ
のロックアップ時間を高速にするためには、ローパスフ
ィルタ（ＬＰＦ）回路１０３の時定数は小さく設定する
必要がある。
【０００４】また、特開平１０−５１２９９号公報にお
いては、フェーズロックトループを使用したＰＬＬシン
セサイザＩＣと、該ＩＣの出力を直流電圧に変換する低
域通過ろ波器ＬＰＦと、制御電圧に応じた周波数を出力
する電圧制御発振回路ＶＣＯを含むＰＬＬ周波数シンセ
サイザ回路において、負荷回路の電源のＯＮ／ＯＦＦの
タイミングより前に、ＰＬＬシンセサイザＩＣの位相比
較器の出力をＬＰＦから切り離し、その後、該ＰＬＬシ
ンセサイザＩＣの位相比較器の出力をＬＰＦに再度接続
する切り替え手段を有するＰＬＬ周波数シンセサイザ回
路が記載されている。
【０００５】また、特開平５−１８３４３２号公報にお
いては、入力する制御信号に対応して、周波数が変化し
た出力信号を生成する電圧制御発振部と、間欠的に印加
する入力信号と該電圧制御発振器の出力信号の位相比較
をして、対応する位相差信号を送出する位相比較部と、
該位相差信号中の不要成分を除去する第１の低域通過フ
ィルタ部とを有するクロック再生回路において、該入力
信号の周波数と該電圧制御発振部の自走周波数との差成
分を取り出す第２の低域通過フィルタ部と、該入力信号
が印加している時は、該第１の低域通過フィルタ部の出
力と第２の低域通過フィルタ部の出力を加算した信号を
該制御信号として送出し、該入力信号が印加していない
時は、該第２のフィルタ部の出力を該制御信号として送
出するスイッチ・加算手段を付加したクロック再生回路
が記載されている。
【０００６】
【発明が解決しようとする課題】上述のＰＬＬ周波数シ
ンセサイザ１００により、出力周波数信号ｆｐが基準周
波数信号ｆｒと同一周波数にロックされている場合に
は、位相比較器１０１の位相差信号Ｐｒ、Ｐｐは平均と
して出力されなくなる。しかしながら、この状態におい
ても、図１２に示すように、位相比較器１０１における
位相比較期間である基準周波数信号ｆｒの出力期間に、
チャージポンプ回路１０２からの電圧出力信号Ｄｏに
は、正負同エネルギー量の位相補正パルスが出力される
（以下、擬似補正パルスと称する。）。このパルスはロ
ーパスフィルタ（ＬＰＦ）回路１０３の時定数を調整す
ることにより除去することは可能であるが、ロックアッ
プ特性とはトレードオフの関係にある。即ち、ローパス
フィルタ（ＬＰＦ）回路１０３の時定数を大きく設定す
れば、電圧出力信号Ｄｏにおける擬似補正パルスをマス
クすることは可能であるがロックアップ時間が長くなっ
てしまい高速ロックアップ特性の要求に適合せず問題で
ある。逆に、ローパスフィルタ（ＬＰＦ）回路１０３の
時定数を小さく設定すれば、高速ロックアップ特性の要
求を満足することは可能であるが電圧出力信号Ｄｏにお
ける擬似補正パルスをマスクすることができずスプリア
スが発生してＣ／Ｎが悪化して通信品質を確保すること
ができず問題である。従来技術においては、両特性の妥
協点で調整せざるを得ず今後の更なる高速化を視野に入
れた場合、最適な動作状態を実現することができない虞
があり問題である。
【０００７】ここで、電圧出力信号Ｄｏにおける擬似補
正パルスが発生する理由について説明する。図１３にチ
ャージポンプ回路１０２の入出力特性を示す。チャージ
ポンプ回路１０２は、入力される位相差信号Δφ（図１
１においては、Ｐｒ、Ｐｐ）に比例する電圧出力信号Ｄ
ｏを出力する回路である。このときの位相差信号Δφ
は、基準周波数信号ｆｒに対する出力周波数信号ｆｐの
位相遅れを正にとっている。従って、出力周波数信号ｆ
ｐの位相が遅れ正の位相差信号Δφが入力されると、正
の電圧出力信号Ｄｏが出力されローパスフィルタ（ＬＰ
Ｆ）回路１０３を介して電圧制御発振器（ＶＣＯ）１０
４に入力されて出力周波数信号ｆｐの位相を進めること
により出力周波数信号ｆｐが基準周波数信号ｆｒに近づ
いてロックするようになる。逆に、出力周波数信号ｆｐ
の位相が進み負の位相差信号Δφが入力されると、負の
電圧出力信号Ｄｏが出力されローパスフィルタ（ＬＰ
Ｆ）回路１０３を介して電圧制御発振器（ＶＣＯ）１０
４に入力されて出力周波数信号ｆｐの位相を遅らせるこ
とにより出力周波数信号ｆｐが基準周波数信号ｆｒに近
づいてロックするようになる。理想的には位相差信号Δ
φと電圧出力信号Ｄｏとは線形関係にあることが必要で
ある（図１３中、特性直線Ｌ０）。しかしながら、実際
のチャージポンプ回路１０２では回路の有する有限の信
号伝播時間による遅延時間により、微小な位相差の領域
Ｘでは位相差信号Δφと電圧出力信号Ｄｏとの関係が非
線形になり（図１３中、特性曲線Ｌ０Ｄにおける領域
Ｄ）、電圧出力信号Ｄｏが出力されなくなる。この微小
な位相差領域Ｘを不感帯という。そこで、この不感帯領
域Ｘを解消するために現実のチャージポンプ回路１０２
では、不感帯領域Ｘにおいて位相差信号Δφと電圧出力
信号Ｄｏとの特性を線形特性からゲインを減少させる方
向にシフトした非線形特性を有して構成することが一般
的である（図１３中、特性曲線Ｌ）。このような特性曲
線Ｌを有することにより、微小な位相差領域Ｘにおいて
も、位相差信号Δφに対する電圧出力信号Ｄｏは有限の
ゲインを有することとなり、確実に位相補正パルスを出
力することができる。
【０００８】また、特開平１０−５１２９９号公報で
は、負荷回路の電源のＯＮ／ＯＦＦによる周波数変動の
発生を防止し、負荷回路に電源接続後、すぐに、データ
送信又は、受信を行なうことを目的としている。しかし
ながら、低域通過ろ波器ＬＰＦの時定数を小さく抑えて
高速ロックアップ特性を図りながら、ＰＬＬ周波数シン
セサイザ回路の定常状態におけるスプリアス発生を抑止
する技術思想は開示されておらず、両者のトレードオフ
関係を解消して、高速ロックアップ特性と定常時の低ス
プリアス特性とを共に実現することができず問題であ
る。
【０００９】また、特開平５−１８３４３２号公報で
は、受信機が停止状態から動作状態に移行した時にも常
に正しい再生クロックを供給することを目的としてい
る。しかしながら、第１の低域通過フィルタ部の時定数
を小さく抑えて高速ロックアップ特性を図りながら、定
常状態におけるスプリアス発生を抑止する技術思想は開
示されておらず、両者のトレードオフ関係を解消して、
高速ロックアップ特性と定常時の低スプリアス特性とを
共に実現することができず問題である。
【００１０】本発明は前記従来技術の問題点を解消する
ためになされたものであり、高速ロックアップ特性を確
保しながら、ロック状態におけるスプリアス特性をも改
善して良好な通信品質を実現することができるＰＬＬ周
波数シンセサイザを提供することを目的とする。
【００１１】
【課題を解決するための手段】前記目的を達成するため
に、請求項１に係るＰＬＬ周波数シンセサイザは、制御
電圧信号に応じた出力周波数信号を出力する電圧制御発
振器と、出力周波数信号と基準周波数信号との位相比較
信号を出力する位相比較器と、位相比較信号に応じて制
御電圧信号を変化させるチャージポンプ回路とを備えて
フィードバックループを構成しており、フィードバック
ループの特性は、位相比較器における位相比較周期で周
期的に変化することを特徴とする。
【００１２】これにより、位相比較器の位相比較周期毎
にチャージポンプ回路から擬似補正パルスが出力される
期間に、フィードバックループの特性を変化させること
ができるので、位相比較周期毎の擬似補正パルス出力期
間以外の定常動作状態におけるフィードバックループの
特性を維持しながら、チャージポンプ回路から出力され
る擬似補正パルスに対する電圧制御発振器の応答特性を
制御することができ、ＰＬＬ周波数シンセサイザの定常
動作状態において擬似補正パルスによるスプリアスを抑
制することができる。
【００１３】また、請求項２に係るＰＬＬ周波数シンセ
サイザは、請求項１に記載のＰＬＬ周波数シンセサイザ
において、フィードバックループの動作を、位相比較器
における位相比較周期で周期的に停止することを特徴と
する。
【００１４】これにより、位相比較器の位相比較周期毎
にチャージポンプ回路から擬似補正パルスが出力される
期間に、フィードバックループの動作を停止することが
できるので、位相比較周期毎の擬似補正パルス出力期間
以外の定常動作状態におけるフィードバックループの動
作を維持しながら、チャージポンプ回路からの擬似補正
パルスに対するフィードバックループの動作を停止する
ことができ、ＰＬＬ周波数シンセサイザの定常動作状態
において擬似補正パルスによるスプリアスを抑止するこ
とができる。
【００１５】また、請求項３に係るＰＬＬ周波数シンセ
サイザは、請求項２に記載のＰＬＬ周波数シンセサイザ
において、フィードバックループ内にループ開閉用スイ
ッチ回路を備えることを特徴とする。
【００１６】請求項３のＰＬＬ周波数シンセサイザで
は、ループ開閉用スイッチ回路を制御することにより、
フィードバックループを開閉してフィードバックループ
の動作を制御する。
【００１７】これにより、位相比較器の位相比較周期毎
にチャージポンプ回路から擬似補正パルスが出力される
期間に、ループ開閉用スイッチ回路を制御してフィード
バックループを開放してフィードバックループの動作を
停止することができるので、位相比較周期毎の擬似補正
パルス出力期間以外の定常動作状態におけるフィードバ
ックループの動作を維持しながら、チャージポンプ回路
からの擬似補正パルスに対するフィードバックループの
動作を停止することができ、ＰＬＬ周波数シンセサイザ
の定常動作状態において擬似補正パルスによるスプリア
スを抑止することができる。
【００１８】また、請求項４に係るＰＬＬ周波数シンセ
サイザは、請求項３に記載のＰＬＬ周波数シンセサイザ
において、チャージポンプ回路から電圧制御発振器への
経路には、フィードバックループの特性を決定する第１
フィルタ回路と第２フィルタ回路とを備えており、第１
フィルタ回路と第２フィルタ回路との間にループ開閉用
スイッチ回路が備えられることを特徴とする。
【００１９】請求項４のＰＬＬ周波数シンセサイザで
は、フィードバックループの特性を決定する第１フィル
タ回路と第２フィルタ回路との間に備えられるループ開
閉用スイッチ回路を制御することにより、フィードバッ
クループを開閉してフィードバックループの動作を制御
する。
【００２０】これにより、位相比較器の位相比較周期毎
にチャージポンプ回路から擬似補正パルスが出力される
期間に、ループ開閉用スイッチ回路を制御してフィード
バックループを開放してフィードバックループの動作を
停止することができるので、位相比較周期毎の擬似補正
パルス出力期間以外の定常動作状態におけるフィードバ
ックループの動作を維持しながら、チャージポンプ回路
からの擬似補正パルスに対するフィードバックループの
動作を停止することができる。第１及び第２フィルタ回
路の時定数を小さくして高速ロックアップ特性を維持し
ながら、定常動作状態において擬似補正パルスによるス
プリアスを抑止することができる。また、ループ開閉用
スイッチ回路を挟んで第１及び第２フィルタ回路を備え
ているので、両フィルタ回路によりフィードバックルー
プの応答性、安定性等の諸特性を決定することができる
と共に、ループ開閉用スイッチ回路のスイッチングノイ
ズの除去やループ開閉用スイッチ回路の開放時における
電圧制御発振器の入力電位を保持することができる。
【００２１】また、ループ開閉用スイッチ回路には、Ｍ
ＯＳトランジスタ、あるいはＪＦＥＴトランジスタを備
えることが好ましい。
【００２２】また、請求項５に係るＰＬＬ周波数シンセ
サイザは、請求項２に記載のＰＬＬ周波数シンセサイザ
において、チャージポンプ回路は、出力信号の出力経路
に経路開閉用スイッチ回路を備えることを特徴とする。
【００２３】請求項５のＰＬＬ周波数シンセサイザで
は、経路開閉用スイッチ回路を制御することにより、チ
ャージポンプ回路の出力信号経路を開閉して、フィード
バックループの動作を制御する。
【００２４】これにより、位相比較器の位相比較周期毎
にチャージポンプ回路から擬似補正パルスが出力される
期間に、経路開閉用スイッチ回路を制御してチャージポ
ンプ回路の出力信号経路を開放してフィードバックルー
プの動作を停止することができるので、位相比較周期毎
の擬似補正パルス出力期間以外の定常動作状態における
フィードバックループの動作を維持しながら、チャージ
ポンプ回路からの擬似補正パルスの出力を抑止すること
ができ、ＰＬＬ周波数シンセサイザの定常動作状態にお
いて擬似補正パルスによるスプリアスを抑止することが
できる。
【００２５】また、経路開閉用スイッチ回路には、ＭＯ
Ｓトランジスタ、あるいはＪＦＥＴトランジスタを備え
ることが好ましい。
【００２６】また、請求項６に係るＰＬＬ周波数シンセ
サイザは、請求項１に記載のＰＬＬ周波数シンセサイザ
において、チャージポンプ回路から電圧制御発振器への
経路には、フィードバックループの特性を決定する少な
くとも１つのフィルタ回路を備え、フィルタ回路のフィ
ルタ特性を、位相比較器における位相比較周期で周期的
に変化させることを特徴とする。
【００２７】請求項６のＰＬＬ周波数シンセサイザで
は、チャージポンプ回路から擬似補正パルスが出力され
る期間に、チャージポンプ回路から電圧制御発振器への
経路に備えられる少なくとも１つのフィルタ回路のフィ
ルタ特性を変化させる。
【００２８】これにより、位相比較器の位相比較周期毎
にチャージポンプ回路から擬似補正パルスが出力される
期間に、少なくとも１つのフィルタ回路を制御してフィ
ルタ特性を変化させてフィードバックループの特性を変
化させることができるので、位相比較周期毎の擬似補正
パルス出力期間以外の定常動作状態におけるフィードバ
ックループの特性を維持しながら、チャージポンプ回路
から出力される擬似補正パルスに対する電圧制御発振器
の応答特性を制御することができる。ロックアップ時に
おいてフィルタ回路の時定数を小さくして高速ロックア
ップ特性を維持しながら、定常動作状態においてフィル
タ回路のフィルタ特性を変化させて時定数を大きくする
ことにより擬似補正パルスによるスプリアスを抑制する
ことができる。
【００２９】また、請求項７に係るＰＬＬ周波数シンセ
サイザは、請求項６に記載のＰＬＬ周波数シンセサイザ
において、フィルタ回路は、フィルタ特性の異なる少な
くとも２つのバイパス経路を備えるバイパス経路群と、
バイパス経路群から所定バイパス経路を選択する切替ス
イッチ回路とを備えることを特徴とする。
【００３０】請求項７のＰＬＬ周波数シンセサイザで
は、切替スイッチ回路により、フィルタ特性の異なる少
なくとも２つのバイパス経路を備えるバイパス経路群か
ら所定バイパス経路を選択する。
【００３１】これにより、位相比較器の位相比較周期毎
にチャージポンプ回路から擬似補正パルスが出力される
期間に、フィルタ回路が有するバイパス経路群から、切
替スイッチ回路により所定バイパス経路を選択してフィ
ルタ特性を変化させてフィードバックループの特性を変
化させることができるので、位相比較周期毎の擬似補正
パルス出力期間以外の定常動作状態におけるフィードバ
ックループの特性を維持しながら、チャージポンプ回路
からの擬似補正パルスに対する電圧制御発振器の応答特
性を制御することができる。ロックアップ時に、フィル
タ回路におけるフィルタ時定数の小さい所定バイパス経
路を選択して高速ロックアップ特性を維持しながら、定
常動作状態時に、フィルタ時定数の大きな所定バイパス
経路を選択することにより擬似補正パルスによるスプリ
アスを抑止することができる。
【００３２】ここで、このバイパス経路群は、並列接続
される少なくとも２つのフィルタ構成素子と、そのうち
の少なくとも１つを所定バイパス経路の構成部分として
選択切替する切替スイッチ回路とを備えることが好まし
い。また、直列接続される少なくとも２つのフィルタ構
成素子と、フィルタ構成素子のうちの少なくとも１つを
短絡切替する切替スイッチ回路とを備える構成としても
よい。
【００３３】また、切替スイッチ回路には、ＭＯＳトラ
ンジスタ、あるいはＪＦＥＴトランジスタを備えること
が好ましい。
【００３４】また、請求項８に係るＰＬＬ周波数シンセ
サイザは、請求項６に記載のＰＬＬ周波数シンセサイザ
において、フィルタ回路は、フィルタ特性を可変とする
可変フィルタ構成素子を備えることを特徴とする。
【００３５】請求項８のＰＬＬ周波数シンセサイザで
は、可変フィルタ構成素子を備えたフィルタ回路によ
り、フィルタ特性が可変となる。
【００３６】これにより、位相比較器の位相比較周期毎
にチャージポンプ回路から擬似補正パルスが出力される
期間に、可変フィルタ構成素子を制御してフィルタ特性
を変化させてフィードバックループの特性を変化させる
ことができるので、位相比較周期毎の擬似補正パルス出
力期間以外の定常動作状態におけるフィードバックルー
プの特性を維持しながら、チャージポンプ回路からの擬
似補正パルスに対する電圧制御発振器の応答特性を制御
することができる。ロックアップ時においては、フィル
タ回路の時定数を小さくして高速ロックアップ特性を維
持しながら、定常動作状態において、フィルタ回路のフ
ィルタ特性を変化させて時定数を大きくすることにより
擬似補正パルスによるスプリアスを抑止することができ
る。
【００３７】また、可変フィルタ構成素子は、能動抵抗
素子であることが好ましく、ＭＯＳトランジスタ、ある
いはＪＦＥＴトランジスタであることが好ましい。
【００３８】また、請求項９に係るＰＬＬ周波数シンセ
サイザは、請求項１に記載のＰＬＬ周波数シンセサイザ
において、チャージポンプ回路からの出力信号の供給能
力を切り替える出力能力切替回路を備えることを特徴と
する。
【００３９】請求項９のＰＬＬ周波数シンセサイザで
は、出力能力切替回路により、チャージポンプ回路から
の出力信号の供給能力を切り替える。
【００４０】これにより、位相比較器の位相比較周期毎
にチャージポンプ回路から擬似補正パルスが出力される
期間に、出力能力切替回路によりチャージポンプ回路か
らの出力信号の供給能力を切り替えてフィードバックル
ープの特性を変化させることができるので、位相比較周
期毎の擬似補正パルス出力期間以外の定常動作状態にお
けるフィードバックループの特性を維持しながら、チャ
ージポンプ回路から出力される擬似補正パルスに対する
電圧制御発振器の応答特性を制御することができ、ＰＬ
Ｌ周波数シンセサイザの定常動作状態において擬似補正
パルスによるスプリアスを抑制することができる。
【００４１】ここで、出力能力切替回路は、チャージポ
ンプ回路の出力段回路における駆動電源電圧を切り替え
るように構成することが好ましい。また、チャージポン
プ回路の出力段回路における駆動電流を切り替えるよう
に構成してもよい。更に、チャージポンプ回路の出力段
回路における出力トランジスタサイズを切り替えるよう
に構成することもできる。
【００４２】また、請求項１０に係るＰＬＬ周波数シン
セサイザは、請求項１乃至９の少なくとも何れか１項に
記載のＰＬＬ周波数シンセサイザにおいて、特性変化あ
るいは動作停止が行なわれる期間は、位相比較器におい
て比較される基準周波数信号の出力期間を包含する所定
期間であることを特徴とする。
【００４３】これにより、位相比較器の位相比較周期で
ある基準周波数信号の出力期間を包含して、フィードバ
ックループの特性変化あるいは動作停止が行なわれるの
で、この期間にチャージポンプ回路から出力されるべき
擬似補正パルスを抑制あるいは抑止することができ、擬
似補正パルス出力期間以外の定常動作状態におけるフィ
ードバックループの特性を維持しながら、ＰＬＬ周波数
シンセサイザの定常動作状態において擬似補正パルスに
よるスプリアスを抑止することができる。
【００４４】また、基準周波数信号を分周する分周器を
備えて、位相比較器において比較される周波数信号を分
周器より出力される分周周波数信号にすることが好まし
い。ここで、上記フィルタ回路は、電圧駆動型あるいは
電流駆動型のいずれでもよい。
【００４５】
【発明の実施の形態】以下、本発明のＰＬＬ周波数シン
セサイザについて具体化した第１乃至第４実施形態を図
１乃至図１０に基づき図面を参照しつつ詳細に説明す
る。図１は、本実施形態の第１実施形態のＰＬＬ周波数
シンセサイザを示す機能ブロック図である。図２は、第
１実施形態のＰＬＬ周波数シンセサイザの動作波形を示
す波形図である。図３は、第１実施形態のＰＬＬ周波数
シンセサイザの具体例を示す機能ブロック図である。図
４は、本実施形態の第２実施形態のＰＬＬ周波数シンセ
サイザを示す機能ブロック図である。図５は、第２実施
形態のローパスフィルタ（ＬＰＦ）回路の具体例を示す
回路図である。図６は、本実施形態の第３実施形態のＰ
ＬＬ周波数シンセサイザを示す機能ブロック図である。
図７は、第３実施形態のローパスフィルタ（ＬＰＦ）回
路の具体例を示す回路図である。図８は、本実施形態の
第４実施形態のＰＬＬ周波数シンセサイザを示す機能ブ
ロック図である。図９は、第４実施形態のチャージポン
プ回路の具体例を示す回路図である。図１０は、ローパ
スフィルタ（ＬＰＦ）回路の具体例を示す回路図であ
る。
【００４６】図１の第１実施形態のＰＬＬ周波数シンセ
サイザ１では、図１１の従来技術における機能ブロック
図に加えて、制御信号Ｓｃｎｔにより制御されるスイッ
チ回路１０を、ローパスフィルタ（ＬＰＦ）回路１０３
と電圧制御発振器（ＶＣＯ）１０４との間に挿入した構
成である。ここで、位相比較器１０１、チャージポンプ
回路１０２、ローパスフィルタ（ＬＰＦ）回路１０３、
及び電圧制御発振器（ＶＣＯ）１０４の各構成要素につ
いては、その構成、作用、効果は図１１に示す従来技術
と同様である。更に電圧制御発振器（ＶＣＯ）１０４か
らの出力周波数信号ｆｐが位相比較器１０１にフィード
バックされてフィードバックループを構成するＰＬＬ周
波数シンセサイザ１の構成についても図１１に示す従来
技術と同様である。
【００４７】図１に示す第１実施形態では、スイッチ回
路１０が制御信号Ｓｃｎｔにより制御されて、ローパス
フィルタ（ＬＰＦ）回路１０３と電圧制御発振器（ＶＣ
Ｏ）１０４との間のフィードバックループを開閉制御す
る。即ち、制御信号Ｓｃｎｔによりフィードバックルー
プの開放指示がされるとスイッチ回路１０を開いてフィ
ードバックループを開放してフィードバックループの動
作を停止することができる。この停止動作を、位相比較
器１０１の位相比較周期毎にチャージポンプ回路１０２
から擬似補正パルスが出力される期間に行なうように制
御信号Ｓｃｎｔにより制御すれば、擬似補正パルスによ
るスプリアスを抑制することができる。
【００４８】図２に示すＰＬＬ周波数シンセサイザ１の
動作波形では、出力周波数信号ｆｐが基準周波数信号ｆ
ｒにロックされた定常状態を示す。このときの位相比較
動作は、基準周波数信号ｆｒの出力期間を位相比較期間
として行なわれ、チャージポンプ回路１０２の電圧出力
信号Ｄｏには位相比較期間における位相比較動作に伴っ
て擬似補正パルスが出力される。そこで、制御信号Ｓｃ
ｎｔを、基準周波数信号ｆｒの出力期間である位相比較
期間を包含して出力する。制御信号Ｓｃｎｔを受けたス
イッチ回路１０は、フィードバックループを開放して電
圧出力信号Ｄｏにおける擬似補正パルスの伝播を抑止す
ることができる。
【００４９】第１実施形態のＰＬＬ周波数シンセサイザ
１では、位相比較器１０１の位相比較周期毎にチャージ
ポンプ回路１０２から擬似補正パルスが出力される期間
に、ループ開閉用スイッチ回路であるスイッチ回路１０
を制御信号Ｓｃｎｔにより制御してフィードバックルー
プを開放してフィードバックループの動作を停止するこ
とができる。従って、位相比較周期毎の擬似補正パルス
出力期間以外の定常動作状態におけるフィードバックル
ープの動作を維持しながら、チャージポンプ回路１０２
からの擬似補正パルスに対するフィードバックループの
動作を停止することができ、ＰＬＬ周波数シンセサイザ
１の定常動作状態において擬似補正パルスによるスプリ
アスを抑止することができる。
【００５０】図３に示す第１実施形態の具体例における
ＰＬＬ周波数シンセサイザ１Ａは、図１の第１実施形態
に加え、基準周波数信号をＲ分周するＲ分周器１０５と
出力周波数信号をＮ分周するＮ分周器１０６とが備えら
れ、Ｒ分周された周波数信号ｆｒとＮ分周された周波数
信号ｆｐとを位相比較器１０１に入力して位相比較する
構成である。更に、Ｒ分周器１０５への入力信号である
基準周波数信号と出力信号とを入力信号とする制御回路
１０７により制御信号Ｓｃｎｔが出力され、スイッチ回
路１０の具体的回路構成であるＭＯＳトランジスタによ
るトランスミッションゲート１１を制御する。また、本
具体例では、図１の第１実施形態におけるローパスフィ
ルタ（ＬＰＦ）回路１０３に代えて、トランスミッショ
ンゲート１１の前段にループフィルタ回路１２を、後段
にローパスフィルタ回路１３を備えた構成となってい
る。
【００５１】電圧出力信号Ｄｏにおける擬似補正パルス
が伝播しないようにトランスミッションゲート１１を開
放にする構成については、第１実施形態のＰＬＬ周波数
シンセサイザ１（図１、参照）と同様である。本具体例
では、制御回路１０７は、Ｒ分周器１０５の入力信号で
ある基準周波数信号と出力信号とに基づいて位相比較期
間の開始及び終了のタイミングを検出しながら擬似補正
パルスの出力期間を包含して制御信号Ｓｃｎｔを出力す
る。
【００５２】また、トランスミッションゲート１１を挟
んでループフィルタ回路１２とローパスフィルタ回路１
３との２つのフィルタ回路を備えており、フィードバッ
クループの応答性、安定性等の諸特性を決定している。
更に、トランスミッションゲート１１の後段にあるロー
パスフィルタ回路１３は、トランスミッションゲート１
１のスイッチングノイズの除去やトランスミッションゲ
ート１１の開放時における電圧制御発振器１０４の入力
である制御電圧信号Ｖｔの電位を保持する機能も有して
いる。実使用上においては２つのフィルタ回路１２、１
３のうち、フィードバックループの諸特性を決定させる
作用を主にループフィルタ回路１２に受け持たせ、ロー
パスフィルタ回路１３には、スイッチングノイズ除去及
び電位保持の機能を受け持たせる構成とすることも可能
である。この場合、ローパスフィルタ回路１３の時定数
を小さく設定することができるので、抵抗Ｒ２に個別の
抵抗素子を備えることなく回路基板上の配線抵抗で代用
することもできる。
【００５３】第１実施形態の具体例であるＰＬＬ周波数
シンセサイザ１Ａでは、位相比較器１０１の位相比較周
期毎にチャージポンプ回路１０２から擬似補正パルスが
出力される期間に、ループ開閉用スイッチ回路であるト
ランスミッションゲート１１を制御回路１０７からの制
御信号Ｓｃｎｔにより制御してフィードバックループを
開放してフィードバックループの動作を停止することが
できる。従って、位相比較周期毎の擬似補正パルス出力
期間以外の定常動作状態におけるフィードバックループ
の動作を維持しながら、チャージポンプ回路１０２から
の擬似補正パルスに対するフィードバックループの動作
を停止することができる。第１フィルタ回路であるルー
プフィルタ回路１２と第２フィルタ回路であるローパス
フィルタ回路１３の時定数を小さくして高速ロックアッ
プ特性を維持しながら、定常動作状態において擬似補正
パルスによるスプリアスを抑止することができる。ま
た、トランスミッションゲート１１を挟んでループフィ
ルタ回路１２とローパスフィルタ回路１３とを備えてい
るので、両フィルタ回路１２、１３によりフィードバッ
クループの応答性、安定性等の諸特性を決定すると共
に、トランスミッションゲート１１のスイッチングノイ
ズの除去やトランスミッションゲート１１の開放時にお
ける電圧制御発振器１０４の入力である制御電圧信号Ｖ
ｔの電位の保持するをすることができる。
【００５４】図４に示す第２実施形態のＰＬＬ周波数シ
ンセサイザ２では、図１１の従来技術のＰＬＬ周波数シ
ンセサイザ１００におけるローパスフィルタ（ＬＰＦ）
回路１０３に代えて、制御信号Ｓｃｎｔによりフィルタ
特性を切り替えることができるローパスフィルタ（ＬＰ
Ｆ）回路２０を備えている。図４では、制御信号Ｓｃｎ
ｔで抵抗素子Ｒ３を接続・切離し可能とすることによ
り、ローパスフィルタ（ＬＰＦ）回路２０のフィルタ特
性を可変とするものである。
【００５５】図５にローパスフィルタ（ＬＰＦ）回路２
０の具体例を示す。図５（Ａ）は、ローパスフィルタ
（ＬＰＦ）回路２１における抵抗要素の並列パスを切り
替えるタイプである。制御信号Ｓｃｎｔによりスイッチ
回路Ｓ１が閉じられている場合には、フィルタ時定数を
決定する抵抗要素における抵抗値は、抵抗素子Ｒ４とＲ
５とが並列接続された場合の抵抗値となる。制御信号Ｓ
ｃｎｔによりスイッチ回路Ｓ１が開放されている場合に
は、フィルタ時定数を決定する抵抗要素における抵抗値
は、抵抗素子Ｒ４単独の抵抗値となる。フィルタ時定数
を決定するもう一方の構成要素である容量要素は容量素
子Ｃ４として固定であるので、抵抗要素における抵抗値
の大小によりフィルタ時定数が決定される。ここで、例
えば、２つの抵抗素子Ｒ４、Ｒ５の抵抗値を同一である
とすれば、制御信号Ｓｃｎｔによりスイッチ回路Ｓ１が
閉じられ２つの抵抗素子Ｒ４、Ｒ５が並列接続されてい
るときの全抵抗値は、スイッチ回路Ｓ１が開放され抵抗
素子Ｒ４単独で構成される場合の略半分となり、時定数
も略半分となる。
【００５６】図５（Ｂ）に示すローパスフィルタ（ＬＰ
Ｆ）回路２２における抵抗要素は、直列接続された２つ
の抵抗素子Ｒ６、Ｒ７のうちの一方の抵抗素子Ｒ６の両
端を短絡・開放して直列パスを切り替えるタイプであ
る。制御信号Ｓｃｎｔによりスイッチ回路Ｓ１が閉じら
れている場合には、フィルタ時定数を決定する抵抗要素
のうち抵抗素子Ｒ６の両端は短絡され、抵抗素子Ｒ７単
独での抵抗値となる。制御信号Ｓｃｎｔによりスイッチ
回路Ｓ１が開放されている場合には、フィルタ時定数を
決定する抵抗要素における抵抗値は、抵抗素子Ｒ６とＲ
７との直列接続の抵抗値となる。フィルタ時定数を決定
するもう一方の構成要素である容量要素は容量素子Ｃ４
として固定であるので、抵抗素子における抵抗値の大小
によりフィルタ時定数が決定される。ここで、例えば、
２つの抵抗素子Ｒ６、Ｒ７の抵抗値を同一であるとすれ
ば、制御信号Ｓｃｎｔによりスイッチ回路Ｓ１が閉じら
れ抵抗素子Ｒ６の両端が短絡されているときの抵抗値
は、スイッチ回路Ｓ１が開放され抵抗素子Ｒ６とＲ７と
の直列接続で構成される場合の略半分となり、時定数も
略半分となる。
【００５７】第２実施形態のＰＬＬ周波数シンセサイザ
２では、位相比較器１０１の位相比較周期毎にチャージ
ポンプ回路１０２から擬似補正パルスが出力される期間
に、ローパスフィルタ（ＬＰＦ）回路２０が有するバイ
パス経路群から、切替スイッチ回路Ｓ１により所定バイ
パス経路を選択してフィルタ特性を変化させてフィード
バックループの特性を変化させることができる。ローパ
スフィルタ（ＬＰＦ）回路２０の具体例として、並列パ
スを切り替えてバイパス経路群から所定バイパス経路を
選択するローパスフィルタ（ＬＰＦ）回路２１や、直列
パスを切り替えてバイパス経路群から所定バイパス経路
を選択するローパスフィルタ（ＬＰＦ）回路２２等が考
えられる。従って、位相比較周期毎の擬似補正パルス出
力期間以外の定常動作状態におけるフィードバックルー
プの特性を維持しながら、チャージポンプ回路１０２か
らの擬似補正パルスに対する電圧制御発振器１０４の応
答特性を制御することができる。ロックアップ時に、ロ
ーパスフィルタ（ＬＰＦ）回路２０乃至２２におけるフ
ィルタ時定数の小さい所定バイパス経路を選択して高速
ロックアップ特性を維持しながら、定常動作状態時に、
フィルタ時定数の大きな所定バイパス経路を選択するこ
とにより擬似補正パルスによるスプリアスを抑止するこ
とができる。
【００５８】図６に示す第３実施形態のＰＬＬ周波数シ
ンセサイザ３では、図１１の従来技術のＰＬＬ周波数シ
ンセサイザ１００におけるローパスフィルタ（ＬＰＦ）
回路１０３に代えて、制御信号Ｓｃｎｔによりフィルタ
特性を可変とすることができるローパスフィルタ（ＬＰ
Ｆ）回路３０を備えている。
【００５９】図７にローパスフィルタ（ＬＰＦ）回路３
０の具体例としてローパスフィルタ（ＬＰＦ）回路３１
を示す。ローパスフィルタ（ＬＰＦ）回路３１では、フ
ィルタ時定数を決定する抵抗要素を能動抵抗素子である
ＭＯＳトランジスタＭ１で構成し、ゲート端子には制御
信号Ｓｃｎｔが入力されている。ＭＯＳトランジスタＭ
１のゲート端子に印加される制御信号Ｓｃｎｔは、アナ
ログ信号であり電圧値に応じてＭＯＳトランジスタＭ１
のオン抵抗を可変してフィルタ時定数を可変する構成で
ある。この場合、フィルタ時定数を決定するもう一方の
構成要素である容量要素は容量素子Ｃ５として固定であ
るため、抵抗要素であるＭＯＳトランジスタＭ１の抵抗
値に応じてフィルタ時定数が可変となる。
【００６０】第３実施形態のＰＬＬ周波数シンセサイザ
３では、位相比較器１０１の位相比較周期毎にチャージ
ポンプ回路１０２から擬似補正パルスが出力される期間
に、ローパスフィルタ（ＬＰＦ）回路３０における可変
フィルタ構成素子を制御してフィルタ特性を変化させて
フィードバックループの特性を変化させることができ
る。例えば、ローパスフィルタ（ＬＰＦ）回路３０とし
て可変フィルタ構成素子であるＭＯＳトランジスタＭ１
を使用したローパスフィルタ（ＬＰＦ）回路３１を使用
することができる。従って、位相比較周期毎の擬似補正
パルス出力期間以外の定常動作状態におけるフィードバ
ックループの特性を維持しながら、チャージポンプ回路
１０２からの擬似補正パルスに対する電圧制御発振器１
０４の応答特性を制御することができる。ロックアップ
時においては、ローパスフィルタ（ＬＰＦ）回路３０、
３１の時定数を小さくして高速ロックアップ特性を維持
しながら、定常動作状態において、ローパスフィルタ
（ＬＰＦ）回路３０、３１のフィルタ特性を変化させて
時定数を大きくすることにより擬似補正パルスによるス
プリアスを抑止することができる。
【００６１】図８に示す第４実施形態のＰＬＬ周波数シ
ンセサイザ４では、図１１の従来技術のＰＬＬ周波数シ
ンセサイザ１００におけるチャージポンプ回路１０２に
代えて、制御信号Ｓｃｎｔにより電圧出力信号Ｄｏの供
給能力を切り替えることができるチャージポンプ回路４
０を備えている。
【００６２】図９にチャージポンプ回路４０の具体例と
して３タイプのチャージポンプ回路４１乃至４５を示
す。図９（Ａ）のチャージポンプ回路４１は、電圧出力
信号Ｄｏの出力パスを開閉するタイプである。電圧出力
信号Ｄｏの出力段回路Ｂ１への電源電圧ＶＤＤ及び接地
電位を供給するパスにスイッチ回路Ｓ２、Ｓ３を挿入し
制御信号Ｓｃｎｔで開閉制御するものである。電源電圧
ＶＤＤ及び接地電位の開放動作を位相比較器１０１の位
相比較周期毎にチャージポンプ回路４０から擬似補正パ
ルスが出力される期間に行なうように制御信号Ｓｃｎｔ
により制御すれば、擬似補正パルスがチャージポンプ回
路４０から出力される期間に出力段回路Ｂ１に電源電圧
ＶＤＤ及び接地電位が供給されなくなり擬似補正パルス
が出力されることがなくなる。
【００６３】図９（Ｂ）のチャージポンプ回路４２、４
３は、チャージポンプ回路４２、４３の出力段回路Ｂ
２、Ｂ３への電源電圧供給能力を切り替えて電圧出力信
号Ｄｏの駆動能力を切り替えるタイプである。チャージ
ポンプ回路４２では、スイッチ回路Ｓ４を制御信号Ｓｃ
ｎｔにより制御して供給される電源電圧をＶＤＤ１とＶ
ＤＤ２との間で切り替えて電源供給能力を切り替える。
またチャージポンプ回路４３では、電源電圧供給用バッ
ファ回路Ｂ４への出力電圧設定値を、スイッチ回路Ｓ５
により分圧抵抗Ｒ８乃至Ｒ１０の間で切り替えて出力電
圧を切替変更することにより出力段回路Ｂ３の駆動能力
を切り替えるものである。
【００６４】図９（Ｃ）のチャージポンプ回路４４、４
５は、チャージポンプ回路４４、４５の出力段回路Ｂ
５、Ｂ６及びＢ７の電流供給能力を切り替えて電圧出力
信号Ｄｏの駆動能力を切り替えるタイプである。チャー
ジポンプ回路４４では、制御信号Ｓｃｎｔにより電源電
圧ＶＤＤからの電流供給能力を規定している電流源回路
Ｉ１の電流供給能力を切り替える。またチャージポンプ
回路４５では、制御信号Ｓｃｎｔによりスイッチ回路Ｓ
６を開閉制御することにより電圧出力信号Ｄｏの信号出
力に供する出力段回路を出力段回路Ｂ６のみとするか、
出力段回路Ｂ６に出力段回路Ｂ７を追加するかの選択切
替を行なうものである。
【００６５】第４実施形態のＰＬＬ周波数シンセサイザ
４では、位相比較器１０１の位相比較周期毎にチャージ
ポンプ回路４０乃至４５から擬似補正パルスが出力され
る期間に、出力能力切替回路によりチャージポンプ回路
４０乃至４５からの出力信号の供給能力を切り替えてフ
ィードバックループの特性を変化させることができる。
出力能力切替回路の具体例としては、チャージポンプ回
路４１における出力段回路Ｂ１への電源電圧ＶＤＤ及び
接地電位のパス開閉を切り替えるタイプ（図９（Ａ）、
参照）や、チャージポンプ回路４２、４３における出力
段回路Ｂ２、Ｂ３に供給する電源電圧を切り替えるタイ
プ（図９（Ｂ）、参照）、チャージポンプ回路４４、４
５における出力段回路Ｂ５、Ｂ６及びＢ７の出力信号へ
の電流供給能力を切り替えるタイプ（図９（Ｃ）、参
照）等がある。従って、位相比較周期毎の擬似補正パル
ス出力期間以外の定常動作状態におけるフィードバック
ループの特性を維持しながら、チャージポンプ回路４０
乃至４５から出力される擬似補正パルスに対する電圧制
御発振器１０４の応答特性を制御することができ、ＰＬ
Ｌ周波数シンセサイザ４の定常動作状態において擬似補
正パルスによるスプリアスを抑制することができる。
【００６６】ここで、第１乃至第４実施形態におけるロ
ーパスフィルタ（ＬＰＦ）回路１０３、２０乃至２２、
３０、３１、及びループフィルタ回路１２、ローパスフ
ィルタ回路１３は図１０に示すように、電圧駆動タイプ
５１（図１０（Ａ）、参照）としても、電流駆動タイプ
５２（図１０（Ｂ）、参照）としてもよい。
【００６７】尚、本発明は前記第１乃至第４実施形態に
限定されるものではなく、本発明の趣旨を逸脱しない範
囲内で種々の改良、変形が可能であることは言うまでも
ない。例えば、第１実施形態においては、フィードバッ
クループを開閉するスイッチ回路１０を、ローパスフィ
ルタ（ＬＰＦ）回路１０３と電圧制御発振器（ＶＣＯ）
１０４との間に挿入した構成を例に説明をしたが、本発
明におけるＰＬＬ周波数シンセサイザはこれに限定され
るものではなく、スイッチ回路は、フィードバックルー
プ内の他の箇所に挿入することも可能である。また、第
１実施形態の具体例においては、スイッチ回路１０の具
体例としてＭＯＳトランジスタで構成されるトランスミ
ッションゲート１１とした構成を例に説明をしたが、本
発明におけるＰＬＬ周波数シンセサイザはこれに限定さ
れるものではなく、スイッチ回路は、ＭＯＳトランジス
タで構成する場合の他、ＪＦＥＴトランジスタやその他
のスイッチング素子、あるいはスイッチング回路で構成
することもできる。更に、Ｒ分周器１０５により基準周
波数信号をＲ分周して周波数信号ｆｒとして、Ｎ分周器
１０６により出力周波数信号をＮ分周した周波数信号ｆ
ｐと共に位相比較器１０１に入力して位相比較する構成
を例に説明をしたが、本発明におけるＰＬＬ周波数シン
セサイザはこれに限定されるものではなく、分周器を使
用しない構成とすることもできる。また基準周波数信号
とＲ分周された周波数信号ｆｒとに基づいて制御回路１
０７により制御信号Ｓｃｎｔを出力しているが、これに
限定されるものではなく、基準周波数信号をトリガとし
て所定時間の経過までを制御信号Ｓｃｎｔの出力期間と
したり、出力周波数信号、あるいはＮ分周周波数信号ｆ
ｐに基づき制御信号Ｓｃｎｔを生成するようにしても、
電圧出力信号Ｄｏが擬似補正パルスを出力する期間を包
含して制御信号Ｓｃｎｔを出力することも可能である。
また、第２実施形態においては、制御信号Ｓｃｎｔによ
りフィルタ時定数を決定する抵抗要素を構成する抵抗素
子を並列接続する場合と直列接続とする場合の各々につ
いて説明したが、これに限定されるものではなく、並列
接続部分と直列接続部分との双方が混在する構成とする
こともできる。また、第３実施形態においては、フィル
タ時定数を決定する抵抗要素をＭＯＳトランジスタＭ１
で構成する場合を例に説明したが、これに限定されるも
のではなく、ＭＯＳトランジスタで構成する場合の他
に、ＪＦＥＴトランジスタ等の可変抵抗素子等を使用す
ることもできる。
【００６８】（付記１） 制御電圧信号に応じた出力周
波数信号を出力する電圧制御発振器と、該出力周波数信
号と基準周波数信号との位相を比較して位相比較信号を
出力する位相比較器と、該位相比較信号に応じて前記制
御電圧信号を変化させるチャージポンプ回路とを備えて
フィードバックループを構成するＰＬＬ周波数シンセサ
イザにおいて、前記フィードバックループの特性は、前
記位相比較器における位相比較周期で周期的に変化する
ことを特徴とするＰＬＬ周波数シンセサイザ。 （付記２） 前記フィードバックループの動作を、前記
位相比較器における位相比較周期で周期的に停止するこ
とを特徴とする付記１に記載のＰＬＬ周波数シンセサイ
ザ。 （付記３） 前記フィードバックループは、前記フィー
ドバックループ内にループ開閉用スイッチ回路を備える
ことを特徴とする付記２に記載のＰＬＬ周波数シンセサ
イザ。 （付記４） 前記チャージポンプ回路から前記電圧制御
発振器への経路には、前記フィードバックループの特性
を決定する第１フィルタ回路と第２フィルタ回路とを備
え、前記ループ開閉用スイッチ回路は、前記第１フィル
タ回路と前記第２フィルタ回路との間に備えられること
を特徴とする付記３に記載のＰＬＬ周波数シンセサイ
ザ。 （付記５） 前記ループ開閉用スイッチ回路は、ＭＯＳ
トランジスタを備えることを特徴とする付記３又は４に
記載のＰＬＬ周波数シンセサイザ。 （付記６） 前記ループ開閉用スイッチ回路は、ＪＦＥ
Ｔトランジスタを備えることを特徴とする付記３又は４
に記載のＰＬＬ周波数シンセサイザ。 （付記７） 前記フィードバックループは、前記チャー
ジポンプ回路からの出力信号の出力を停止することを特
徴とする付記２に記載のＰＬＬ周波数シンセサイザ。 （付記８） 前記チャージポンプ回路は、前記チャージ
ポンプ回路からの出力信号の出力経路に経路開閉用スイ
ッチ回路を備えることを特徴とする付記７に記載のＰＬ
Ｌ周波数シンセサイザ。 （付記９） 前記経路開閉用スイッチ回路は、ＭＯＳト
ランジスタを備えることを特徴とする付記８に記載のＰ
ＬＬ周波数シンセサイザ。 （付記１０） 前記経路開閉用スイッチ回路は、ＪＦＥ
Ｔトランジスタを備えることを特徴とする付記８に記載
のＰＬＬ周波数シンセサイザ。 （付記１１） 前記チャージポンプ回路から前記電圧制
御発振器への経路には、前記フィードバックループの特
性を決定する少なくとも１つのフィルタ回路を備え、前
記フィルタ回路のフィルタ特性を、前記位相比較器にお
ける位相比較周期で周期的に変化させることを特徴とす
る付記１に記載のＰＬＬ周波数シンセサイザ。 （付記１２） 前記フィルタ回路は、フィルタ特性の異
なる少なくとも２つのバイパス経路を備えるバイパス経
路群と、前記バイパス経路群から所定バイパス経路を選
択する切替スイッチ回路とを備えることを特徴とする付
記１１に記載のＰＬＬ周波数シンセサイザ。 （付記１３） 前記バイパス経路群は、並列接続される
少なくとも２つのフィルタ構成素子と、前記フィルタ構
成素子のうちの少なくとも１つを前記所定バイパス経路
の構成部分として選択切替する前記切替スイッチ回路と
を備えることを特徴とする付記１２に記載のＰＬＬ周波
数シンセサイザ。 （付記１４） 前記バイパス経路群は、直列接続される
少なくとも２つのフィルタ構成素子と、前記フィルタ構
成素子のうちの少なくとも１つを短絡切替する前記切替
スイッチ回路とを備えることを特徴とする付記１２に記
載のＰＬＬ周波数シンセサイザ。 （付記１５） 前記切替スイッチ回路は、ＭＯＳトラン
ジスタを備えることを特徴とする付記１２乃至１４の少
なくとも何れか１項に記載のＰＬＬ周波数シンセサイ
ザ。 （付記１６） 前記切替スイッチ回路は、ＪＦＥＴトラ
ンジスタを備えることを特徴とする付記１２乃至１４の
少なくとも何れか１項に記載のＰＬＬ周波数シンセサイ
ザ。 （付記１７） 前記フィルタ回路は、フィルタ特性を可
変とする可変フィルタ構成素子を備えることを特徴とす
る付記１１に記載のＰＬＬ周波数シンセサイザ。 （付記１８） 前記可変フィルタ構成素子は、能動抵抗
素子であることを特徴とする付記１７に記載のＰＬＬ周
波数シンセサイザ。 （付記１９） 前記能動抵抗素子は、ＭＯＳトランジス
タであることを特徴とする付記１８に記載のＰＬＬ周波
数シンセサイザ。 （付記２０） 前記能動抵抗素子は、ＪＦＥＴトランジ
スタであることを特徴とする付記１８に記載のＰＬＬ周
波数シンセサイザ。 （付記２１） 前記チャージポンプ回路は、前記チャー
ジポンプ回路からの出力信号の供給能力を切り替える出
力能力切替回路を備えることを特徴とする付記１に記載
のＰＬＬ周波数シンセサイザ。 （付記２２） 前記出力能力切替回路は、前記チャージ
ポンプ回路の出力段回路における駆動電源電圧を切り替
えることを特徴とする付記２１に記載のＰＬＬ周波数シ
ンセサイザ。 （付記２３） 前記出力能力切替回路は、前記チャージ
ポンプ回路の出力段回路における駆動電流を切り替える
ことを特徴とする付記２１に記載のＰＬＬ周波数シンセ
サイザ。 （付記２４） 前記出力能力切替回路は、前記チャージ
ポンプ回路の出力段回路における出力トランジスタサイ
ズを切り替えることを特徴とする付記２１に記載のＰＬ
Ｌ周波数シンセサイザ。 （付記２５） 前記特性変化あるいは前記動作停止が行
なわれる期間は、前記位相比較器において比較される前
記基準周波数信号の出力期間を包含する所定期間である
ことを特徴とする付記１乃至２４の少なくとも何れか１
項に記載のＰＬＬ周波数シンセサイザ。 （付記２６） 前記基準周波数信号を分周する分周器を
備え、前記位相比較器において比較される周波数信号
は、前記分周器より出力される分周周波数信号であるこ
とを特徴とする付記２５に記載のＰＬＬ周波数シンセサ
イザ。 （付記２７） 前記フィルタ回路は、電圧駆動型あるい
は電流駆動型のいずれかであることを特徴とする付記４
乃至６、１１乃至２０、２５、２６の少なくとも何れか
１項に記載のＰＬＬ周波数シンセサイザ。
【００６９】
【発明の効果】本発明によれば、チャージポンプ回路か
ら出力される擬似補正パルスの出力期間においてのみフ
ィードバックループの特性を周期的に可変とし、あるい
はフィードバックループの動作を周期的に停止すること
により、高速ロックアップ特性を確保しながら、擬似補
正パルスによる応答を抑止してロック状態におけるスプ
リアス特性をも改善して良好な通信品質を実現すること
ができるＰＬＬ周波数シンセサイザを提供することが可
能となる。
【図面の簡単な説明】
【図１】本実施形態の第１実施形態のＰＬＬ周波数シン
セサイザを示す機能ブロック図である。
【図２】第１実施形態のＰＬＬ周波数シンセサイザの動
作波形を示す波形図である。
【図３】第１実施形態のＰＬＬ周波数シンセサイザの具
体例を示す機能ブロック図である。
【図４】本実施形態の第２実施形態のＰＬＬ周波数シン
セサイザを示す機能ブロック図である。
【図５】第２実施形態のローパスフィルタ（ＬＰＦ）回
路の具体例を示す回路図である。
【図６】本実施形態の第３実施形態のＰＬＬ周波数シン
セサイザを示す機能ブロック図である。
【図７】第３実施形態のローパスフィルタ（ＬＰＦ）回
路の具体例を示す回路図である。
【図８】本実施形態の第４実施形態のＰＬＬ周波数シン
セサイザを示す機能ブロック図である。
【図９】第４実施形態のチャージポンプ回路の具体例を
示す回路図である。
【図１０】ローパスフィルタ（ＬＰＦ）回路の具体例を
示す回路図である。
【図１１】従来技術のＰＬＬ周波数シンセサイザを示す
機能ブロック図である。
【図１２】従来技術のＰＬＬ周波数シンセサイザの動作
波形を示す波形図である。
【図１３】チャージポンプ回路の入出力特性を示す特性
図である。
【符号の説明】
１、１Ａ、２、３、４ＰＬＬ周波数シンセサイザ １０ スイッチ回路 １１ トランスミッションゲート １２ ループフィルタ回路 １３ ローパスフィルタ回路 ２０、２１、２２、３０、３１、５１、５２ローパスフ
ィルタ（ＬＰＦ）回路 ４０、４１、４２，４３、４４，４５チャージポンプ回
路 １０７ 制御回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J106 CC01 CC24 CC38 CC52 DD08 DD32 EE01 GG07 GG15 HH10 JJ04 JJ08 KK03 KK26

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 制御電圧信号に応じた出力周波数信号を
    出力する電圧制御発振器と、該出力周波数信号と基準周
    波数信号との位相を比較して位相比較信号を出力する位
    相比較器と、該位相比較信号に応じて前記制御電圧信号
    を変化させるチャージポンプ回路とを備えてフィードバ
    ックループを構成するＰＬＬ周波数シンセサイザにおい
    て、 前記フィードバックループの特性は、前記位相比較器に
    おける位相比較周期で周期的に変化することを特徴とす
    るＰＬＬ周波数シンセサイザ。
  2. 【請求項２】 前記フィードバックループの動作を、前
    記位相比較器における位相比較周期で周期的に停止する
    ことを特徴とする請求項１に記載のＰＬＬ周波数シンセ
    サイザ。
  3. 【請求項３】 前記フィードバックループは、 前記フィードバックループ内にループ開閉用スイッチ回
    路を備えることを特徴とする請求項２に記載のＰＬＬ周
    波数シンセサイザ。
  4. 【請求項４】 前記チャージポンプ回路から前記電圧制
    御発振器への経路には、 前記フィードバックループの特性を決定する第１フィル
    タ回路と第２フィルタ回路とを備え、 前記ループ開閉用スイッチ回路は、 前記第１フィルタ回路と前記第２フィルタ回路との間に
    備えられることを特徴とする請求項３に記載のＰＬＬ周
    波数シンセサイザ。
  5. 【請求項５】 前記チャージポンプ回路は、 前記チャージポンプ回路からの出力信号の出力経路に経
    路開閉用スイッチ回路を備えることを特徴とする請求項
    ２に記載のＰＬＬ周波数シンセサイザ。
  6. 【請求項６】 前記チャージポンプ回路から前記電圧制
    御発振器への経路には、 前記フィードバックループの特性を決定する少なくとも
    １つのフィルタ回路を備え、前記フィルタ回路のフィル
    タ特性を、前記位相比較器における位相比較周期で周期
    的に変化させることを特徴とする請求項１に記載のＰＬ
    Ｌ周波数シンセサイザ。
  7. 【請求項７】 前記フィルタ回路は、 フィルタ特性の異なる少なくとも２つのバイパス経路を
    備えるバイパス経路群と、 前記バイパス経路群から所定バイパス経路を選択する切
    替スイッチ回路とを備えることを特徴とする請求項６に
    記載のＰＬＬ周波数シンセサイザ。
  8. 【請求項８】 前記フィルタ回路は、 フィルタ特性を可変とする可変フィルタ構成素子を備え
    ることを特徴とする請求項６に記載のＰＬＬ周波数シン
    セサイザ。
  9. 【請求項９】 前記チャージポンプ回路は、 前記チャージポンプ回路からの出力信号の供給能力を切
    り替える出力能力切替回路を備えることを特徴とする請
    求項１に記載のＰＬＬ周波数シンセサイザ。
  10. 【請求項１０】 前記特性変化あるいは前記動作停止が
    行なわれる期間は、前記位相比較器において比較される
    前記基準周波数信号の出力期間を包含する所定期間であ
    ることを特徴とする請求項１乃至９の少なくとも何れか
    １項に記載のＰＬＬ周波数シンセサイザ。
JP2001076131A 2001-03-16 2001-03-16 Ｐｌｌ周波数シンセサイザ Expired - Fee Related JP4138264B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001076131A JP4138264B2 (ja) 2001-03-16 2001-03-16 Ｐｌｌ周波数シンセサイザ
US10/026,548 US7184732B2 (en) 2001-03-16 2001-12-27 PLL frequency synthesizer
DE60225498T DE60225498T2 (de) 2001-03-16 2002-01-03 PLL-Frequenzsynthesizer
EP02250022A EP1241791B1 (en) 2001-03-16 2002-01-03 PLL frequency synthesizer
KR1020020003300A KR100748193B1 (ko) 2001-03-16 2002-01-21 Ｐｌｌ 주파수 신시사이저

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001076131A JP4138264B2 (ja) 2001-03-16 2001-03-16 Ｐｌｌ周波数シンセサイザ

Publications (2)

Publication Number Publication Date
JP2002280898A true JP2002280898A (ja) 2002-09-27
JP4138264B2 JP4138264B2 (ja) 2008-08-27

Family

ID=18933114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001076131A Expired - Fee Related JP4138264B2 (ja) 2001-03-16 2001-03-16 Ｐｌｌ周波数シンセサイザ

Country Status (5)

Country Link
US (1) US7184732B2 (ja)
EP (1) EP1241791B1 (ja)
JP (1) JP4138264B2 (ja)
KR (1) KR100748193B1 (ja)
DE (1) DE60225498T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013031012A (ja) * 2011-07-28 2013-02-07 Toshiba Corp Ｐｌｌ
US8513990B2 (en) 2009-05-19 2013-08-20 Thine Electronics, Inc. PLL frequency synthesizer

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6868261B2 (en) * 2001-09-05 2005-03-15 Broadcom Corporation Transmitter method, apparatus, and frequency plan for minimizing spurious energy
FI113817B (fi) * 2002-05-27 2004-06-15 Nokia Corp Parannettu piirijärjestely vaihelukoksi, vaihelukon toteuttava integroitupiiri, vaihelukkoa hyödyntävä menetelmä ja solukkoverkon päätelaite
US7095992B2 (en) * 2003-12-19 2006-08-22 Broadcom Corporation Phase locked loop calibration
US7015735B2 (en) * 2003-12-19 2006-03-21 Renesas Technology Corp. Semiconductor integrated circuit having built-in PLL circuit
FR2864732B1 (fr) * 2003-12-24 2006-08-11 Eads Telecom Boucle a asservissement de phase
JP4317877B2 (ja) * 2004-12-13 2009-08-19 パナソニック株式会社 フィルタの特性調整装置、及びその特性調整方法
JP2006303598A (ja) * 2005-04-15 2006-11-02 Denso Corp シリアル通信用同期信号発生装置
DE102005056033A1 (de) * 2005-11-24 2007-06-06 Atmel Germany Gmbh Phasenregelkreis
US7464346B2 (en) * 2006-06-20 2008-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for designing phase-lock loop circuits
US8243869B2 (en) * 2006-11-28 2012-08-14 Broadlight Ltd. Burst mode clock and data recovery circuit and method
JP2011130604A (ja) 2009-12-18 2011-06-30 Sanyo Electric Co Ltd 充電回路、増幅回路
CN110311674B (zh) * 2019-06-28 2023-07-14 西安紫光国芯半导体有限公司 用于抑制锁相环输出时钟杂散的控制方法及电路
CN110635803B (zh) * 2019-10-07 2024-06-14 珠海一微半导体股份有限公司 一种基于电平宽度提取的锁相加速电路及锁相环系统
CN112653459A (zh) * 2020-12-28 2021-04-13 成都美数科技有限公司 一种可实时校准的射频信号源

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812783A (en) * 1986-08-26 1989-03-14 Matsushita Electric Industrial Co., Ltd. Phase locked loop circuit with quickly recoverable stability
WO1993005578A1 (en) * 1991-08-30 1993-03-18 Fujitsu Limited Frequency synthesizer
JPH05183432A (ja) 1992-01-07 1993-07-23 Fujitsu Ltd クロック再生回路
JP2875472B2 (ja) * 1994-01-19 1999-03-31 日本無線株式会社 Ｐｌｌシンセサイザ及びその制御方法
US5473640A (en) * 1994-01-21 1995-12-05 At&T Corp. Phase-lock loop initialized by a calibrated oscillator-control value
US5794130A (en) * 1994-04-26 1998-08-11 Funai Electric Engineering Company Limited Wireless communication system having improved PLL circuits
JP2845185B2 (ja) * 1995-11-29 1999-01-13 日本電気株式会社 Ｐｌｌ回路
JP3679503B2 (ja) * 1996-06-11 2005-08-03 松下電器産業株式会社 周波数シンセサイザ
JP2924803B2 (ja) 1996-07-29 1999-07-26 日本電気株式会社 Ｐｌｌ周波数シンセサイザ回路
US5847614A (en) * 1996-11-15 1998-12-08 Analog Devices, Inc. Low power charge pump
US5909149A (en) * 1997-08-29 1999-06-01 Lucent Technologies, Inc. Multiband phase locked loop using a switched voltage controlled oscillator
JPH11163722A (ja) * 1997-09-29 1999-06-18 Sanyo Electric Co Ltd Ｐｌｌ周波数シンセサイザ
WO1999030420A1 (en) * 1997-12-05 1999-06-17 Koninklijke Philips Electronics N.V. A communication system, a communication device and a frequency synthesizer
US6125158A (en) * 1997-12-23 2000-09-26 Nortel Networks Corporation Phase locked loop and multi-stage phase comparator
US6226509B1 (en) * 1998-09-15 2001-05-01 Nortel Networks Limited Image reject mixer, circuit, and method for image rejection
US6308049B1 (en) * 1998-12-21 2001-10-23 Texas Instruments Incorporated Fractional-spurs suppression scheme in frequency tracking multi-band fractional-N phase lock loop
EP1047196B1 (en) 1999-04-21 2005-07-20 STMicroelectronics S.r.l. Method and circuit for minimizing glitches in phase locked loops
JP4357674B2 (ja) * 1999-11-24 2009-11-04 日本テキサス・インスツルメンツ株式会社 周波数シンセサイザ
JP3818624B2 (ja) * 2000-02-23 2006-09-06 株式会社ルネサステクノロジ 無線通信システム
US6396217B1 (en) * 2000-12-22 2002-05-28 Visteon Global Technologies, Inc. Brightness offset error reduction system and method for a display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513990B2 (en) 2009-05-19 2013-08-20 Thine Electronics, Inc. PLL frequency synthesizer
JP2013031012A (ja) * 2011-07-28 2013-02-07 Toshiba Corp Ｐｌｌ

Also Published As

Publication number Publication date
US7184732B2 (en) 2007-02-27
EP1241791A3 (en) 2004-09-29
US20020132598A1 (en) 2002-09-19
KR100748193B1 (ko) 2007-08-10
EP1241791A2 (en) 2002-09-18
DE60225498T2 (de) 2009-03-05
DE60225498D1 (de) 2008-04-24
EP1241791B1 (en) 2008-03-12
KR20020073381A (ko) 2002-09-26
JP4138264B2 (ja) 2008-08-27

Similar Documents

Publication Publication Date Title
JP4158465B2 (ja) クロック再生装置、および、クロック再生装置を用いた電子機器
JP4138264B2 (ja) Ｐｌｌ周波数シンセサイザ
KR940001724B1 (ko) 위상동기회로
EP1037366B1 (en) Charge pump circuit having switching circuits for reducing leakage currents
US7095289B2 (en) Yank detection circuit for self-biased phase locked loops
US6664829B1 (en) Charge pump using dynamic charge balance compensation circuit and method of operation
CN104821819B (zh) 具有从故障保持电路到重新获得锁相的柔性过渡的装置和方法
KR19990077940A (ko) 위상검출기
US6066988A (en) Phase locked loop circuit with high stability having a reset signal generating circuit
JPH07202690A (ja) クロック信号発生回路
JP2914310B2 (ja) チャージポンプ回路及びそれを用いたｐｌｌ回路
US7459964B2 (en) Switched capacitor filter and feedback system
KR20010111039A (ko) 클록 신호 재생 장치
TW200908562A (en) Frequency synthesizer
KR100711103B1 (ko) 적응형 3상태 위상 주파수 검출기 및 검출방법과 이를이용한 위상동기루프
JPH06188728A (ja) チャージポンプおよびその作動方法
US6894569B2 (en) High-performance charge pump for self-biased phase-locked loop
JP4343246B2 (ja) 周波数シンセサイザおよびこれに用いるチャージポンプ回路
JP3196409B2 (ja) Ｐｌｌ回路
JP2001094541A (ja) クロックリカバリ回路
JP2809144B2 (ja) フェーズロックループ回路
JPH09252250A (ja) 位相同期回路
JPH10270999A (ja) 半導体装置
JP2806661B2 (ja) 二重ループ形ｐｌｌ回路
JPH11330921A (ja) 電圧制御発振器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees