JP2005142912A

JP2005142912A - クロック信号供給装置および電子機器

Info

Publication number: JP2005142912A
Application number: JP2003378366A
Authority: JP
Inventors: Takashi Endo; 高志遠藤; Yoshiyuki Yamaguchi; 嘉之山口
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-11-07
Filing date: 2003-11-07
Publication date: 2005-06-02

Abstract

【課題】一つの信号源から複数周波数のクロック信号を出力するクロック信号供給装置およびそれを利用した電子機器を提供する。
【解決手段】クロック信号供給装置１０は、発振回路１４と、前記発振回路１４の出力側に設けた第１分周器１６と、前記第１分周器１６の出力側に設けた位相同期回路１８と、前記第１分周器１６の出力側に前記位相同期回路１８と並列に設けた第２分周器３４と、を備えたクロック信号供給装置１０において、前記第２分周器３４に分周数を任意に設定する手段を備えた構成とした。また前記第１分周器１６に分周数を任意に設定する手段を備えた構成にすることもできる。
【選択図】図１

Description

本発明はクロック信号供給装置に係り、特に一つの信号源から複数周波数のクロック信号を出力するのに適したクロック信号供給装置および電子機器に関する。

図３に一つの信号から複数周波数のクロック信号を出力する、従来技術に係るクロック信号供給装置の説明図を示す。クロック信号供給装置１０１には、圧電振動子１０２に発振回路１０３を接続して一定の周波数ｆ_OSCを出力する信号源が設けられた構成である。この発振回路１０３の出力側に、分周数Ｑが固定された第１分周器１０４が設けられ、周波数ｆ_OSCを１／Ｑ倍に分周する。この第１分周器１０４の出力側に位相比較器１０５、低域通過フィルタ１０６および電圧制御発振器１０７（ＶＣＯ１０７）が直列に設けられている。このＶＣＯ１０７の出力側に分周数Ｘの出力分周器１０８が設けられている。この出力分周器１０８の出力側に第１出力端子１０９が設けられている。またＶＣＯ１０７から出力分周器１０８へ出力する信号を位相比較器１０５に帰還するフィードバックループ１１０が設けられ、このフィードバックループ１１０には分周数Ｐの帰還分周器１１１が設けられている。そして位相比較器１０５、低域通過フィルタ１０６、ＶＣＯ１０７および帰還分周器１１１によって位相同期回路１１２（ＰＬＬ回路１１２）が構成されている。さらに第１分周器１０４の出力側に、分周数Ｔを固定した第２分周器１１３がＰＬＬ回路１１２と並列に設けられている。すなわち第１分周器１０４から位相比較器１０５へ出力する信号が第２分周器１１３に供給される構成である。この第２分周器１１３の出力側に第２出力端子１１４が設けられている。

そして発振回路１０３から出力された信号は、分周数の固定された第１分周器１０４および第２分周器１１３を介して第２出力端子１１４に供給されるので、この第２出力端子１１４には常に一定周波数のクロック信号が供給される。このため第２出力端子１１４には常に一定周波数を必要とする機能、例えば時計機能が接続される。また第１出力端子１０９に供給される信号は時間間隔の計測や同期化のために使用される周期信号、すなわちクロック信号なので様々な用途に使用される。このとき出力分周器１０８の分周数Ｘや帰還分周器１１１の分周数Ｐを変えることにより、クロック信号の周波数を変えることができる。
このようなクロック信号供給装置について開示された文献として、特許文献１ないし３が挙げられる。
特開昭５３−５９号公報特開昭５２−２２４１６号公報特開昭５５−１５４８３４号公報

しかしながら、第１出力端子に供給されるクロック信号の周波数は、出力分周器の分周数および／または帰還分周器の分周数で変えることしかできないので、出力される周波数に制約がある。第１分周器の分周数を変えると、第１出力端子に供給されるクロック信号の周波数の範囲を広げることができるが、第２出力端子に供給されるクロック信号の周波数が変化してしまう。このとき第２出力端子に時計機能が接続されていると、第１分周器の分周数Ｑと、第２分周器の分周数Ｔによって得られていた時計機能に必要な周波数（１Ｈｚ）のクロック信号が供給されなくなるので、時計機能が機能しなくなる問題点がある。

また圧電振動子の発振周波数を変えると、第１出力端子に供給されるクロック信号の周波数の範囲を広げることができる。しかし発振回路に設けられた圧電振動子の発振周波数は、第２出力端子で必要な周波数、すなわち時計機能に必要な周波数を得るために特定されているので、圧電振動子の発振周波数を変えると時計機能が機能しなくなる問題点がある。このため圧電振動子の発振周波数を変えることができない。さらに特定周波数の圧電振動子以外は使用することができないので、安価な圧電振動子がある場合であっても使用することができず、コストが高くなる問題点があった。

本発明は、上記問題点を解決するためになされたもので、第１出力端子に供給されるクロック信号の周波数の範囲を広げるとともに、第２出力端子に供給されるクロック信号の周波数を一定に保つクロック信号供給装置を提供することを目的とする。また前記クロック信号供給装置を備えた電子機器を提供することを目的とする。

上記目的を達成するために、本発明に係るクロック信号供給装置は、発振回路と、前記発振回路の出力側に設けた第１分周器と、前記第１分周器の出力側に設けた位相同期回路と、前記第１分周器の出力側に前記位相同期回路と並列に設けた第２分周器と、を備えたクロック信号供給装置において、前記第２分周器に分周数を任意に設定する手段を備えたことを特徴としている。また前記分周数を任意に設定する手段はプログラマブル装置であることを特徴としている。第２分周器は、分周数を任意に設定可能なプログラマブル分周器としたので、第１分周器の出力信号を時計機能等に使用する場合に、第２分周器で所望の周波数に設定することができる。そして第２分周器から出力されるクロック信号の周波数の範囲を広げることができる。また発振周波数の異なる圧電振動子を発振回路に接続した場合であっても、第２分周器の分周数を変更することにより、所望の周波数を得ることができる。

また上述したクロック信号供給装置において、前記第１分周器に分周数を任意に設定する手段を備えたことを特徴としている。また前記位相同期回路を構成するフィードバックループに、分周数を任意に設定する手段を備えた帰還分周器を設けたことを特徴としている。また前記位相同期回路の出力側に、分周数を任意に設定する手段を備えた出力分周器を設けたことを特徴としている。第１分周器、帰還分周器および出力分周器は、分周数を任意に設定可能なプログラマブル分周器としたので、出力分周器から出力されるクロック信号の周波数の範囲を広げることができる。

また上述したクロック信号供給装置において、前記第１分周器の分周数をＱ、前記第２分周器の分周数をＴとし、前記発振回路に接続された圧電振動子の発振周波数をｆ_OSC、前記第２分周器の出力周波数をｆ_req、とすると、前記第１分周器と前記第２分周器との分周数は、

（ただし、ＱおよびＴは１以上の整数）
の関係を満たすことを特徴としている。出力分周器から出力される周波数を所望の周波数（ｆ_OUT1）とするために、第１分周器の分周数Ｑを変更した場合であっても、数式２の関係を満たすよう第２分周器の分周数Ｔを変更することにより、所望の第２分周器の出力周波数ｆ_reqを得ることができる。このため第２分周器の出力側に接続される電子回路に設計変更等の影響を与えることがない。また電子回路の要求周波数の変化に柔軟に対応できる。

一方、発振回路に接続される圧電振動子を変更すると、圧電振動子の発振周波数ｆ_OSCが変化する。このとき出力分周器から出力される周波数を所望の周波数（ｆ_OUT1）とするために、帰還分周器の分周数（Ｐ）や出力分周器の分周比（Ｘ）を変更するが、それのみでは対応に限界があり第１分周器の分周数Ｑを変更する必要も生じる。このとき数式２の関係を満たすように第２分周器の分周数Ｔを変更することにより、所望の第２分周器の出力周波数ｆ_reqを得ることができ、第２分周器の出力側に接続される電子回路に設計変更等の影響を与えることがない。

また上述したクロック信号供給装置において、前記第２分周器の出力側にカウンタを設けたことを特徴としている。第２分周器の出力信号をカウントするカウンタを設けたので、このカウンタにより秒、分、時の用途に応じた時計を行う機能等を実現することができる。すなわち出力分周器から出力されるクロック信号の周波数（ｆ_OUT1）を変えるために、圧電振動子の発振周波数ｆ_OSCや第１分周器の分周数Ｑを変更した場合であっても、数式２をみたすように第２分周器の分周数Ｔを設定することにより、カウンタに供給されるクロック信号の周波数ｆ_reqを一定に保つことができ、時計機能等を実現できる。

また上述したクロック信号供給装置を１チップで形成したことを特徴としている。さらに前記発振回路に接続される圧電振動子とを１のパッケージ内に実装したことを特徴としている。発振回路に接続される圧電振動子を除いたクロック信号供給装置を集積して１チップ化すると、装置を小型化することができ、製造コストも低くすることができる。また１チップに集積したクロック信号供給装置とこの装置の発振回路に接続される圧電振動子をワンパッケージ化すると、クロック信号供給装置全体を小型化することができる。

また本発明に係る電子機器は、上述したクロック信号供給装置を備えたことを特徴としている。上述したクロック信号供給装置は広い周波数域にわたってクロック信号を供給できる。このためクロック信号供給装置は様々な電子機器に対して利用可能となる。

以下に、本発明に係るクロック信号供給装置および電子機器の好ましい実施の形態を説明する。図１に本実施の形態に係るクロック信号供給装置の説明図を示す。クロック信号供給装置１０に、信号源として圧電振動子１２を接続した発振回路１４が設けられている。この発振回路１４の出力側に、分周数Ｑを任意に設定できるプログラマブル機能を有する第１分周器１６が設けられている。この第１分周器１６の出力側に位相同期回路１８（ＰＬＬ回路１８）が設けられている。

ＰＬＬ回路１８は、第１分周器１６から出力された信号を入力する位相比較器２０、高周波域の信号を濾波する低域通過フィルタ２２、および入力された信号に対応した周波数を発振する電圧制御発振器２４（ＶＣＯ２４）が直列に設けられている。またＶＣＯ２４から出力される信号を位相比較器２０に帰還するフィードバックループ２６が設けられている。このフィードバックループ２６に、分周数Ｐを任意に設定できるプログラマブル機能を有する帰還分周器２８が設けられている。またＰＬＬ回路１８の出力側、すなわちＶＣＯ２４の出力側に、分周数Ｘを任意に設定できるプログラマブル機能を有する出力分周器３０が設けられている。この出力分周器３０の出力側に第１出力端子３２が設けられている。

また第１分周器１６の出力側に、ＰＬＬ回路１８と並列に第２分周器３４が設けられている。この第２分周器３４は分周数Ｔを任意に設定できるプログラマブル機能を有している。そして第２分周器３４の出力側に第２出力端子３６が設けられている。

さらに第１分周器１６、第２分周器３４、帰還分周器２８および出力分周器３０は設定情報記憶部３８に接続されている。設定情報記憶部３８は、各分周器の分周数の設定値をクロック信号供給装置１０の外部から書き込むことが可能であり、１回のみの書き込み可能な形式、または複数回の書き込みや消去が可能な形式である。そして書き込まれた設定値は設定情報記憶部３８に記憶され、前記設定値を各分周器に出力する構成である。

このようなクロック信号供給装置１０は、発振回路１４、第１分周器１６、ＰＬＬ回路１８、出力分周器３０、第２分周器３４および設定情報記憶部３８を集積して１チップ化することもできる。この１チップ化した回路と、発振回路１４に接続される圧電振動子１２をパッケージに実装すると、クロック信号供給装置１０全体をワンパッケージ化することができる。

次に、クロック信号供給装置１０の作用を説明する。発振回路１４が圧電振動子１２を発振させると、圧電振動子１２は一定周波数ｆ_OSCで発振する。そして周波数信号として発振回路１４から第１分周器１６に出力される。第１分周器１６では前記周波数信号を分周数Ｑで分周し、位相比較を行うための基準周波数ｆ_refを発生して位相比較器２０および第２分周器３４に出力する。

またＶＣＯ２４から出力された周波数ｆ_VCOの周波数信号はフィードバックループ２６に設けられた帰還分周器２８に入力され、分周数Ｐで分周される。そして分周された周波数ｆ_fbの周波数信号は位相比較器２０に入力される。位相比較器２０は周波数ｆ_refとｆ_fbの位相を比較し、それらの差異に相当する制御電圧信号を発生して低域通過フィルタ２２に出力する。低域通過フィルタ２２では前記制御電圧信号の高周波成分を除去してＶＣＯ２４の制御電圧とする。ＶＣＯ２４は前記制御電圧に基づいて周波数ｆ_VCOの周波数信号を発生する。この周波数信号は出力分周器３０に出力される。出力分周器３０は周波数ｆ_VCOを分周数Ｘで分周して、周波数ｆ_OUT1のクロック信号を第１出力端子３２へ出力する。なお位相比較器２０によって周波数ｆ_refとｆ_fbが一致するように帰還制御することにより、ＰＬＬ回路１８は所望の一定周波数にロックされる。

ここで周波数ｆ_OSCとｆ_OUT1は数式３の関係にある。

このため第１出力端子３２で所望の周波数ｆ_OUT1が得られるように、分周数Ｑ、ＰおよびＸは設定されている。

また第２分周器３４は周波数ｆ_refを分周数Ｔで分周して、周波数ｆ_reqのクロック信号を第２出力端子３６へ出力する。この周波数ｆ_reqは周波数ｆ_OSCと数式４の関係がある。

このため第２出力端子３６で所望の周波数ｆ_reqが得られるように、分周数Ｔは設定されている。

さらにクロック信号供給装置１０の外部から第１分周器１６の分周数Ｑ、第２分周器３４の分周数Ｔ、帰還分周器２８の分周数Ｐおよび出力分周器３０の分周数Ｘが設定情報記憶部３８に入力される。入力された各分周器の分周数は設定情報記憶部３８に記憶される。このとき各分周数は、第１出力端子３２で所望の周波数が得られるように、数式３および数式４を満たす値が設定される。そして入力された分周数は、例えばクロック信号供給装置１０の電源が投入されるたびに各分周器に出力され、各分周器の分周数は設定情報記憶部３８に記憶された値に設定される。またクロック信号供給装置１０の電源が投入された後に設定情報記憶部３８に入力された分周数の設定値は、設定情報記憶部３８に記憶されるとともに、各分周器に出力される。

このようなクロック信号供給装置１０の第２出力端子３６に、時計機能を接続することもできる。図２に時計機能を接続したクロック信号供給装置の説明図を示す。時計機能は計時部４０と表示部４２からなり、計時部４０と表示部４２が直列に第２出力端子３６に接続されている。そして第２出力端子３６には時計機能に必要な周波数が供給されるとともに、第１出力端子３２に所望の周波数ｆ_OUT1が供給されるよう、各分周器において数式３および４を満たす分周数が設定されている。

このように、クロック信号供給装置１０は、第１分周器１６の分周数Ｑ、第２分周器３４の分周数Ｔ、帰還分周器２８の分周数Ｐおよび出力分周器３０の分周数Ｘを、それぞれ任意に設定可能なプログラマブル分周器としたので、第１分周器１６、帰還分周器２８および出力分周器３０の各分周数を変えると第１出力端子３２に供給されるクロック信号の周波数の範囲を広げることができる。このとき第１分周器１６の分周数Ｑを変えると、帰還分周器２８の分周数Ｐおよび／または出力分周器３０の分周数Ｘを変える場合に比べて、第１出力端子３２に供給されるクロック信号の周波数の範囲を広げることができる。ところで第１分周器１６の分周数Ｑを変えると、数式３および４より第２出力端子３６に供給されるクロック信号の周波数ｆ_reqが変化してしまう。しかし第２分周器３４もプログラマブル分周器なので、分周数Ｔを変えることにより所望の周波数ｆ_reqを得ることができる。このため第２出力端子３６に時計機能を接続しても、第１出力端子３２に供給クロック信号の周波数ｆ_OUT1の変化にかかわらず、時計機能を実現できる。よって第２出力端子３６に供給されるクロック信号の周波数ｆ_reqは、第１出力端子３２に供給されるクロック信号の周波数ｆ_OUT1の影響を受けることがない。

またクロック信号供給装置１０の外部から各分周器の分周数を入力できる構成なので、顧客の要求にしたがって分周数を設定することができる。すなわち顧客の要求に柔軟に対応できる。このため構成が１種類のクロック信号供給装置１０であっても、分周数を変えることで様々な電子機器に対応できるので、製造コストを削減できる。さらに特定仕様の製品在庫の在庫コストを削減できる。

また第２出力端子３６から出力されるクロック信号は、発振回路１４から出力された信号が第１分周器１６および第２分周器３４を介して出力されるのでジッタ特性がよい。このため高周波域のクロック信号が必要な信号処理回路が第２出力端子３６に接続された場合であっても、クロック信号に雑音が乗ることがないので信号処理を行うことができる。

また従来技術に係るクロック信号供給装置では、第２出力端子のクロック信号の周波数ｆ_reqが、第１出力端子に出力されるクロック信号の周波数ｆ_OUT1の設定により変化するので、第２出力端子に接続される電子回路、例えば時計機能を有する電子回路の設計を変更して対処する必要があった。しかし本実施の形態に係るクロック信号供給装置１０では、第２出力端子３６に接続される電子回路の設計を変更する必要がなく、分周器の分周数を変えることで対処できる。このため電子回路の設計変更に必要なコストを削減することができる。

また発振回路１４に接続される圧電振動子１２を変えても、各分周器の分周数を変えることで第１出力端子３２および第２出力端子３６において所望の周波数のクロック信号を得ることができる。すなわち圧電振動子１２の発振周波数ｆ_OSCの変更にかかわらず、特定のアプリケーションに使用される標準的な周波数を出力することができる。これにより、特定周波数の圧電振動子１２に限定されることなく第１出力端子３２および第２出力端子３６において所望の周波数を得ることができる。さらに安価な圧電振動子１２を用いた場合は、クロック信号供給装置１０を安価に提供することができる。

本実施形態に係るクロック信号供給装置の説明図である。時計機能を接続したクロック信号供給装置の説明図である。従来技術に係るクロック信号供給装置の説明図である。

符号の説明

１０………クロック信号供給装置、１２………圧電振動子、１４………発振回路、１６………第１分周器、２０………位相比較器、２２………低域通過フィルタ、２４………電圧制御発振器（ＶＣＯ）、２６………フィードバックループ、２８………帰還分周器、３０………出力分周器、３４………第２分周器、３８………設定情報記憶部。

Claims

発振回路と、前記発振回路の出力側に設けた第１分周器と、前記第１分周器の出力側に設けた位相同期回路と、前記第１分周器の出力側に前記位相同期回路と並列に設けた第２分周器と、を備えたクロック信号供給装置において、前記第２分周器に分周数を任意に設定する手段を備えたことを特徴とするクロック信号供給装置。
請求項１に記載のクロック信号供給装置において、前記第１分周器に分周数を任意に設定する手段を備えたことを特徴とするクロック信号供給装置。
請求項１または２に記載のクロック信号供給装置において、前記位相同期回路を構成するフィードバックループに、分周数を任意に設定する手段を備えた帰還分周器を設けたことを特徴とするクロック信号供給装置。
請求項１ないし３のいずれかに記載のクロック信号供給装置において、前記位相同期回路の出力側に、分周数を任意に設定する手段を備えた出力分周器を設けたことを特徴とするクロック信号供給装置。
請求項１ないし４のいずれかに記載のクロック信号供給装置において、前記第１分周器の分周数をＱ、前記第２分周器の分周数をＴとし、前記発振回路に接続された圧電振動子の発振周波数をｆ_OSC、前記第２分周器の出力周波数をｆ_req、とすると、前記第１分周器と前記第２分周器との分周数は、

（ただし、ＱおよびＴは１以上の整数）
の関係を満たすことを特徴とするクロック信号供給装置。
請求項１ないし５のいずれかに記載のクロック信号供給装置において、前記第２分周器の出力側にカウンタを設けたことを特徴とするクロック信号供給装置。
請求項１ないし６のいずれかに記載のクロック信号供給装置を１チップで形成したことを特徴とするクロック信号供給装置。
請求項７に記載のクロック信号供給装置と、前記発振回路に接続される圧電振動子とを１のパッケージ内に実装したことを特徴とするクロック信号供給装置。
請求項１ないし８のいずれかに記載のクロック信号供給装置を備えたことを特徴とする電子機器。