JPH0798615A - クロックの切換装置 - Google Patents

Abstract

(57)【要約】 【目的】 周波数をなめらかに変化させるようにすると
ともに、回路構成を単純化する。 【構成】 スリーステートバッファ１１〜１３のいずれ
か１つをアクティブにして、３つのクロック信号Ｆ１〜
Ｆ３のうちのいずれか１つを選択する。選択された信号
Ｓ１と信号Ｓ４との位相差が、排他的論理和回路２１で
検出され、平滑回路２２で平滑化される。平滑された信
号Ｓ２はローパスフィルタ３０によって高周波成分がカ
ットされ、信号Ｓ３としてＶＣＯ４１に与えられる。Ｖ
ＣＯ４１は、信号Ｓ３の電圧に応じた周波数の信号Ｓ４
を出力する。信号Ｓ４は、排他的論理和回路２１の一方
の入力端子に与えられるとともに、供給すべきクロック
信号として端子Ｔ７から外部へ出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はクロックの切換装置、特
に、ＩＣカードに供給するためのクロックを切り換える
装置に関する。

【０００２】

【従来の技術】一般に、デジタル機器はクロックの供給
を受けて動作する。このクロックの周波数は、通常、各
デジタル機器によってそれぞれ固定の値が定められてい
るが、異なる周波数をもった何種類かのクロックを使い
わける機器も存在する。たとえば、パーソナルコンピュ
ータなどでは、スイッチの切り換えにより、周波数の異
なるクロックを用いて複数のモードで動作するものが知
られている。このような機器では、周波数の異なる複数
のクロックを供給する回路が内蔵されており、スイッチ
を切り換えることにより、所望のクロックが選択できる
ような構成となっている。

【０００３】このような機器におけるクロックの切り換
えは、機器を起動させる前に所望のクロックを選択して
おくか、あるいは、クロック切り換え時に機器をリセッ
トすることによって行われる。別言すれば、クロックの
切り換え時には、必ずＣＰＵをリセットすることにな
る。これは、ＣＰＵを通常動作させたままの状態で、ク
ロックの周波数だけを機械的に切り換えると、切り換え
時点において、ＣＰＵが暴走するおそれがあるためであ
る。

【０００４】

【発明が解決しようとする課題】近年、新しい情報記憶
媒体として注目を集めているＩＣカードでは、ＣＰＵを
通常動作させたままの状態でクロックの周波数を切り換
えることができると便利である。ＩＣカードについて
は、我が国における標準クロック周波数は、４．９ＭＨ
ｚが主流であるのに対し、ＩＳＯ規格における標準クロ
ック周波数は、３．５ＭＨｚと規定されている。したが
って、ＩＳＯ規格に合わせたＩＣカードを実現するため
には、リーダ／ライタ装置でＩＣカードをアクセスする
場合、初期段階ではＩＳＯ規格による３．５ＭＨｚのク
ロックを供給し、その後、従来の標準である４．９ＭＨ
ｚのクロックに切り換える処理を行う必要がある。しか
しながら、このようなクロック切り換えを単なるスイッ
チの切り換えによって行うと、ＣＰＵが暴走するおそれ
が生じる。

【０００５】このため、ＣＰＵを通常動作させたままの
状態でクロック周波数を切り換えても、ＣＰＵが暴走す
ることのないクロックの切換装置が提案されている。た
とえば、特開平５−２７８６６号には、各クロック信号
の立ち上がりを検知してタイミングを合わせ、クロック
の切り換えを行う装置が開示されている。しかしなが
ら、このような従来の切り換え装置では、立ち上がりな
どのタイミング制御が困難であるため、回路が複雑にな
るという問題がある。特に、複数Ｎ種類のクロック切り
換えを行う場合には、タイミング制御の回路がＮ組必要
となり、Ｎの数が増えれば増えるほど、全体の回路は複
雑なものにならざるを得ない。また、切り換え前の周波
数から切り換え後の周波数が連続的に変わるものではな
いため、両者の周波数の差が大きいと、デューティ比を
所定の範囲内に維持することができないという別な問題
も生じていた。

【０００６】そこで本発明は、デューティ比を所定範囲
に維持しながら周波数をなめらかに変化させることがで
き、しかも、回路が比較的単純になるクロックの切換装
置を提供することを目的とする。

【０００７】

【課題を解決するための手段】

(1) 本願第１の発明は、それぞれ周波数の異なる複数
のクロック信号を切り換えて外部に供給する装置におい
て、用意した複数のクロック信号のうちのいずれか１つ
を選択して出力する周波数選択器と、現時点で外部に対
して供給されているクロック信号と、周波数選択器から
出力されたクロック信号と、の位相を比較し、両者の位
相差に対応した電圧値をもった信号を出力する位相比較
器と、この位相比較器から出力される信号の高周波成分
を除去するローパスフィルタと、このローパスフィルタ
から出力される信号の電圧値に応じた周波数のクロック
信号を発生し、発生したクロック信号を外部に供給する
電圧制御発振器と、を設けたものである。

【０００８】(2) 本願第２の発明は、上述の第１の発
明に係るクロックの切換装置において、位相比較器の代
わりに周波数比較器を用い、両信号の周波数差に対応し
て電圧値が変動する信号をローパルフィルタに与えるよ
うにしたものである。

【０００９】

【作 用】本発明によるクロックの切換装置では、位相
比較器あるいは周波数比較器において、現時点で外部に
対して供給されているクロック信号と、周波数選択器か
ら出力されたクロック信号と、の位相差または周波数差
に対応した電圧値をもった信号が生成される。したがっ
て、両者間に位相差あるいは周波数差が存在すると、こ
の信号の電圧値に変動が生じることになる。電圧値の変
動成分のうち、高周波成分はローパスフィルタによって
除去され、低周波成分だけが電圧制御発振器に与えられ
る。このため、電圧制御発振器の出力信号の周波数は徐
々に変化することになり、この出力信号は位相比較器あ
るいは周波数比較器にフィードバックされる。こうし
て、デューティ比を所定範囲に維持しながら周波数をな
めらかに変化させることができる。また、切り換え対象
となるクロック数が増えても、周波数選択器の選択対象
が増えるだけであるため、回路全体が複雑化することも
ない。

【００１０】

【実施例】以下、本発明を図示する実施例に基づいて説
明する。図１は、本発明の一実施例に係るクロックの切
換装置の回路図である。この実施例によるクロックの切
換装置は、ＩＣカード用のリーダ／ライタ装置に内蔵す
るためのものであり、３つの異なる周波数のクロック信
号を切り換えて供給することができる。ここでは、周波
数の異なる３種類のクロック信号Ｆ１，Ｆ２，Ｆ３につ
いての切り換えを行う場合を例にとって説明する。

【００１１】切り換え対象となるクロック信号Ｆ１，Ｆ
２，Ｆ３は、それぞれ周波数ｆ１，ｆ２，ｆ３の信号で
あり、周波数選択器１０に与えられる。周波数選択器１
０は、この３つのクロック信号のうちのいずれか１つを
選択して出力する機能を有する。便宜上、この周波数選
択器１０によって選択されたクロック信号を信号Ｓ１と
呼ぶことにする。位相比較器２０は、この信号Ｓ１と後
述する信号Ｓ４との位相を比較し、両者の位相差に対応
した電圧値をもった信号Ｓ２を出力する。出力された信
号Ｓ２は、ローパスフィルタ３０に与えられ、ここで高
周波成分がカットされる。ローパスフィルタ３０を通っ
た信号Ｓ３は、電圧制御発振器４０に与えられる。この
電圧制御発振器４０は、信号Ｓ３の電圧値に応じた周波
数の信号Ｓ４を発生する機能を有する。発生した信号Ｓ
４は、位相比較器２０に与えられるとともに、外部に対
してクロック信号として供給される。この装置は、前述
のように、ＩＣカード用のリーダ／ライタ装置に内蔵す
るためのものであり、電圧制御発振器４０が発生した信
号Ｓ４は、ＩＣカードに供給されることになる。

【００１２】この装置の基本動作原理は次のとおりであ
る。いま、周波数選択器１０がクロック信号Ｆ１を選択
している状態において、定常状態になっているとし、電
圧制御発振器４０が出力する信号Ｓ４の周波数がクロッ
ク信号Ｆ１の周波数ｆ１に一致しているものとする。す
なわち、信号Ｓ１，Ｓ４はいずれも周波数ｆ１の信号で
あり、一定の位相差φ１をもっている。このため、位相
比較器２０は、位相差φ１に対応した電圧Ｖ１をもった
信号Ｓ２を発生する。定常状態であるから、ローパスフ
ィルタ３０は、信号Ｓ２をそのまま信号Ｓ３として出力
し、これを電圧制御発振器４０に与える。したがって、
電圧制御発振器４０は、電圧Ｖ１に対応した周波数の信
号Ｓ４を発生することになる。そこで、電圧Ｖ１に対応
する周波数がｆ１になるように、電圧制御発振器４０の
設定を行っておけば、信号Ｓ１，Ｓ４がいずれも周波数
ｆ１の信号であるような定常状態が得られる。同様に、
周波数選択器１０がクロック信号Ｆ２を選択した場合の
定常状態では、信号Ｓ１，Ｓ４がいずれも周波数ｆ２の
信号となるような定常状態（位相差φ２を維持する）が
得られ、周波数選択器１０がクロック信号Ｆ３を選択し
た場合の定常状態では、信号Ｓ１，Ｓ４がいずれも周波
数ｆ３の信号となるような定常状態（位相差φ３を維持
する）が得られるように、電圧制御発振器４０の設定を
行っておく。

【００１３】ここで、周波数選択器１０が、クロック信
号Ｆ１を選択している定常状態において、クロック信号
Ｆ２に選択を切り換えた場合の動作を考える。周波数選
択器１０の切り換えは瞬時に行われるので、信号Ｓ１は
クロック信号Ｆ１からＦ２に瞬間的に変化することにな
る。別言すれば、信号Ｓ１の周波数がｆ１からｆ２に瞬
時に切り換わることになる。このように周波数が急激に
変化するクロック信号をそのままＩＣカードに与えた場
合、ＣＰＵが暴走するおそれがある。この装置では、信
号Ｓ１の周波数が急激に変化しても、外部に供給される
クロック信号としての信号Ｓ４の周波数は緩やかに変化
するが、これは、次のような原理によるものである。信
号Ｓ１の周波数がｆ１からｆ２に瞬時に切り換わると、
位相比較器２０→ローパスフィルタ３０→電圧制御発振
器４０→位相比較器２０というフィードバックループが
形成されているため、信号Ｓ４の周波数もｆ２に切り換
わる方向に動くことになる。前述のように、信号Ｓ１，
Ｓ４がいずれも周波数ｆ２の信号となった状態では、両
信号は一定の位相差φ２をもった定常状態に安定する。
したがって、フィードバック系は、この安定した定常状
態へと向かうことになる。ただ、この安定した定常状態
へ向かう過程において、信号Ｓ１と信号Ｓ４との間の位
相差は一定ではなくなり、変動を生じることになる。し
かしながら、この変動の高周波成分はローパスフィルタ
３０を通過することによりカットされ、電圧制御発振器
４０に与えられる信号Ｓ３は緩やかに変動するものとな
る。こうして、信号Ｓ１の周波数をｆ１からｆ２に瞬時
に切り換えても、信号Ｓ４については、周波数ｆ１から
ｆ２への緩やかな切り換えが行われることになる。

【００１４】図２は、上述したクロックの切換装置のよ
り具体的な実施例の回路図である。この実施例では、周
波数選択器１０として、３組のスリーステートバッファ
１１〜１３を用いている。各バッファ１１〜１３の入力
端子Ｔ１〜Ｔ３には、それぞれクロック信号Ｆ１〜Ｆ３
が与えられる。また、各バッファ１１〜１３の制御端子
Ｔ４〜Ｔ６には、選択を行うための論理信号が与えられ
る。たとえば、制御端子Ｔ４に論理“０”の信号を、制
御端子Ｔ５，Ｔ６に論理“１”の信号を、それぞれ与え
れば、バッファ１１だけがアクティブとなり、信号Ｓ１
として、クロック信号Ｆ１が選択されることになる。ま
た、この実施例では、位相比較器２０として、排他的論
理和回路２１と平滑回路２２とを直列接続した回路が用
いられている。ローパスフィルタ３０としては、ごく一
般的なフィルタ回路が利用されており、電圧制御発振器
４０としては、ごく一般的なＶＣＯ素子４１と調整器４
２とを用いている。調整器４２は、可変抵抗素子および
可変容量素子によって構成されており、これらの抵抗値
および容量値を変えることにより、所定の電圧に対して
ＶＣＯ素子４１の発生する信号Ｓ４の周波数が所望のも
のになるように調整することができる。こうして、ＶＣ
Ｏ素子４１の発生した信号Ｓ４は、排他的論理和回路２
１の一方の入力端子に与えられるとともに、出力端子Ｔ
７を介して外部にクロック信号として供給される。この
ような回路は、一般的なＰＬＬ（Phase Locked Loop ）
回路を利用すれば、構成は非常に簡単になる。通常、Ｐ
ＬＬ回路では、１チップ内に、排他的論理和回路２１、
平滑回路２２、ＶＣＯ素子４１などが内蔵されているた
め、このチップの外部に条件に合った調整器４２などを
接続することにより、このクロックの切換装置を構成す
ることが可能になる。

【００１５】さて、この図２に示す回路において、クロ
ック信号をＦ１からＦ２に切り換える動作を、図３のタ
イミングチャートを用いて説明する。このタイミングチ
ャートにおいて、Ｓ１〜Ｓ５として示す各波形は、図２
の回路図にＳ１〜Ｓ５と示した各信号の波形である。ま
た、時間軸に関しては、時刻ｔ１において、周波数選択
器１０による選択の切り換えが行われており、信号Ｓ１
の周波数は、この時刻ｔ１を境としてｆ１からｆ２に瞬
時に切り換わる。一方、出力信号については、時刻ｔ１
に至るまでが、クロック信号Ｆ１が出力端子Ｔ７から出
力されている定常状態であり、時刻ｔ２以降が、クロッ
ク信号Ｆ２が出力されている定常状態であり、時刻ｔ１
〜ｔ２の期間が、クロック信号が切り換わる過渡状態で
ある。

【００１６】時刻ｔ１に至るまでの定常状態において
は、信号Ｓ１，Ｓ４は、いずれも周波数ｆ１の信号とな
り、両者間の位相差はφ１と一定になっている。したが
って、排他的論理和回路２１の出力信号である信号Ｓ５
は、幅φ１のパルス列となり、平滑回路２２の出力信号
である信号Ｓ２は、信号Ｓ５を平滑化した信号となる。
この平滑回路２２の通過により、デジタル信号がアナロ
グ化される。更に、ローパスフィルタ３０を通過させる
ことにより得られる信号Ｓ３では、信号Ｓ２の高周波成
分がカットされ、一定の電圧値Ｖ１をもった信号とな
る。ここで、ＶＣＯ素子４１は、電圧値Ｖ１に対して周
波数ｆ１の信号Ｓ４を発生するように調整されている。
こうして、時刻ｔ１に至るまでは定常状態が得られるこ
とになる。

【００１７】一方、時刻ｔ２以降の定常状態において
は、信号Ｓ１，Ｓ４は、いずれも周波数ｆ２の信号とな
り、両者間の位相差はφ２と一定になっている。したが
って、排他的論理和回路２１の出力信号である信号Ｓ５
は、幅φ２のパルス列となる。そして、ローパスフィル
タ３０を通過させることにより得られる信号Ｓ３は、一
定の電圧値Ｖ２をもった信号となる。ＶＣＯ素子４１
を、電圧値Ｖ２に対して周波数ｆ２の信号Ｓ４を発生す
るように調整しておけば、時刻ｔ２以降の期間は定常状
態が得られることになる。

【００１８】続いて、時刻ｔ１〜ｔ２の過渡状態を見て
みる。時刻ｔ１において、制御端子Ｔ５に論理“０”の
信号を、制御端子Ｔ４，Ｔ６に論理“１”の信号を、そ
れぞれ与えれば、バッファ１２だけがアクティブとな
り、信号Ｓ１として、クロック信号Ｆ２が選択されるこ
とになる。すなわち、信号Ｓ１の周波数は、時刻ｔ１に
おいて、ｆ１からｆ２へ瞬時に変化する。ところが、信
号Ｓ４の周波数はｆ１からｆ２に向かって緩やかに変化
することになる。これは、信号Ｓ１と信号Ｓ４との間の
位相変動は、信号Ｓ５のパルス幅の変動として現れ、こ
れが平滑化されて信号Ｓ２が得られるが、ローパスフィ
ルタ３０を通すことにより、変動の高周波成分がカット
され、信号Ｓ３は、電圧値Ｖ１からＶ２へと緩やかに変
化する信号となるためである。

【００１９】なお、図３のタイミングチャートでは、図
示の便宜上、時刻ｔ１〜ｔ２の期間を非常に短くとって
いるが、実際には、この期間内には多数の周期信号が含
まれ、周波数がなだらかに変化してゆくことになる。ま
た、このタイミングチャートでは、時刻ｔ１において、
クロック信号Ｆ１からＦ２への切り換えタイミングがう
まく同期している状態が示されているが、実際には、こ
のようにタイミングが同期することはむしろまれなケー
スであり、本発明では、どのようなタイミングで信号Ｓ
１の切り換えを行ったとしても、周波数が緩やかに変化
する信号Ｓ４が得られる。

【００２０】上述の説明では、図１に示す装置の具体的
な実施例として、図２に示す回路を示した。すなわち、
図２に示す回路における排他的論理和回路２１および平
滑回路２２によって、位相比較器２０が実現されている
ことになる。別言すれば、排他的論理和回路２１と平滑
回路２２との組み合わせ回路は、「信号Ｓ１，Ｓ４の位
相差に応じた電圧値をもった信号を出力する」という位
相比較器としての機能を果たしていることになる。とこ
ろが、この排他的論理和回路２１と平滑回路２２との組
み合わせ回路の機能は、別な形でとらえることができ
る。すなわち、「信号Ｓ１，Ｓ４の周波数が一致してい
るときには一定電圧の信号を出力し、両者の周波数に差
が生じているときにはこの差に応じて出力信号の電圧値
を上下に変動させる」という周波数比較器としての機能
を果たしていると見ることもできる。このような機能
は、図３のタイミングチャートにおける信号Ｓ３のふる
まいを見れば容易に理解できる。時刻ｔ１に至るまでの
期間における両周波数はともにｆ１と一致しているた
め、一定電圧Ｖ１が出力されており、また、時刻ｔ２以
降の期間における両周波数はともにｆ２と一致している
ため、一定電圧Ｖ２が出力されている。ところが、時刻
ｔ１〜ｔ２の期間では、両周波数に差が生じているた
め、この差に応じた電圧変動が起こっている。より具体
的には、図示した例では、信号Ｓ１の周波数が信号Ｓ４
の周波数よりも高くなっているので、信号Ｓ３の出力電
圧は高くなる方向に変わっている。逆に、信号Ｓ１の周
波数が信号Ｓ４の周波数よりも低くなった場合は、信号
Ｓ３の出力電圧は低くなる方向に変えられることにな
る。

【００２１】図４に示すブロック図は、図２に示す具体
的な回路において、排他的論理和回路２１と平滑回路２
２との組み合わせ回路を、周波数比較器５０としてとら
えた場合の構成を示している。このように、本発明は、
位相比較器を利用した技術思想としてとらえることもで
きるし、周波数比較器を利用した技術思想としてとらえ
ることもできる。なお、周波数比較器５０としては、図
２に示す排他的論理和回路２１と平滑回路２２との組み
合わせ回路に限定されるものではなく、カウンタなどを
用いても構成することが可能である。たとえば、信号Ｓ
１の周波数を計数する第１のカウンタと、信号Ｓ４の周
波数を計数する第２のカウンタと、を設け、両カウンタ
の計数値の差の変動分をデジタル信号として取り出し、
このデジタル信号をＡ／Ｄ変換器に与えて電圧を発生さ
せるような回路によっても、周波数比較器５０を構成す
ることが可能である。

【００２２】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこの実施例に限定されるものでは
なく、この他にも種々の態様で実施可能である。たとえ
ば、図２に示す実施例では、位相比較器２０として、排
他的論理和回路２１と平滑回路２２との組み合わせ回路
を用いているが、位相比較器２０はこのような構成のみ
に限られるものではなく、位相差を電圧値として出力す
る機能をもった回路であれば、どのような構成で実現し
てもかまわない。また、上述の実施例では、３種類のク
ロック信号Ｆ１〜Ｆ３についての切り換えを行う回路を
説明したが、切り換え対象となるクロック信号は、一般
に複数Ｎ個とすることができる。この場合、クロック信
号の数を増やしても、周波数選択器１０の選択対象が増
加するだけであり、位相比較器２０、ローパスフィルタ
３０、電圧制御発振器４０の構成を増やす必要はないた
め、回路構成が複雑化することはない。たとえば、図２
に示す回路において、クロック信号Ｆ４を追加する場合
であっても、新たなスリーステートバッファを１つ追加
するだけですむ。

【００２３】

【発明の効果】以上のとおり本発明によれば、入力信号
と出力信号との位相差あるいは周波数差を電圧に変換
し、その低周波成分を電圧制御発振器に与えて出力信号
を発生するようにしたため、デューティ比を所定範囲に
維持しながら周波数をなめらかに変化させることがで
き、しかも、回路は比較的単純になる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るクロックの切換装置の
回路図である。

【図２】図１に示すクロックの切換装置のより具体的な
実施例の回路図である。

【図３】図２の装置の動作を説明するタイミングチャー
トである。

【図４】本発明の別な一実施例に係るクロックの切換装
置の回路図である。

【符号の説明】

１０…周波数選択器 １１〜１３…スリーステートバッファ ２０…位相比較器 ２１…排他的論理和回路 ２２…平滑回路 ３０…ローパスフィルタ ４０…電圧制御発振器 ４１…ＶＣＯ素子 ４２…調整器 ５０…周波数比較器 Ｆ１〜Ｆ３…クロック信号 Ｓ１〜Ｓ５…信号 Ｔ１〜Ｔ７…端子

Claims (2)

【特許請求の範囲】
1. 【請求項１】 それぞれ周波数の異なる複数のクロック
   信号を切り換えて外部に供給する装置であって、 用意した複数のクロック信号のうちのいずれか１つを選
   択して出力する周波数選択器と、 現時点で外部に対して供給されているクロック信号と、
   前記周波数選択器から出力されたクロック信号と、の位
   相を比較し、両者の位相差に対応した電圧値をもった信
   号を出力する位相比較器と、 前記位相比較器から出力される信号の高周波成分を除去
   するローパスフィルタと、 前記ローパスフィルタから出力される信号の電圧値に応
   じた周波数のクロック信号を発生し、発生したクロック
   信号を外部に供給する電圧制御発振器と、 を備えることを特徴とするクロックの切換装置。
2. 【請求項２】 それぞれ周波数の異なる複数のクロック
   信号を切り換えて外部に供給する装置であって、 用意した複数のクロック信号のうちのいずれか１つを選
   択して出力する周波数選択器と、 現時点で外部に対して供給されているクロック信号と、
   前記周波数選択器から出力されたクロック信号と、の周
   波数を比較し、両者の周波数が一致しているときには一
   定電圧の信号を出力し、両者の周波数に差が生じている
   ときにはこの差に応じて出力信号の電圧を上下変動させ
   る周波数比較器と、 前記周波数比較器から出力される信号の高周波成分を除
   去するローパスフィルタと、 前記ローパスフィルタから出力される信号の電圧値に応
   じた周波数のクロック信号を発生し、発生したクロック
   信号を外部に供給する電圧制御発振器と、 を備えることを特徴とするクロックの切換装置。