JP6274638B2 - 周波数調整回路および周波数調整方法 - Google Patents
周波数調整回路および周波数調整方法 Download PDFInfo
- Publication number
- JP6274638B2 JP6274638B2 JP2013034215A JP2013034215A JP6274638B2 JP 6274638 B2 JP6274638 B2 JP 6274638B2 JP 2013034215 A JP2013034215 A JP 2013034215A JP 2013034215 A JP2013034215 A JP 2013034215A JP 6274638 B2 JP6274638 B2 JP 6274638B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- crystal oscillator
- crystal
- clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
周波数偏差を調整するための負荷容量調整部としては、複数のキャパシタC1,C2,・・・,Cnが利用されており、各キャパシタC1,C2,・・・,Cnに対応して設けられた切替スイッチSW1,SW2,・・・,SWnを操作して水晶振動子Xtalに対しての全体的な負荷容量を調整することにより、水晶振動子Xtalの周波数を調整できるようになっている。
しかし、負荷容量とするキャパシタC1,C2,・・・,Cnの選択操作によって周波数を調整する場合、数pFの負荷容量の変化で周波数偏差が目標値に対して±数ppmも変動してしまうため、目標とする周波数を的確に実現することが難しい。なお、キャパシタに代えて調整抵抗を利用するものが特許文献1に開示されているが、基本的な作用原理は前記と同様であり、やはり、周波数の調整を細かく行なうことができず、前記と同様の不都合がある。
特に、通信装置に制御クロックを提供するために周波数調整回路を利用するような場合にあっては、通信グループを形成する複数の通信装置の間で制御クロックのずれが生じて通信の同期に障害が発生し、クロック偏差の大小の個体差により、同じ通信グループの中でも通信が維持される通信装置と通信が断絶する通信装置が発生するといった問題が発生する。
しかし、特許文献2に開示される発振装置は、第一の水晶発振器と第二の水晶発振器の出力を切り替えるために位相差検出回路,ビート分周回路,位相差極性判別回路といったものを利用しているため、装置の回路構成が複雑化し、生産コストが割高となる不都合があった。
但し、特許文献3に開示されるものは単に複数の発振回路の組み合わせによって目標とする周波数のクロックを得ようとしているに過ぎず、前述の特許文献2に開示されるもののように各発振回路の動作時間を調整するとした技術思想を含むものではない。
前記第一の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合T1 と前記第二の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合T2 とを求めると共に、前記位相差カウンタのカウントアップタイミングに対応する時期を切り替えタイミングとして、前記使用すべき各時間割合が前記T1 及び前記T2 となるように、前記第一の水晶発振器からのクロック信号と前記第二の水晶発振器からのクロック信号とを制御クロックとして基準時間内で切り替え出力する制御部を備える、という構成を採っている。
前記第一,第二の水晶発振器から出力されるクロック信号の位相を位相比較器により逐次比較し、
前記位相比較器によって1周期分の位相のずれが検出される度に位相差カウンタを稼働させると共に、
前記周波数カウンタにより計測された前記第一,第二の水晶発振器の周波数の偏差で表されるビート周波数と,目標とする周波数と,前記周波数カウンタにより求められる前記第一の水晶発振器の周波数と,前記周波数カウンタにより求められる前記第二の水晶発振器の周波数とに基いて、前記第一の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合と前記第二の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合を求め、
前記位相差カウンタのカウントアップタイミングに対応する時期を切り替えタイミングとして、前記第一の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合と前記第二の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合が前記時間割合となるように、前記第一の水晶発振器から出力されるクロック信号と前記第二の水晶発振器から出力されるクロック信号を制御クロックとして基準時間内で切り替え出力する、という構成を採っている。
クロック信号の切り替え制御は、制御部8から出力されたクロック選択信号8aを受けたマルチプレクサ15が、第一の水晶発振器2からのクロック信号11aと第二の水晶発振器3からのクロック信号12aの何れか一方を選択し、選択したクロック信号をマルチプレクサ15から制御クロック10として出力することによって行われる。
第一の水晶発振器2の負荷容量調整部も第二の水晶発振器3の負荷容量調整部も、各々の水晶発振器の周波数を目標とする周波数f0よりも相対的に低い周波数たとえば周波数f1に設定すること、および、目標とする周波数f0よりも相対的に高い周波数たとえば周波数f2に設定することが可能である。
つまり、周波数f1,周波数f2は、量産された多数の水晶発振器を選別して得たものではなく、第一の水晶発振器2の負荷容量調整部と第二の水晶発振器3の負荷容量調整部を独立して調整することによって得たものであり、第一の水晶発振器2と第二の水晶発振器3の規格それ自体は完全に同一であって構わない。
このように、水晶発振器の規格が単一でよいこと、および、製造過程で水晶発振器の周波数測定や選別といった作業を行なわなくてよいことから、製造コストの低減化が可能である。
また、第一の水晶発振器2の周波数f1は単に目標とする周波数f0を下回っていればよく、また、第二の水晶発振器3の周波数f2も単に目標とする周波数f0を上回っていれば構わないので、第一,第二の水晶発振器2,3の夫々の負荷容量調整部を利用した調整作業も極めて容易であり、製造過程の簡略化に貢献できる。
このうち、図3(a)は現用クロックとして機能する第一の水晶発振器2のクロック出力11aに比べて予備クロックとして機能する第二の水晶発振器3のクロック出力12aが遅れている場合の状況について数周期分の信号変化について示したもの、また、図3(b)は予備クロックとして機能する第二の水晶発振器3のクロック出力12aに比べて現用クロックとして機能する第一の水晶発振器2のクロック出力11aが遅れている場合の状況について数周期分の信号変化について示したものである。
但し、目標とする周波数f0 の値は制御部8の不揮発性メモリ(図示略)に記憶されているものとする。
尚、図4に示される周期は各周波数の単純な逆数、また、ppmは目標とする周波数を2048000〔Hz〕とした場合における各周波数の周波数偏差の百万分率である。
あるいは、倍数系列を利用し、時間の割合が4:6となるように、つまり、初期値0の位相差カウンタ7のカウント値が3から4にインクリメントされるまで第一の水晶発振器2から出力されるクロック信号11aを制御クロック10として選択し、位相差カウンタ7のカウント値が3から4にインクリメントされる瞬間に第二の水晶発振器3から出力されるクロック信号12aを制御クロック10として選択し、位相差カウンタ7のカウント値が9から次の値にインクリメントされる瞬間に第一の水晶発振器2から出力されるクロック信号11aを改めて制御クロック10として選択して位相差カウンタ7のカウント値を0にリセットするといったシーケンスを繰り返すこと、・・・、更には、時間の割合が40:60となるように、つまり、初期値0の位相差カウンタ7のカウント値が39から40にインクリメントされるまで第一の水晶発振器2から出力されるクロック信号11aを制御クロック10として選択し、位相差カウンタ7のカウント値が39から40にインクリメントされる瞬間に第二の水晶発振器3から出力されるクロック信号12aを制御クロック10として選択し、位相差カウンタ7のカウント値が99から次の値にインクリメントされる瞬間に第一の水晶発振器2から出力されるクロック信号11aを改めて制御クロック10として選択して位相差カウンタ7のカウント値を0にリセットするといったシーケンスを繰り返すこと等によっても、基準時間を構成する厳密な1秒の間に2:3の時間割合を実現することが可能である。
上述の例で言えば、位相差カウンタ7のカウント値2と3は共に整数、かつ、2+3=5はビート周波数100の約数、また、位相差カウンタ7のカウント値4と6は共に整数、かつ、4+6=10はビート周波数100の約数、また、位相差カウンタ7のカウント値40と60は共に整数、かつ、40+60=100はビート周波数100の約数となることから、何れの値も要件を満たしている。
第一の水晶発振器2から出力されるクロック信号11a(f1=2047960Hz)を制御クロック10として使用すべき時間割合Aと第二の水晶発振器3から出力されるクロック信号12a(f2=2048060Hz)を制御クロック10として使用すべき時間割合Bとの対応関係A:B、および、その対応関係A:Bによって実現される周波数f0の値について幾つかの例を図6の概念図に示す。
例えば、第一の水晶発振器2から出力されるクロック信号11a(f1=2047960Hz)を制御クロック10として使用すべき時間割合を1、第二の水晶発振器3から出力されるクロック信号12a(f2=2048060Hz)を制御クロック10として使用すべき時間割合を0、つまり、A;Bを1:0の時間割合とした場合に実現される周波数f0は、図6の左端のブロックに示されるようにf0=2047960Hzとなり、そのときの周波数偏差は−19.531ppmである。また、第一の水晶発振器2から出力されるクロック信号11a(f1=2047960Hz)を制御クロック10として使用すべき時間割合を0、第二の水晶発振器3から出力されるクロック信号12a(f2=2048060Hz)を制御クロック10として使用すべき時間割合を1、つまり、A;Bを0:1の時間割合としたときに実現される周波数f0は、図6の右端のブロックに示されるようにf0=2048060Hzとなり、そのときの周波数偏差は29.297ppmである。
目標値として必要とする周波数f0が複数ある場合には、各目標周波数f0に対応させて前記と同様の校正処理を実施し、各目標周波数f0を実現するために必要とされる第一の水晶発振器2の使用時間割合Aと第二の水晶発振器3の使用時間割合Bの対応関係A:Bを求め、切り替えタイミングの値Aと切り替えタイミングの値〔A+B〕を、各目標周波数f0に対応させて制御部8の不揮発性メモリに記憶させておくようにする。
また、位相差カウンタ7の値は周波数調整回路1の起動時点で一旦0にリセットされるようになっており、周波数調整回路1の起動と同時に現用クロックとして機能する第一の水晶発振器2と予備クロックとして機能する第二の水晶発振器3が同時に作動を開始し、位相比較器6が第一の水晶発振器2のクロック出力11aと第二の水晶発振器3のクロック出力12aの位相差の検出を開始する。
従って、このような状況下では、第一の水晶発振器2から第二の水晶発振器3への切り替えも第二の水晶発振器3から第一の水晶発振器2への切り替えも行なわれない。
図7は、現用クロックとして機能する第一の水晶発振器2のクロック出力11aから予備クロックとして機能する第二の水晶発振器3のクロック出力12aへの切り替えが行われるときの動作に対応したものである。位相差カウンタ7の値がカウントアップされる位相一致時点X1に対応した第一,第二の水晶発振器2,3の矩形波の立ち下がり時点X2つまりクロック出力11a,12aの立ち下がり時点X2においては、第一の水晶発振器2のクロック出力11aの立ち下がりと第二の水晶発振器3のクロック出力12aの立ち下がりとが一致するので、制御クロック10として出力されていた第一の水晶発振器2のクロック出力11aと制御クロック10として出力されることになる第二の水晶発振器3のクロック出力12aとの間に位相とびを生じることなく、クロック信号10の引き継ぎが円滑に行われることがわかる。
この場合も、前段で説明した切り替え処理、つまり、現用クロックとして機能する第一の水晶発振器2のクロック出力11aから予備クロックとして機能する第二の水晶発振器3のクロック出力12aへの切り替えの場合と同様、位相差カウンタ7の値がカウントアップされようとする位相一致時点X1に対応した第一,第二の水晶発振器2,3の矩形波の立ち下がり時点X2つまりクロック出力11a,12aの立ち下がり時点X2においては、第一の水晶発振器2のクロック出力11aの立ち下がりと第二の水晶発振器3のクロック出力12aの立ち下がりとが一致するので、制御クロック10として出力されていた第二の水晶発振器3のクロック出力12aと制御クロック10として出力されることになる第一の水晶発振器2のクロック出力11aとの間に位相とびを生じることなく、クロック信号10の引き継ぎを円滑に行うことができる。
従って、位相差検出回路,ビート分周回路,位相差極性判別回路といった複雑な回路は不要であり、周波数カウンタ5,位相比較器6,位相差カウンタ7といった安価な回路構成で、目標とする周波数f0を的確に実現することができる。
この実施形態にあっては、第一の水晶発振器2の周波数f1と第二の水晶発振器3の周波数f2を周波数カウンタ5を利用して実測して求めるようにしているので(段落0026〜段落0028参照)、温度変化や経年変化等によって第一の水晶発振器2の周波数f1や第二の水晶発振器3の周波数f2に変動が生じたり各部のキャパシタの状況に変化が生じたりした場合であっても、その影響を受けることなく、目標周波数f0を的確に実現することができる。
更に、校正処理のルーチンをシステムクロック調整処理のルーチンに組み込み、調整処理のルーチンの所定周期毎に校正処理を実施することで、急激な温度変化にも対処することができる。
従って、廉価な水晶振動子を利用して周波数調整回路1を構成することが可能となる。
以下、第一の水晶発振器2と第二の水晶発振器3からなる水晶発振器のセットを第一の水晶発振ユニットと称する。
以下、第一の水晶発振器Nと第二の水晶発振器N+1からなる水晶発振器のセットを第二の水晶発振ユニットと称する。
これと同様、第二の水晶発振ユニットにおいて目標値とすべき周波数f0’が複数ある場合には、第二の水晶発振ユニットを利用し、各目標周波数f0’に対応させて校正処理を実施し、各目標周波数f0’を実現するために必要とされる第一の水晶発振器Nの使用時間割合A’と第二の水晶発振器N+1の使用時間割合B’の対応関係A’:B’を求め、切り替えタイミングの値A’と切り替えタイミングの値〔A’+B’〕を、第二の水晶発振ユニットおよび各目標周波数f0’に対応させて制御部8の不揮発性メモリに記憶させる。
従って、第一の水晶発振ユニットを選択するクロック制御信号16aが入力された場合には第一,第二の水晶発振器2,3がカウンタ5,位相比較器6,マルチプレクサ15に接続されることになり、その場合の回路構成の状況は図1と同様となる。
また、第二の水晶発振ユニットを選択するクロック制御信号16aが入力された場合には第一,第二の水晶発振器N,N+1がカウンタ5,位相比較器6,マルチプレクサ15に接続される。
従って、例えば、第一の水晶発振ユニットを選択するクロック制御信号16aが入力されて第一の水晶発振ユニットが備える第一,第二の水晶発振器2,3が選択された状況下では、f0系列の目標周波数、つまり、第一の水晶発振器2の周波数f1=2047960Hzと第二の水晶発振器3の周波数f2=2048060Hzとの間にある幾つかの目標周波数(図6参照)の内の1つを選択することができ、また、第二の水晶発振ユニットを選択するクロック制御信号16aが入力されて第二の水晶発振ユニットが備える第一,第二の水晶発振器N,N+1が選択された状況下では、f0’系列の目標周波数、つまり、第一の水晶発振器Nの周波数f1’(たとえば5999960Hz)と第二の水晶発振器N+1の周波数f2’(たとえば6000060Hz)との間にある幾つかの目標周波数(特に図示せず)の内の1つを選択することができる。
また、制御クロック10を利用するコンピュータや通信装置等の温度が上昇した際に低い周波数に切り替えて装置の過熱を抑制するといったこともできる。
目標とする周波数に対してマイナスの周波数偏差を有する第一の水晶発振器と、
目標とする周波数に対してプラスの周波数偏差を有する第二の水晶発振器と、
前記第一,第二の水晶発振器の周波数を計測する周波数カウンタと、
前記第一,第二の水晶発振器から出力されるクロック信号の位相を相互に比較する位相比較器と、
前記位相比較器によって1周期分の位相のずれが検出される度にカウントアップする位相差カウンタと、
前記周波数カウンタにより計測された前記第一,第二の水晶発振器の周波数の偏差で表されるビート周波数と,目標とする周波数と,前記周波数カウンタにより求められる前記第一の水晶発振器の周波数と,前記周波数カウンタにより求められる前記第二の水晶発振器の周波数とに基いて、前記第一の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合と前記第二の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合を求め、前記位相差カウンタのカウントアップタイミングに対応する時期を切り替えタイミングとして、前記第一の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合と前記第二の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合が前記時間割合となるように、前記第一の水晶発振器から出力されるクロック信号と前記第二の水晶発振器から出力されるクロック信号を制御クロックとして基準時間内で切り替え出力する制御部とを備えたことを特徴とする周波数調整回路。
前記第一,第二の水晶発振器の各々が、前記目標とする周波数を挟んでマイナスの周波数およびプラスの周波数の生成を可能とする負荷容量調整部を備えた同一規格の水晶発振器によって構成されていることを特徴とする付記1記載の周波数調整回路。
前記切り替えタイミングが、前記位相差カウンタのカウントアップタイミングに対応する前記第一,第二の水晶発振器の矩形波の立ち下がりタイミングと一致することを特徴とした付記1または付記2のうち何れか一項に記載の周波数調整回路。
前記基準時間を規定するGPS標準周波数発信器を備えたことを特徴とする付記1,付記2または付記3のうち何れか一項に記載の周波数調整回路。
目標とする周波数を前記制御部に複数設定し、目標とする各周波数毎に、ビート周波数と,目標とする周波数と,前記周波数カウンタにより求められる前記第一の水晶発振器の周波数と,前記周波数カウンタにより求められる前記第二の水晶発振器の周波数とに基いて、前記第一の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合と前記第二の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合を求め、選択された周波数に応じて、前記第一の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合と前記第二の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合が前記時間割合となるように、前記第一の水晶発振器から出力されるクロック信号と前記第二の水晶発振器から出力されるクロック信号を制御クロックとして基準時間内で切り替え出力することを特徴とした付記1,付記2,付記3または付記4のうち何れか一項に記載の周波数調整回路。
前記第一,第二の水晶発振器を1セットとする複数組の水晶発振ユニットを併設し、外部からの指令に応じて使用対象とする水晶発振ユニットを選択するようにしたことを特徴とする付記1,付記2,付記3,付記4または付記5のうち何れか一項に記載の周波数調整回路。
目標とする周波数に対してマイナスの周波数偏差を有する第一の水晶発振器と目標とする周波数に対してプラスの周波数偏差を有する第二の水晶発振器とを同時に作動させて周波数カウンタによって前記第一,第二の水晶発振器の周波数を計測すると共に、
前記第一,第二の水晶発振器から出力されるクロック信号の位相を位相比較器により逐次比較し、
前記位相比較器によって1周期分の位相のずれが検出される度に位相差カウンタをカウントアップし、
前記周波数カウンタにより計測された前記第一,第二の水晶発振器の周波数の偏差で表されるビート周波数と,目標とする周波数と,前記周波数カウンタにより求められる前記第一の水晶発振器の周波数と,前記周波数カウンタにより求められる前記第二の水晶発振器の周波数とに基いて、前記第一の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合と前記第二の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合を求め、
前記位相差カウンタのカウントアップタイミングに対応する時期を切り替えタイミングとして、前記第一の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合と前記第二の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合が前記時間割合となるように、前記第一の水晶発振器から出力されるクロック信号と前記第二の水晶発振器から出力されるクロック信号を制御クロックとして基準時間内で切り替え出力することを特徴とした周波数調整方法。
目標とする周波数を挟んでマイナスの周波数およびプラスの周波数の生成を可能とする負荷容量調整部を備えた同一規格の水晶発振器を2つ使用し、各々の水晶発振器の負荷容量調整部を調整することにより、一方の水晶発振器を前記第一の水晶発振器として利用すると共に、他方の水晶発振器を前記第二の水晶発振器として利用するようにしたことを特徴とする付記7記載の周波数調整方法。
前記切り替えタイミングを、前記位相差カウンタのカウントアップタイミングに対応する前記第一,第二の水晶発振器の矩形波の立ち下がりタイミングに一致させるようにしたことを特徴とする付記7または付記8のうち何れか一項に記載の周波数調整方法。
前記基準時間をGPS標準周波数発信器で規定するようにしたことを特徴とする付記7,付記8または付記9のうち何れか一項に記載の周波数調整方法。
前記第一,第二の水晶発振器を1セットとする複数組の水晶発振ユニットを併設し、外部からの指令に応じて使用対象とする水晶発振ユニットを選択するようにしたことを特徴とする付記7,付記8,付記9または付記10のうち何れか一項に記載の周波数調整方法。
2 第一の水晶発振器(現用クロック)
3 第二の水晶発振器(予備クロック)
4 GPS標準周波数発信器
5 周波数カウンタ
6 位相比較器
7 位相差カウンタ
8 制御部
8a クロック選択信号
9 負荷容量調整部
10 制御クロック
11a 第一の水晶発振器の出力(クロック信号)
12a 第二の水晶発振器の出力(クロック信号)
13 AND回路
14 OR回路
14a 位相差幅パルス
15 マルチプレクサ
16 マルチプレクサ
16a クロック制御信号
17 周波数調整回路
X1 位相一致時点
X2 信号切り替え時点
d1,d2 フリップフロップ回路
Xtal 水晶振動子
INV1 負性抵抗アンプ
R1 帰還抵抗
R2 振幅制限抵抗
INV2 バッファ
Cd,Cg 負荷容量
C1〜Cn キャパシタ
SW1〜SWn 切替スイッチ
Claims (10)
- 目標とする周波数に対してマイナスの周波数偏差を有する第一の水晶発振器と、目標とする周波数に対してプラスの周波数偏差を有する第二の水晶発振器と、前記第一,第二
の水晶発振器の周波数を計測する周波数カウンタと、前記第一,第二の水晶発振器から出力されるクロック信号の位相を相互に比較する位相比較器と、前記位相比較器によって1周期分の位相のずれが検出される度にカウントアップする位相差カウンタとを備えると共に、
前記第一の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合T1 と前記第二の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合T2 とを求めると共に、前記位相差カウンタのカウントアップタイミングに対応する時期を切り替えタイミングとして、前記使用すべき各時間割合が前記T1 及び前記T2 となるように、前記第一の水晶発振器からのクロック信号と前記第二の水晶発振器からのクロック信号とを制御クロックとして基準時間内で切り替え出力する制御部を備えたことを特徴とする周波数調整回路。 - 前記第一,第二の水晶発振器の各々が、前記目標とする周波数を挟んでマイナスの周波数およびプラスの周波数の生成を可能とする負荷容量調整部に接続されて成る同一規格の水晶発振器によって構成されていることを特徴とする請求項1記載の周波数調整回路。
- 前記切り替えタイミングが、前記位相差カウンタのカウントアップタイミングに対応する前記第一,第二の水晶発振器の矩形波の立ち下がりタイミングと一致するように構成したことを特徴とした請求項1または請求項2のうち何れか一項に記載の周波数調整回路。
- 前記基準時間を規定するGPS標準周波数発信器を備えたことを特徴とする請求項1,請求項2または請求項3のうち何れか一項に記載の周波数調整回路。
- 前記第一,第二の水晶発振器を1セットとする複数組の水晶発振ユニットを併設し、外部からの指令に応じて使用対象とする水晶発振ユニットを選択するようにしたことを特徴とする請求項1,請求項2,請求項3または請求項4のうち何れか一項に記載の周波数調整回路。
- 目標とする周波数に対してマイナスの周波数偏差を有する第一の水晶発振器と目標とする周波数に対してプラスの周波数偏差を有する第二の水晶発振器とを同時に作動させて周波数カウンタによって前記第一,第二の水晶発振器の周波数を計測すると共に、
前記第一,第二の水晶発振器から出力されるクロック信号の位相を位相比較器により逐次比較し、
前記位相比較器によって1周期分の位相のずれが検出される度に位相差カウンタを稼働させると共に、
前記周波数カウンタにより計測された前記第一,第二の水晶発振器の周波数の偏差で表されるビート周波数と,目標とする周波数と,前記周波数カウンタにより求められる前記第一の水晶発振器の周波数と,前記周波数カウンタにより求められる前記第二の水晶発振器の周波数とに基いて、前記第一の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合と前記第二の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合を求め、
前記位相差カウンタのカウントアップタイミングに対応する時期を切り替えタイミングとして、前記第一の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合と前記第二の水晶発振器から出力されるクロック信号を制御クロックとして使用すべき時間割合が前記時間割合となるように、前記第一の水晶発振器から出力されるクロック信号と前記第二の水晶発振器から出力されるクロック信号を制御クロックとして基準時間内で切り替え出力することを特徴とした周波数調整方法。 - 目標とする周波数を挟んでマイナスの周波数およびプラスの周波数の生成を可能とする負荷容量調整部を備えた同一規格の水晶発振器を2つ使用し、各々の水晶発振器の負荷容量調整部を調整することにより、一方の水晶発振器を前記第一の水晶発振器として利用すると共に、他方の水晶発振器を前記第二の水晶発振器として利用するようにしたことを特徴とする請求項6記載の周波数調整方法。
- 前記切り替えタイミングを、前記位相差カウンタのカウントアップタイミングに対応する前記第一,第二の水晶発振器の矩形波の立ち下がりタイミングに一致させるようにしたことを特徴とする請求項6または請求項7のうち何れか一項に記載の周波数調整方法。
- 前記基準時間をGPS標準周波数発信器で規定するようにしたことを特徴とする請求項6,請求項7または請求項8のうち何れか一項に記載の周波数調整方法。
- 前記第一,第二の水晶発振器を1セットとする複数組の水晶発振ユニットを併設し、外部からの指令に応じて使用対象とする水晶発振ユニットを選択するようにしたことを特徴とする請求項6,請求項7,請求項8または請求項9のうち何れか一項に記載の周波数調整方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013034215A JP6274638B2 (ja) | 2013-02-25 | 2013-02-25 | 周波数調整回路および周波数調整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013034215A JP6274638B2 (ja) | 2013-02-25 | 2013-02-25 | 周波数調整回路および周波数調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014165623A JP2014165623A (ja) | 2014-09-08 |
JP6274638B2 true JP6274638B2 (ja) | 2018-02-07 |
Family
ID=51615874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013034215A Active JP6274638B2 (ja) | 2013-02-25 | 2013-02-25 | 周波数調整回路および周波数調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6274638B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11694598B2 (en) | 2020-12-18 | 2023-07-04 | Lx Semicon Co., Ltd. | Display driving circuit and frequency correction method of display driving circuit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS588601B2 (ja) * | 1974-12-02 | 1983-02-16 | セイコーエプソン株式会社 | 温度補正水晶発振回路 |
JPS55121180A (en) * | 1979-03-10 | 1980-09-18 | Ricoh Elemex Corp | Electronic watch |
JPS5620337A (en) * | 1979-07-27 | 1981-02-25 | Citizen Watch Co Ltd | Oscillator with temperature compensation |
JPH08321750A (ja) * | 1995-05-25 | 1996-12-03 | Oki Electric Ind Co Ltd | クロック信号切換回路 |
JP2002016438A (ja) * | 2000-06-30 | 2002-01-18 | Kinkei System Corp | 水晶発振回路および時計装置および計測装置 |
JP2004221667A (ja) * | 2003-01-09 | 2004-08-05 | Canon Inc | 通信装置 |
JP2008182304A (ja) * | 2007-01-23 | 2008-08-07 | Konica Minolta Opto Inc | 調和発振装置 |
GB201100986D0 (en) * | 2011-01-20 | 2011-03-09 | Nordic Semiconductor Asa | Low power oscillator |
-
2013
- 2013-02-25 JP JP2013034215A patent/JP6274638B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11694598B2 (en) | 2020-12-18 | 2023-07-04 | Lx Semicon Co., Ltd. | Display driving circuit and frequency correction method of display driving circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2014165623A (ja) | 2014-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6268020B2 (ja) | クロック生成方法および半導体装置 | |
JP5886015B2 (ja) | 時間測定装置、マイクロコントローラ、プログラム、及び時間測定方法 | |
US9647642B2 (en) | Clock phase adjustment mechanism of a ring oscillator using a phase control signal | |
US10686458B1 (en) | Method and apparatus for improving frequency source frequency accuracy and frequency stability | |
JPWO2006038468A1 (ja) | 位相差測定回路 | |
JP2009065533A (ja) | ジッタ検出回路及び半導体装置 | |
KR20150007522A (ko) | 클럭 지연 검출회로 및 이를 이용하는 반도체 장치 | |
JP5114218B2 (ja) | 周波数補正回路及びこれを用いた時計装置 | |
US20110156821A1 (en) | Circuit and method for generating a clock signal | |
Chaberski et al. | Comparison of interpolators used for time-interval measurement systems based on multiple-tapped delay line | |
US9621040B2 (en) | PWM signal generator and switching power supply device having same | |
JP2008217947A (ja) | 半導体記憶装置 | |
WO2006041162A1 (ja) | 2つのpllを用いた微小時間差回路及び時間測定回路 | |
JP6274638B2 (ja) | 周波数調整回路および周波数調整方法 | |
US20060067454A1 (en) | Circuit arrangement and method for determining a frequency drift in a phase locked loop | |
KR101297413B1 (ko) | 적응형 클럭 생성 장치 및 방법 | |
CN107026647B (zh) | 时间数字系统以及频率合成器 | |
JPWO2020031330A1 (ja) | 半導体集積回路 | |
US11283437B2 (en) | Measuring pin-to-pin delays between clock routes | |
US9411361B2 (en) | Frequency division clock alignment using pattern selection | |
JP2005252447A (ja) | ロック検出回路、ロック検出方法 | |
JP6219118B2 (ja) | 発振器 | |
US20180083637A1 (en) | Frequency calibration method for digitally controlled oscillator and apparatus using the same | |
JP4434277B2 (ja) | クロック生成回路およびその使用方法 | |
JP2014096691A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20140813 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6274638 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |