JP2006254060A - 多周波出力位相同期発振器 - Google Patents
多周波出力位相同期発振器 Download PDFInfo
- Publication number
- JP2006254060A JP2006254060A JP2005067359A JP2005067359A JP2006254060A JP 2006254060 A JP2006254060 A JP 2006254060A JP 2005067359 A JP2005067359 A JP 2005067359A JP 2005067359 A JP2005067359 A JP 2005067359A JP 2006254060 A JP2006254060 A JP 2006254060A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- phase
- output
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】一つの位相同期回路を用いて多周波の出力信号を得ることが可能な多周波出力位相同期発振器を提供することを目的とする。
【解決手段】本発明に係る多周波出力位相同期発振器6は、外部から入力される基準信号と、後述する電圧制御発振器が出力する信号を分周した比較信号とを位相比較し位相差信号を発生する位相比較器2と、前記位相差信号の高周波成分を除去して直流電圧とするループフィルタ3と、ある一定の自走周波数を有し、前記直流電圧により発振周波数を変化させる電圧制御発振器4と、該電圧制御発振器4が出力する信号の周波数を複数の分周器のトータルで1/N分周し、前記位相比較器2に出力する分周器7、8、9、10とにより構成する。
【選択図】 図1
【解決手段】本発明に係る多周波出力位相同期発振器6は、外部から入力される基準信号と、後述する電圧制御発振器が出力する信号を分周した比較信号とを位相比較し位相差信号を発生する位相比較器2と、前記位相差信号の高周波成分を除去して直流電圧とするループフィルタ3と、ある一定の自走周波数を有し、前記直流電圧により発振周波数を変化させる電圧制御発振器4と、該電圧制御発振器4が出力する信号の周波数を複数の分周器のトータルで1/N分周し、前記位相比較器2に出力する分周器7、8、9、10とにより構成する。
【選択図】 図1
Description
本発明は多周波出力位相同期発振器に関し、特に一つの位相同期発振器から複数の周波数の出力信号を得ることが可能な多周波出力位相同期発振器に関するものである。
近年、移動体通信機器においては、音声通信に加えデータ通信や、GPS等の位置情報システムが付加される等多機能化が進んでいる。これにより、システム及び機器も複雑となり、夫々のデータレートや機能に合わせて様々な発振器が必要となる。一般的には、VCXO、TCXOなどの発振器が用いられ、更にこれらの発振器を使用して位相同期回路を形成して位相同期発振器とする場合も多い。位相同期発振器とは、外部から入力された基準信号と、位相同期ループ内の電圧制御発振器が出力する信号との位相差が一定になるよう、前記電圧制御発振器にフィードバックを掛けて発振させる機能を有する発振器であり、この位相同期発振器を用いることで入力信号に同期した発振器出力信号を得ることが可能となる。
図4に、従来の位相同期発振器のブロック構成例を示す。位相同期発振器1は、外部から入力される基準信号と、後述する電圧制御発振器が出力する信号を分周した比較信号とを位相比較し位相差信号を発生する位相比較器2と、前記位相差信号の高周波成分を除去して直流電圧とするループフィルタ3と、ある一定の自走周波数を有し、前記直流電圧により発振周波数を変化させる電圧制御発振器4と、該電圧制御発振器4が出力する信号の周波数を1/N分周し、前記位相比較器2に出力する分周器5とにより構成する。
位相同期回路1の動作を説明すると、位相比較器2と、ループフィルタ3と、電圧制御発振器4と、及び、分周器5とを夫々ループ状に接続することにより、位相比較器2は、入力する基準信号と分周器5が出力する出力信号との位相差を検出し、前記基準信号と前記出力信号との位相差と周波数差に関係する誤差電圧を発生する。次に、この誤差電圧は、ループフィルタ3に入力されて高周波成分を除去し、電圧制御発振器4に直流成分の制御電圧として入力する。この時、電圧制御発振器4は、前記基準信号と前記分周器5が出力する出力信号との周波数差が小さくなるように制御されると共に、電圧制御発振器5の中心周波数が所望の位相同期発振器1の出力信号となるよう設定されている。
次に、電圧制御発振器4の出力信号は、分周器5により1/N分周され、前記基準信号に位相同期した出力信号として前記位相比較器に出力する。このような構成により得られた電圧制御発振器の出力信号は、高安定な出力信号であり、分配されて、アナログ回路や、ロジック回路の基準クロック信号等として使用される。
実開平6−15349号公報
近年の移動体通信機器等の多機能化により通信機器の内部回路において、例えば、クロック信号等として複数の周波数信号が必要となる場合が多く、通信機器に使用される位相同期発振器も複数の周波数の出力信号が必要となってきている。従来、そのため一つの通信機器に複数の位相同期発振器を内蔵していたが、広い実装面積が必要であることや、消費電力が増大すると共にコスト高となるという問題を生じていた。
そこで本発明は、上述したような問題を解決するためになされたものであって、一つの位相同期回路を用いて多周波の出力信号を得ることが可能な多周波出力位相同期発振器を提供することを目的とする。
そこで本発明は、上述したような問題を解決するためになされたものであって、一つの位相同期回路を用いて多周波の出力信号を得ることが可能な多周波出力位相同期発振器を提供することを目的とする。
上記目的を達成するために本発明に係わる多周波出力位相同期発振器は、以下の構成をとる。
請求項1に記載の多周波出力位相同期発振器は、位相比較器とループフィルタと電圧制御発振器と分周器とをループ状に接続し、前記位相比較器に基準入力信号と所定の分周比に分周された前記電圧制御発振器の出力信号とを入力することにより前記電圧制御発振器を基準入力信号に同期させて出力信号を取り出す位相同期回路において、前記分周器を複数の分周器を直列接続して構成し、第一の分周器の分周比をa、第二の分周機の分周比をb、第三の分周器の分周比をc、第四の分周器の分周比をd、第Mの分周器の分周比をmとし、入力する基準信号の周波数をf1とし、電圧制御発振器の出力周波数をf2とし、直列接続された複数の分周器のトータルの分周比をNとした際に、
基準信号の周波数f1=電圧制御発振器の周波数f2/N
N=a×b×c×d×・・・×m
但し、N、a、b、c、d、・・・、mはいずれも1から始まる整数とする。
の関係式を満足し、第一の分周器の外部出力側、第二の分周器の外部出力側、第三の分周器の外部出力側、第四の分周器の外部出力側、第mの分周器の外部出力側より夫々所望の周波数の信号を出力するよう構成する。
請求項1に記載の多周波出力位相同期発振器は、位相比較器とループフィルタと電圧制御発振器と分周器とをループ状に接続し、前記位相比較器に基準入力信号と所定の分周比に分周された前記電圧制御発振器の出力信号とを入力することにより前記電圧制御発振器を基準入力信号に同期させて出力信号を取り出す位相同期回路において、前記分周器を複数の分周器を直列接続して構成し、第一の分周器の分周比をa、第二の分周機の分周比をb、第三の分周器の分周比をc、第四の分周器の分周比をd、第Mの分周器の分周比をmとし、入力する基準信号の周波数をf1とし、電圧制御発振器の出力周波数をf2とし、直列接続された複数の分周器のトータルの分周比をNとした際に、
基準信号の周波数f1=電圧制御発振器の周波数f2/N
N=a×b×c×d×・・・×m
但し、N、a、b、c、d、・・・、mはいずれも1から始まる整数とする。
の関係式を満足し、第一の分周器の外部出力側、第二の分周器の外部出力側、第三の分周器の外部出力側、第四の分周器の外部出力側、第mの分周器の外部出力側より夫々所望の周波数の信号を出力するよう構成する。
請求項2に記載の多周波出力位相同期発振器は、前記複数の分周器の外部出力側に、バッファアンプ、或いはフィルタを追加するよう構成する。
請求項3に記載の多周波出力位相同期発振器は、位相比較器とループフィルタと電圧制御発振器と分周器、及び逓倍器とをループ状に接続し、前記位相比較器に基準入力信号と所定の分周比に分周された前記電圧制御発振器の出力信号とを入力することにより前記電圧制御発振器を基準入力信号に同期させて出力信号を取り出す位相同期回路において、前記分周器、及び逓倍器は夫々一つ、或いは複数を任意の配列で直列に接続して構成し、一つ、或いは複数の分周器のトータルの分周比をAとし、一つ、或いは複数の逓倍器のトータルの逓倍比をZとし、直列接続された分周器と逓倍器のトータルの分周比をNとした際に、
基準信号の周波数f1=電圧制御発振器の周波数f2/N
N=A/Z
但し、N、A、Zはいずれも1から始まる整数とする。
の関係式を満足し、一つ、或いは複数の分周器の外部出力側、一つ、或いは複数の逓倍器の外部出力側より夫々所望の周波数の信号を出力するよう構成する。
基準信号の周波数f1=電圧制御発振器の周波数f2/N
N=A/Z
但し、N、A、Zはいずれも1から始まる整数とする。
の関係式を満足し、一つ、或いは複数の分周器の外部出力側、一つ、或いは複数の逓倍器の外部出力側より夫々所望の周波数の信号を出力するよう構成する。
請求項4に記載の多周波出力位相同期発振器は、前記分周器、或いは逓倍器の外部出力側に、バッファアンプ、或いはフィルタを追加するよう構成する。
請求項1に記載の発明は、位相同期回路を構成する分周器を複数の分周器で構成したので、一つの位相同期発振器から複数の異なる周波数の信号を得ることが可能となった。そこで、通信機器において、複数の位相同期発振器を使用する必要がなくなったため、位相同期発振器を使用する際に広い実装面積が不要となると共に、複数の位相同期発振器を使用することによる位相同期発振器間の干渉等の特性面の悪影響を防止し、消費電力も少なく、低コスト化に貢献し、位相同期発振器を使用する上で大きな効果を発揮する。
請求項2及び4に記載の発明は、多周波出力位相同期発振器の出力側に、フィルタ、或いはバッファアンプを追加し、多周波出力位相同期発振器の出力信号の波形を正弦波、或いは矩形波としたので、多周波出力位相同期発振器を使用する際に自由度が増し、多周波出力位相同期発振器を使用する上で大きな効果を発揮する。
請求項3に記載の発明は、請求項1に記載の発明の特徴の他、分周回路を分周器と逓倍器とにより構成したので、多周波出力位相同期発振器の出力信号として、より様々な周波数の出力信号を得ることが容易となり、多周波出力位相同期発振器を使用する上で大きな効果を発揮する。
以下、図示した実施例に基づいて本発明を詳細に説明する。
本発明においては、一つの位相同期回路から複数の周波数の出力信号を得るために、位相同期回路を構成する分周器を複数の分周器で構成した。
図1は、本発明に係る多周波出力位相同期発振器の第一の実施例を示すブロック構成図である。本発明に係る多周波出力位相同期発振器6は、外部から入力される基準信号と、後述する電圧制御発振器が出力する信号を分周した比較信号とを位相比較し位相差信号を発生する位相比較器2と、前記位相差信号の高周波成分を除去して直流電圧とするループフィルタ3と、ある一定の自走周波数有し、前記直流電圧により発振周波数を変化させる電圧制御発振器4と、該電圧制御発振器4が出力する信号の周波数を複数の分周器のトータルで1/N分周し、前記位相比較器2に出力する分周器7、8、9、10とにより構成する。
本発明においては、一つの位相同期回路から複数の周波数の出力信号を得るために、位相同期回路を構成する分周器を複数の分周器で構成した。
図1は、本発明に係る多周波出力位相同期発振器の第一の実施例を示すブロック構成図である。本発明に係る多周波出力位相同期発振器6は、外部から入力される基準信号と、後述する電圧制御発振器が出力する信号を分周した比較信号とを位相比較し位相差信号を発生する位相比較器2と、前記位相差信号の高周波成分を除去して直流電圧とするループフィルタ3と、ある一定の自走周波数有し、前記直流電圧により発振周波数を変化させる電圧制御発振器4と、該電圧制御発振器4が出力する信号の周波数を複数の分周器のトータルで1/N分周し、前記位相比較器2に出力する分周器7、8、9、10とにより構成する。
多周波出力位相同期発振器6は、位相比較回路2として、例えば、SR―FF(セットリセット型フリップフロップ)等の論理回路が、ループフィルタ3として、例えば、抵抗2個、コンデンサ1個で構成するラグリードフィルタが、電圧制御発振器4としては、例えば、小型の電圧制御水晶発振器等が、分周器7、8、9、10としては、例えば、分周用論理回路等が夫々使用され、小型のモジュールとする場合が多い。
次に、多周波出力位相同期回路6の動作を説明すると、位相比較器2と、ループフィルタ3と、電圧制御発振器4と、及び、分周器7、8、9、10とを夫々ループ状に接続することにより、位相比較器2は、入力する基準信号と分周器10が出力する出力信号との位相差を検出し、前記基準信号と前記出力信号との位相差と周波数差に関係する誤差電圧を発生する。次に、この誤差電圧は、ループフィルタ3に入力されて高周波成分を除去し、電圧制御発振器4に直流成分の制御電圧として入力する。この時、電圧制御発振器4は、前記基準信号と前記分周器5が出力する出力信号との周波数差が小さくなるように制御される。電圧制御発振器4は、その発振周波数が、入力する直流電圧からなる制御電圧に対して直線的に変化する発振器である。
次に、電圧制御発振器4の出力は、分周器7、8、9、10によりトータルで1/N分周され、前記入力する基準信号に位相同期した出力信号として前記位相比較器2に出力する。この時、分周器7の分周比をa、分周器8の分周比をb、分周器9の分周比をc、第10の分周器の分周比をdとし、入力する基準信号の周波数をf1とし、電圧制御発振器の出力周波数をf2とし、複数の分周器のトータルの分周比をNとした際に、下記の関係式(1)、(2)を満足するように設定する。
基準信号周波数f1=(電圧制御発振器の周波数f2)/N・・・・(1)
N=(a×b×c×d)・・・・(2)
但し、N、a、b、c、dは1から始まる整数とする。
基準信号周波数f1=(電圧制御発振器の周波数f2)/N・・・・(1)
N=(a×b×c×d)・・・・(2)
但し、N、a、b、c、dは1から始まる整数とする。
従って、本多周波出力位相同期発振器6からは、分周器7の出力信号2として(電圧制御発振器の周波数f2)/aの周波数信号を、分周器8の出力信号3として(電圧制御発振器の周波数f2)/a×bの周波数信号を、分周器9の出力信号4として(電圧制御発振器の周波数f2)/a×b×cの周波数信号を、分周器10の出力信号5として(電圧制御発振器の周波数f2)/a×b×c×dの周波数信号を、夫々得ることが可能となる。又、これらの出力信号は、全て、基準信号と同期が確立されている。
尚、本第一の実施例においては、分周器を四つにより構成したが、本発明はこれに限るものではなく、M個の分周器を直列接続することも可能であり、M個の分周器の分周比を夫々、a、b、c、d、・・・・mとすると、下記の(3)式を満足するよう設定すれば、夫々の分周器から所望の周波数の出力信号を得ることが出来る。
N=(a×b×c×d×・・・・m)・・・・(3)
但し、N、a、b、c、d、・・・・、mはいずれも1から始まる整数とする。
N=(a×b×c×d×・・・・m)・・・・(3)
但し、N、a、b、c、d、・・・・、mはいずれも1から始まる整数とする。
次に、本発明の変形例を示す。
図2は、本発明に係る多周波出力位相同期発振器の変形例を示すブロック構成図である。本変形例においては、図1に示した多周波出力位相同期発振器の複数の分周器の外部出力側に、バッファアンプ、フィルタを追加することにより、多周波出力位相同期発振器から出力する複数の周波数の出力信号の波形を、正弦波、或いは矩形波にする等、多種の要求の出力信号に変換したものである。
図2は、本発明に係る多周波出力位相同期発振器の変形例を示すブロック構成図である。本変形例においては、図1に示した多周波出力位相同期発振器の複数の分周器の外部出力側に、バッファアンプ、フィルタを追加することにより、多周波出力位相同期発振器から出力する複数の周波数の出力信号の波形を、正弦波、或いは矩形波にする等、多種の要求の出力信号に変換したものである。
多周波出力位相同期発振器11は、外部から入力される基準信号と、後述する電圧制御発振器が出力する信号を分周した比較信号とを位相比較し位相差信号を発生する位相比較器2と、前記位相差信号の高周波成分を除去して直流電圧とするループフィルタ3と、ある一定の自走周波数を有し、前記直流電圧により発振周波数を変化させる電圧制御発振器4と、該電圧制御発振器4が出力する信号の周波数を複数の分周器のトータルで1/N分周し、前記位相比較器2に出力する分周器7、8、9、10と、分周器7が出力する信号を入力して、この出力信号より高調波成分を除去して正弦波の信号を出力するフィルタ12と、分周器8が出力する信号を入力して、この出力信号のレベル比較を行い矩形波の信号を出力するバッファアンプ13と、分周器9が出力する信号を入力して、この出力信号より高調波成分を除去して正弦波の信号を出力するフィルタ14と、分周器10が出力する信号を入力して、この出力信号より高調波成分を除去して正弦波の信号を出力するフィルタ15と、分周器10が出力する信号を入力して、この出力信号のレベル比較を行い矩形波の信号を出力するバッファアンプ16とにより構成する。
従って、本変形例においては、所定の出力信号を波形整形するので、分周器7の出力信号2は正弦波の信号とし、分周器8の出力信号3は矩形波の信号とし、分周器9の出力信号4は正弦波の信号とし、分周器10の出力信号5は正弦波とし、分周器10の出力信号5’は矩形波の信号として出力することが出来る。
尚、本変形例においては、フィルタとバッファアンプとを図2に示す如く配置したが、本発明はこれに限るものではなく、所望の機能を得るようフィルタとバッファアンプを任意の位置に配置することが可能である。
尚、本変形例においては、フィルタとバッファアンプとを図2に示す如く配置したが、本発明はこれに限るものではなく、所望の機能を得るようフィルタとバッファアンプを任意の位置に配置することが可能である。
次に、第一の実施例においては、位相同期回路を構成する分周器に着目し、分周器に工夫を加えることで複数の異なる周波数の出力信号を生成することとしたが、更に、逓倍器を用いることにより、より様々な周波数の出力信号を得ることが可能となる。
図3は、本発明に係る多周波出力位相同期発振器の第二の実施例を示すブロック構成図である。多周波出力位相同期発振器17は、外部から入力される基準信号と、後述する電圧制御発振器が出力する信号を分周した比較信号とを位相比較し位相差信号を発生する位相比較器2と、前記位相差信号の高周波成分を除去して直流電圧とするループフィルタ3と、ある一定の自走周波数を有し、前記直流電圧により発振周波数を変化させる電圧制御発振器4と、該電圧制御発振器4が出力する信号の周波数を複数の分周器と逓倍器のトータルで1/N分周し、前記位相比較器2に出力するための分周器18と逓倍器19と分周器20と逓倍器21とにより構成する。
本第二の実施例は、基本的な位相同期発振器としての機能は第一の実施例と同様であるので、第一の実施例と異なる部分のみ動作の説明を行うと、電圧制御発振器4が出力する信号の分周を、夫々二つの分周器と二つの逓倍器を用いて行ったことが特徴であり、分周器18の分周比をe、分周器20の分周比をg、逓倍器18の逓倍比をy、逓倍器19の逓倍比をzとすると、下記の(4)、(5)式を満足する。
基準信号周波数f1=(電圧制御発振器の周波数f2)/N・・・・(4)
N=(e×g)/(y×z)・・・・(5)
但し、N、e、g、y、zは1から始まる整数とする。
基準信号周波数f1=(電圧制御発振器の周波数f2)/N・・・・(4)
N=(e×g)/(y×z)・・・・(5)
但し、N、e、g、y、zは1から始まる整数とする。
従って、本第二の実施例は、分周器18の出力信号2として、(電圧制御発振器の周波数f2)/eの周波数信号を、逓倍器19の出力信号3として、{(電圧制御発振器の周波数f2)/e}×yの周波数信号を、分周器20の出力信号4として、{(電圧制御発振器の周波数f2)/(e×g)}×yの周波数信号を、逓倍器21の出力信号5として、{(電圧制御発振器の周波数f2)/(e×g)}×(y×z)の周波数信号を出力し、分周比e、gと逓倍比y、zを任意に設定することにより所望の周波数の出力信号を得ることが可能となる。
尚、本第二の実施例においては、二つの分周器と二つの逓倍器を用いた実施例を示したが、本発明はこれに限るものではなく、分周器のトータルの分周比をAとし、逓倍器のトータルの逓倍比をZとすると、下記の(6)、(7)式を満足する範囲で任意の数の分周器及び逓倍器を使用して多周波出力位相同期発振器を構成可能である。
基準信号周波数f1=(電圧制御発振器の周波数f2)/N・・・・(6)
N=A/Z・・・・(7)
但し、N、A、Zは1から始まる整数とする。
又、本第二の実施例に、前述した変形例を適応して構成することも可能である。
基準信号周波数f1=(電圧制御発振器の周波数f2)/N・・・・(6)
N=A/Z・・・・(7)
但し、N、A、Zは1から始まる整数とする。
又、本第二の実施例に、前述した変形例を適応して構成することも可能である。
1・・位相同期発振器、
2・・位相比較器、
3・・ループフィルタ、
4・・電圧制御発振器、
5・・分周器、
6・・多周波出力位相同期発振器、
7、8、9、10・・分周器、
11・・多周波出力位相同期発振器、
12・・フィルタ、
13・・バッファアンプ、
14・・フィルタ、
15・・フィルタ、
16・・バッファアンプ、
17・・多周波出力位相同期発振器、
18・・分周器、
19・・逓倍器、
20・・分周器、
21・・逓倍器
2・・位相比較器、
3・・ループフィルタ、
4・・電圧制御発振器、
5・・分周器、
6・・多周波出力位相同期発振器、
7、8、9、10・・分周器、
11・・多周波出力位相同期発振器、
12・・フィルタ、
13・・バッファアンプ、
14・・フィルタ、
15・・フィルタ、
16・・バッファアンプ、
17・・多周波出力位相同期発振器、
18・・分周器、
19・・逓倍器、
20・・分周器、
21・・逓倍器
Claims (4)
- 位相比較器とループフィルタと電圧制御発振器と分周器とをループ状に接続し、前記位相比較器に基準入力信号と所定の分周比に分周された前記電圧制御発振器の出力信号とを入力することにより前記電圧制御発振器を基準入力信号に同期させて出力信号を取り出す位相同期回路において、
前記分周器を複数の分周器を直列接続して構成し、第一の分周器の分周比をa、第二の分周機の分周比をb、第三の分周器の分周比をc、第四の分周器の分周比をd、第Mの分周器の分周比をmとし、入力する基準信号の周波数をf1とし、電圧制御発振器の出力周波数をf2とし、直列接続された複数の分周器のトータルの分周比をNとした際に、
基準信号の周波数f1=電圧制御発振器の周波数f2/N
N=a×b×c×d×・・・×m
但し、N、a、b、c、d、・・・、mはいずれも1から始まる整数とする。
の関係式を満足し、第一の分周器の外部出力側、第二の分周器の外部出力側、第三の分周器の外部出力側、第四の分周器の外部出力側、第mの分周器の外部出力側より夫々所望の周波数の信号を出力したことを特徴とする多周波出力位相同期発振器。 - 前記複数の分周器の外部出力側に、バッファアンプ、或いはフィルタを追加したことを特徴とする請求項1に記載の多周波出力位相同期発振器。
- 位相比較器とループフィルタと電圧制御発振器と分周器、及び逓倍器とをループ状に接続し、前記位相比較器に基準入力信号と所定の分周比に分周された前記電圧制御発振器の出力信号とを入力することにより前記電圧制御発振器を基準入力信号に同期させて出力信号を取り出す位相同期回路において、
前記分周器、及び逓倍器を夫々一つ、或いは複数を任意の配列で直列に接続して構成し、一つ、或いは複数の分周器のトータルの分周比をAとし、一つ、或いは複数の逓倍器のトータルの逓倍比をZとし、直列接続された分周器と逓倍器のトータルの分周比をNとした際に、
基準信号の周波数f1=電圧制御発振器の周波数f2/N
N=A/Z
但し、N、A、Zはいずれも1から始まる整数とする。
の関係式を満足し、一つ、或いは複数の分周器の外部出力側、一つ、或いは複数の逓倍器の外部出力側より夫々所望の周波数の信号を出力したことを特徴とする多周波出力位相同期発振器。 - 前記分周器、或いは逓倍器の外部出力側に、バッファアンプ、或いはフィルタを追加したことを特徴とする請求項3に記載の多周波出力位相同期発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005067359A JP2006254060A (ja) | 2005-03-10 | 2005-03-10 | 多周波出力位相同期発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005067359A JP2006254060A (ja) | 2005-03-10 | 2005-03-10 | 多周波出力位相同期発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006254060A true JP2006254060A (ja) | 2006-09-21 |
Family
ID=37094071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005067359A Pending JP2006254060A (ja) | 2005-03-10 | 2005-03-10 | 多周波出力位相同期発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006254060A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009101791A1 (ja) * | 2008-02-14 | 2009-08-20 | Panasonic Corporation | シンセサイザと、これを用いた受信装置 |
JP2009188850A (ja) * | 2008-02-08 | 2009-08-20 | Nec Electronics Corp | ローカル信号生成回路 |
-
2005
- 2005-03-10 JP JP2005067359A patent/JP2006254060A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188850A (ja) * | 2008-02-08 | 2009-08-20 | Nec Electronics Corp | ローカル信号生成回路 |
WO2009101791A1 (ja) * | 2008-02-14 | 2009-08-20 | Panasonic Corporation | シンセサイザと、これを用いた受信装置 |
JP2009194613A (ja) * | 2008-02-14 | 2009-08-27 | Panasonic Corp | シンセサイザと、これを用いた受信装置及び電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5673808B2 (ja) | クロック生成回路 | |
TW480825B (en) | Low jitter phase-locked loop with duty-cycle control | |
KR100245580B1 (ko) | Pll 회로 | |
KR100251263B1 (ko) | 주파수 체배 회로 | |
US6441667B1 (en) | Multiphase clock generator | |
JPH0537364A (ja) | 位相同期ループ | |
US8536911B1 (en) | PLL circuit, method of controlling PLL circuit, and digital circuit | |
KR20170083816A (ko) | 디지털 위상 고정 루프 및 그의 구동방법 | |
JPWO2007091516A1 (ja) | フラクショナル−n方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路 | |
US9019016B2 (en) | Accumulator-type fractional N-PLL synthesizer and control method thereof | |
DE60336832D1 (de) | Voreinstellschaltung für einen spannungsgesteuerten oszillator | |
US8130048B2 (en) | Local oscillator | |
US5710524A (en) | Clock synthesizer for low EMI applications | |
JP2006254060A (ja) | 多周波出力位相同期発振器 | |
JP2011172071A (ja) | Pll回路 | |
JP2011166684A (ja) | 基準周波数信号源 | |
JP3772668B2 (ja) | 位相同期ループを用いた発振回路 | |
US10659059B2 (en) | Multi-phase clock generation circuit | |
JP2005033581A (ja) | フラクショナル−n方式の位相同期ループ形周波数シンセサイザ | |
JP4499009B2 (ja) | 分周回路、クロック生成回路、およびそれを搭載した電子機器 | |
JP2004525548A (ja) | 精密位相生成装置 | |
US10305493B2 (en) | Phase-locked loop and frequency synthesizer | |
JP2002280897A (ja) | フルディジタルpll回路 | |
JPH0528830Y2 (ja) | ||
JP6753132B2 (ja) | 信号源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |