KR20150076959A - 디지털 분주기 및 그를 이용한 주파수 합성 장치 - Google Patents

디지털 분주기 및 그를 이용한 주파수 합성 장치 Download PDF

Info

Publication number
KR20150076959A
KR20150076959A KR1020130165715A KR20130165715A KR20150076959A KR 20150076959 A KR20150076959 A KR 20150076959A KR 1020130165715 A KR1020130165715 A KR 1020130165715A KR 20130165715 A KR20130165715 A KR 20130165715A KR 20150076959 A KR20150076959 A KR 20150076959A
Authority
KR
South Korea
Prior art keywords
signal
division
frequency
divider
dividing
Prior art date
Application number
KR1020130165715A
Other languages
English (en)
Inventor
김명수
이재형
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130165715A priority Critical patent/KR20150076959A/ko
Priority to EP14275091.8A priority patent/EP2890014A1/en
Publication of KR20150076959A publication Critical patent/KR20150076959A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/48—Gating or clocking signals applied to all stages, i.e. synchronous counters with a base or radix other than a power of two
    • H03K23/483—Gating or clocking signals applied to all stages, i.e. synchronous counters with a base or radix other than a power of two with a base which is an odd number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 디지털 분주기 및 그를 이용한 주파수 합성 장치에 관한 것으로, 본 발명의 일 구현예에 따른 디지털 분주기는, 복수의 논리 분주 소자를 포함하는 분주부 및 입력 신호 및 상기 복수의 논리 분주 소자의 출력을 각각 입력받고, 상기 복수의 논리 분주 소자의 출력을 이용하여 상기 입력 신호를 소정의 분주비로 분주한 분주 신호를 출력하는 분주 제어부를 포함한다.

Description

디지털 분주기 및 그를 이용한 주파수 합성 장치 {DIGITAL DIVIDER AND FREQUENCY SYNTHESIZER USING THE SAME}
본 발명은 디지털 분주기 및 그를 이용한 주파수 합성 장치에 관한 것이다.
무선통신 분야에서, 송수신을 위한 안정적인 주파수를 생성하기 위하여 주파수 합성 장치가 광범위하게 사용되고 있다.
최근의 주파수 합성 장치의 주요한 요구 사항은 소형화에 관한 것이다. 즉, 전자 기기의 컴팩트화가 이루어짐에 따라, 주파수 합성 장치에서 대해서도 소형화에 대한 요구가 커지고 있다.
이러한 주파수 합성 장치로는 전압 제어 발진기(Voltage Controlled Oscillator)를 포함하는 위상 동기 루프(PLL : Phase Lock Loop)를 이용하고 있다. 그러나 종래의 주파수 합성 장치는 아날로그 회로를 기반으로 구성되어 있다.
특히, 주파수 합성 장치에 요구되는 분주기의 경우, 아날로그 방식이 주로 사용되었으며, 이러한 방식으로 펄스 스왈로 분주기 등이 사용되었다.
펄스 스왈로 분주기는 1/N, 1/N+1로 분주하기 위하여, 예컨대 P 카운터 및 S 카운터 등과 같이 복수의 카운터가 필수적으로 요구되었다.
이로 인하여 주파수 합성 장치 또는 위상 동기 루프의 크기가 큰 한계점을 가지고 있다.
하기의 특허문헌 1은 AFC 제어 장치, AFC 제어 방법, AFC 제어 프로그램 및 이동 통신 장치에 관한 것이고, 특허문헌 2는 자동 주파수 제어 장치 및 방법에 관한 것이다. 그러나 이러한 특허 문헌들도 IC 등의 오류로 인한 캐패시터 뱅크의 매칭 오차가 존재하는 경우, 순차적인 라킹이 요구되어 락 타임이 증가되는 한계점을 여전히 가지고 있다.
하기의 특허문헌 1은 주파수 분주기 및 이를 이용한 위상 동기 루프 장치에 관한 것이고, 특허문헌 2는 위상 동기 루프 회로 및 위상 동기 루프 회로에서의주파수 변조 방법에 관한 것이나, 이러한 특허 문헌1및 2도 상술한 바와 같이 복수의 카운터를 요구하거나 아날로그 분주기가 사용되고 있는 점에서, 상술한 한계점을 여전히 가지고 있다.
한국 공개특허공보 제10- 2006-0122541호 한국 등록특허공보 제 10-0360995호
본 발명의 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 보다 간단한 구조의 디지털 분주기를 제공하고, 이를 이용하여 주파수 합성 장치를 구성함으로써 소형화된 디지털 분주기 및 그를 이용한 주파수 합성 장치를 제공하는 것이다.
본 발명의 제1 기술적인 측면은 디지털 분주기를 제안한다. 상기 디지털 분주기는, 복수의 논리 분주 소자를 포함하는 분주부 및 입력 신호 및 상기 복수의 논리 분주 소자의 출력을 각각 입력받고, 상기 복수의 논리 분주 소자의 출력을 이용하여 상기 입력 신호를 소정의 분주비로 분주한 분주 신호를 출력하는 분주 제어부를 포함한다.
일 실시예에서, 상기 분주 회로부는 2분주를 수행할 수 있는 복수의 플립 플롭을 직렬 연결하여 구성될 수 있다.
일 실시예에서, 상기 분주 제어부는 상기 분주비가 2n이면, 상기 복수의 논리 분주 소자 중 어느 하나의 출력을 상기 분주 신호로서 출력할 수 있다.
일 실시예에서, 상기 분주 제어부는 상기 분주비가 2N이 아닌 짝수이면, 50%의 분주비 신호를 이용하여 상기 분주비를 결정할 수 있다. 앞
일 실시예에서, 상기 분주 제어부는 상기 복수의 논리 분주 소자의 출력을 입력받고, 입력받은 신호 중 어느 하나를 상기 분주 신호로서 출력하는 멀티플렉서를 포함할 수 있다.
일 실시예에서, 상기 분주 제어부는 상기 분주비가 홀수이면, N/2+0.5의 시간 동안 ON 타임을, N/2-0.5의 시간 동안 OFF 타임을 적용하여 상기 홀수의 분주비를 결정할 수 있다.
본 발명의 제2 기술적인 측면은 주파수 합성 장치를 제안한다. 상기 주파수 합성 장치는, 참조 신호와 분주 신호의 위상 및 주파수 차를 검출하고, 그 차이에 따라 주파수를 가변하여 발진 신호를 출력하는 아날로그 회로부 및 상기 발진 신호의 출력 주파수를 분주하여 상기 분주 신호를 상기 아날로그 회로부에 피드백하는 디지털 회로부를 포함한다.
일 실시예에서, 상기 아날로그 회로부는, 상기 분주 신호와 상기 참조 신호를 입력 받고, 상기 분주 신호의 주파수와 상기 참조 신호의 주파수의 위상 차이를 출력하는 위상 비교기 및 상기 위상 차이에 상응하는 컨트롤 신호를 입력받고, 상기 컨트롤 신호에 따라 새로운 발진 신호를 출력하는 전압 제어 발진기를 포함할 수 있다.
일 실시예에서, 상기 아날로그 회로부는, 상기 위상 비교기로부터 출력된 상기 위상 차이에 따라 캐패시터를 충전 또는 방전하는 전하 펌프 및 상기 전하 펌프로부터 출력된 전류를 이용하여 상기 컨트롤 신호를 생성하는 필터기를 더 포함할 수 있다.
일 실시예에서, 상기 디지털 회로부는 상기 발진 신호의 출력 주파수를 소정의 분주비로 분주하여 상기 위상 비교기에 상기 분주 신호로서 입력하는 디지털 분주기를 포함할 수 있다.
일 실시예에서, 상기 디지털 분주기는, 복수의 논리 분주 소자를 포함하는 분주부 및 상기 발진 신호 및 상기 복수의 논리 분주 소자의 출력을 각각 입력받고, 상기 복수의 논리 분주 소자의 출력을 이용하여 상기 발진 신호를 소정의 분주비로 분주한 분주 신호를 출력하는 분주 제어부를 포함할 수 있다.
일 실시예에서, 상기 분주 회로부는 2분주를 수행할 수 있는 복수의 플립 플롭을 직렬 연결하여 구성될 수 있다.
일 실시예에서, 상기 분주 제어부는 상기 분주비가 2N이 아닌 짝수이면, 50%의 분주비 신호를 이용하여 상기 분주비를 결정할 수 있다.일 실시예에서, 상기 분주 제어부는 상기 분주비가 2N이 아닌 짝수이면, 50%의 분주비 신호를 이용하여 상기 분주비를 결정할 수 있다.
일 실시예에서, 상기 분주 제어부는 상기 복수의 논리 분주 소자의 출력을 입력받고, 입력받은 신호 중 어느 하나를 상기 분주 신호로서 출력하는 멀티플렉서를 포함할 수 있다.
일 실시예에서, 상기 분주 제어부는 상기 분주비가 홀수이면, N/2+0.5의 시간 동안 ON 타임을, N/2-0.5의 시간 동안 OFF 타임을 적용하여 상기 홀수의 분주비를 결정할 수 있다.
본 발명의 일 실시형태에 의하면, 보다 간단한 구조의 디지털 분주기를 제공하고, 이를 이용하여 주파수 합성 장치를 구성함으로써 주파수 합성 장치의 소형화를 달성할 수 있는 효과가 있다.
도 1은 일반적인 주파수 합성기의 일 예를 도시하는 구성도이다.
도 2는 본 발명에 따른 주파수 합성기의 일 실시예를 도시하는 구성도이다.
도 3은 도 2의 디지털 분주기의 일 실시예를 도시하는 구성도이다.
도 4는 본 발명에 따른 디지털 분주기의 출력 신호를 도시하는 참고도이다.
도 5는 본 발명에 따른 디지털 분주기의 분주를 설명하기 위한 참고도이다.
도 6은 본 발명에 따른 디지털 분주기의 다른 출력의 일예를 설명하는 참고도이다.
도 7은 본 발명의 일 시뮬레이션 데이터를 도시하는 참고 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도 1은 일반적인 주파수 합성기의 일 예를 도시하는 구성도이다.
도 1에 도시된 주파수 합성기의 일 예는, 위상 비교기(110), 전하 펌프(120), 필터기(130), 전압 제어 발진기(140), 분주기(150) 및 모듈레이터(160)를 포함하고 있다. 모듈레이터(160)는 변조 신호를 분주기(150)에 제공하여 변조를 제어할 수 있다.
도시된 분주기(150)는 펄스 스왈로 분주기로 구성되고 있다. 즉, 분주기(150)는 1/N, 1/N+1로 분주하는 펄스스왈로 방식을 사용할 수 있다.
이러한 분주기(150)는, 발진 신호를 1/P 혹은 1/(P+1) 로 분주하는 프리스케일러와, 1/M 분주비를 갖고 프리스케일러로부터 출력되는 펄스를 카운팅하는 P카운터와, P 카운터(22)의 카운팅값에 따라서 프리스케일러의 분주비를 1/P 혹은 1/(P+1)로 선택 제어하는 S카운터를 포함할 수 있다.
이와 같이, 도 1에 도시된 주파수 합성기의 일 예의 경우, 모듈레이터(160)를 제외한 나머지 구성 요소들은 아날로그 회로로서 구성된다.
특히, 아날로그 회로로 구현된 펄스 스왈로 분주기(150)의 경우, P 카운터 및 S 카운터 등과 같이 복수의 카운터가 요구되므로, 실제적인 구현에 있어서 그 크기가 커지는 한계성이 존재하게 된다.
도 2는 본 발명에 따른 주파수 합성기의 일 실시예를 도시하는 구성도이다.
도 2를 참조하면, 주파수 합성기의 일 실시예는 아날로그 회로부 및 디지털 회로부를 포함할 수 있다.
아날로그 회로부는 참조 신호와 분주 신호의 위상 및 주파수 차를 검출하고, 그 차이에 따라 주파수를 가변하여 발진 신호를 출력하는 회로이며, 위상 비교기(210), 전하 펌프(220), 필터기(230) 및 전압 제어 발진기(240)를 포함한다.
디지털 회로부는 발진 신호의 출력 주파수를 분주하여 분주 신호를 아날로그 회로부에 피드백하하는 회로로서, 디지털 분주기(250) 및 모듈레이터(260)를 포함하고 있다.
즉, 본 발명은 디지털 회로로 구성된 디지털 분주기(250)를 사용하고 있다. 실시예에 따라, 디지털 분주기(250)와 모듈레이터(260)은 하나의 집적회로로서 구현될 수 있다.
위상 비교기(210)는 참조 신호와 분주 신호를 입력받아 두 신호의 주파수 위상을 비교한다. 위상 비교기(210)는 참조 신호와 분주 신호의 위상 차이에 해당하는 출력 신호를 전하 펌프(220)에 제공한다.
전하 펌프(220)는 위상 비교기(210)의 출력 신호를 입력받고, 그에 상응하는 전류를 출력한다.
일 실시예에서, 전하 펌프(220)는 위상 비교기(210)로부터 출력된 위상 차이에 따라 캐패시터를 충전 또는 방전함으로써, 상기 위상 차이에 해당하는 신호를 출력할 수 있다.
전하 펌프(220)에서 출력된 전류는 필터기(230)로 입력되고, 필터기(230)는 입력된 전류를 전압으로 변환하여 전압 제어 발진기(240)에 제공할 수 있다. 여기에서, 필터기(230)에서 출력된 전압은 전압 제어 발진기(240)의 컨트롤 신호로서 사용될 수 있다.
전압 제어 발진기(Voltage Controlled Oscillator)(240)는 참조 신호와 분주 신호의 위상 차이에 상응하는 컨트롤 신호를 입력받고, 컨트롤 신호에 따라 새로운 발진 신호를 출력할 수 있다.
전압 제어 발진기(240)의 출력 신호, 즉, 새로운 발진 신호는 디지털 분주기(250)에 의하여 분주되어 위상 비교기(210)로 피드백 입력 될 수 있다.
디지털 분주기(250)는 전압 제어 발진기(240)에서 출력된 발진 신호를 소정의 비율로 분주할 수 있다. 예를 들어, 분주기(250)는 참조 신호와 동일한 주파수를 가지도록, 발신 신호를 분주하여 분주 신호를 생성할 수 있다. 여기에서, 상술한 참조 신호, 발진 신호 및 분주 신호는 전압 신호일 수 있다.
또한, 디지털 분주기(250)는 모듈레이터(260)에서 제공되는 변조 신호를 반영하여 변조된 분주 신호를 위상 비교기(210)에 제공할 수 있다.
도 3은 도 2의 디지털 분주기의 일 실시예를 도시하는 구성도로서, 이하 도 3을 참조하여 디지털 분주기에 대하여 더 상세히 설명한다.
도 3을 참조하면, 디지털 분주기(250)는 복수의 논리 분주 소자를 포함하는 분주부(310) 및 분주부의 출력을 이용하여 분주 신호를 출력하는 분주 제어부(320)를 포함할 수 있다.
일 실시예에서, 분주부(310)는 직렬 연결된 복수의 논리 분주 소자(311 내지 31N)로 구성될 수 있다. 예를 들어, 분주부(310)는 직렬 연결된 복수의 플립 플롭으로 구성될 수 있다. 여기에서, 플립 플롭은 각각 2분주를 수행할 수 있다.
분주 제어부(320)는 입력 신호 및 복수의 논리 분주 소자의 출력을 각각 입력받고, 복수의 논리 분주 소자의 출력을 이용하여 입력 신호를 소정의 분주비로 분주한 분주 신호를 출력할 수 있다. 여기에서, 입력 신호는 발진 신호일 수 있다.
일 실시예에서, 분주 제어부(320)는 상기 분주비가 홀수인지 또는 짝수(2n 이아닌 분주비는 다르게동작)인지에 따라 다르게 동작할 수 있다.
예를 들어, 상기 분주비가 2n이면, 분주 제어부(320)는 복수의 논리 분주 소자 중 어느 하나의 출력을 분주 신호로서 출력할 수 있다. 즉, 디지털 분주기(250)의 논리 분주 소자 각각은 2분주를 수행하게 되므로, 그러한 논리 분주 소자의 출력을, 분주 신호로서 이용할 수 있다.
다른 예를 들어, 상기 분주비가 홀수이면, 분주 제어부(320)는 홀수의 분주비를 N/2+0.5와 N/2-0.5으로구분하여 분주를 제어할 수 있다. 이에 대해서는 도 5를 참조하여 이하에서 보다 상세히 설명한다.
일 실시예에서, 짝수의 분주비 만이 요구되는 경우, 분주 제어부(320)는 멀티플렉서 소자로서 간단하게 구현될 수 있다. 즉, 분주 제어부(320)는 복수의 논리 분주 소자의 출력을 각각 입력받고, 입력받은 복수의 논리 분주 소자의 출력 중 어느 하나를 분주 신호로서 출력하는 멀티플렉서로 구현될 수 있다.
이러한 분주 제어부(320)에 대해서는 도 4 내지 도 6을 참조하여 이하에서 보다 상세히 설명한다.
도 4는 본 발명에 따른 디지털 분주기의 출력 신호를 도시하는 참고도이고, 도 5는 본 발명에 따른 디지털 분주기의 분주를 설명하기 위한 참고도이다.
도 4는 디지털 분주기에 입력되는 발진 신호와, 그러한 발진 신호의 2분주 신호 및 3분주 신호를 도시하고 있다. 도 5는 도 4의 식별번호 510의 확대된 신호들을 도시하고 있다.
이하, 도 3 내지 도 5를 참조하여, 디지털 분주기의 구동 동작에 대하여 설명한다.
1번째 논리 분주 소자(311)의 출력은 2n 분주 신호에 해당하므로, 분주비가 2인 경우, 1번째 논리 분주 소자(311)의 출력을 2분주 신호로서 출력할 수 있다. 마찬가지로, 분주비가 4인 경우, 2번째 논리 분주 소자(312)의 출력을 4분주 신호로서 출력할 수 있다.
즉, 분주비가 2n에 해당하면, 직렬 연결된 논리 분주 소자(311)의 출력 중 어느 하나를 이용함으로써 간단하게 분주 신호를 생성할 수 있다.
한편, 분주비가 2n 이 아닌 짝수비(6, 10 등)인 경우, 50%의 분주비 신호를 이용해서 분주를 수행할 수 있다. 예를 들어, 분주비가 6인 경우, 2분주 신호의 50% 분주비를 이용하여 분주를 수행할 수 있다.
반면, 분주비가 홀수인 경우, 논리 분주 소자(311 내지 31N) 자체의 출력으로서는 분주비를 만족시킬 수 없으므로, 분주 제어부(320)는 별도의 처리를 수행하여야 한다.
이를 위하여, 분주 제어부(320)는 홀수의 분주비를 N/2+0.5와 N/2-0.5의 결합으로 구분할 수 있다. 즉, 도시된 3분주의 경우, 3분주를 2와 1의 결합으로 구분할 수 있다. 일반화 하면 홀수 분주비(N)은 N/2+0.5와 N/2-0.5의 듀티비를 가진다.
이후, 분주 제어부(320)는 N/2+0.5에 해당하는 시간 동안 ON 타임을, N/2-0.5에 해당하는 시간동안 OFF 타임으로 설정하여, 홀수의 1주기를 가지는 분주 신호를 생성할 수 있다. 여기에서, ON 타임과 OFF 타임은 예시적인 것이므로, N/2+0.5의 시간동안 ON 타임을, N/2-0.5의 시간동안 OFF 타임으로 설정할 수 있음은 자명하다.
도 6은 본 발명에 따른 디지털 분주기의 다른 출력 예를 설명하는 참고도이다.
도시된 예에서는 입력 신호에 대한 2분주, 3분주, 6분주, 5분주, 7분주 및 9분주 신호를 도시하고 있다.
상술한 바와 같이, 분주비가 2n에 해당하면, 직렬 연결된 논리 분주 소자(310) 중 어느 하나의 출력으로서 분주 신호를 생성할 수 있다.
3분주의 예의 경우, 2분주 신호의 한 주기 동안 high값을 가지고, 2분 주 신호의 50% 듀티(즉, 2분주 신호의 반 주기) 동안 low 값을 가지도록 제어함으로써 3분주 신호를 생성할 수 있다. 여기에서, 2분주 신호는 직렬 연결된 논리 분주 소자(310) 중 첫 번째 소자(311)의 출력에 해당한다.
6분주 신호의 경우, 3분주 신호를 2분주함으로써 6분주신호를 생성할수 있다. 5분주 신호의 경우, 6분주의 1주기와 2분주의1주기로 구현될 수 있으므로, 상술한 3분주 신호의 예와 유사하게 분주를 수행할 수 있다. 7분주 신호와 9분주 신호의 경우도 마찬가지이다.
도 7은 본 발명의 일 시뮬레이션 데이터를 도시하는 참고 그래프로서, 본 발명에 따른 디지털 분주기를 이용한 위상 동기 루프의 성능을 도시하고 있다.
도시된 바와 같이, 디지털 분주기를 이용함에도, 필요한 주파수에서 높은 성능이 성공적으로 나오고 있음을 알 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
110 : 위상 비교기
120 : 전하 펌프
130 : 필터기
140 : 전압제어 발진기
150 : 분주기
160 : 모듈레이터
210 : 위상 비교기
220 : 전하 펌프
230 : 필터기
240 : 전압제어 발진기
250 : 디지털 분주기
260 : 모듈레이터
310 : 분주부
311 ~ 31N : 논리 분주 소자
320 : 분주 제어부

Claims (15)

  1. 복수의 논리 분주 소자를 포함하는 분주부; 및
    입력 신호 및 상기 복수의 논리 분주 소자의 출력을 각각 입력받고, 상기 복수의 논리 분주 소자의 출력을 이용하여 상기 입력 신호를 소정의 분주비로 분주한 분주 신호를 출력하는 분주 제어부;
    를 포함하는 디지털 분주기.
  2. 제1항에 있어서, 상기 분주 회로부는
    2분주를 수행할 수 있는 복수의 플립 플롭을 직렬 연결하여 구성되는 디지털 분주기.
  3. 제1항에 있어서, 상기 분주 제어부는
    상기 분주비가 2N 이면, 상기 복수의 논리 분주 소자 중 어느 하나의 출력을 상기 분주 신호로서 출력하는 디지털 분주기.
  4. 제1항에 있어서, 상기 분주 제어부는
    상기 분주비가 2N이 아닌 짝수이면, 50%의 분주비 신호를 이용하여 상기 분주비를 결정하는 디지털 분주기.
  5. 제3항에 있어서, 상기 분주 제어부는
    상기 복수의 논리 분주 소자의 출력을 입력받고, 입력받은 신호 중 어느 하나를 상기 분주 신호로서 출력하는 멀티플렉서;
    포함하는 디지털 분주기.
  6. 제1항에 있어서, 상기 분주 제어부는
    상기 분주비가 홀수이면, N/2+0.5의 시간 동안 ON 타임을, N/2-0.5의 시간 동안 OFF 타임을 적용하여 상기 홀수의 분주비를 결정하는 디지털 분주기.
  7. 참조 신호와 분주 신호의 위상 및 주파수 차를 검출하고, 그 차이에 따라 주파수를 가변하여 발진 신호를 출력하는 아날로그 회로부; 및
    상기 발진 신호의 출력 주파수를 분주하여 상기 분주 신호를 상기 아날로그 회로부에 피드백하는 디지털 회로부;
    를 포함하는 주파수 합성 장치.
  8. 제7항에 있어서, 상기 아날로그 회로부는
    상기 분주 신호와 상기 참조 신호를 입력 받고, 상기 분주 신호의 주파수와 상기 참조 신호의 주파수의 위상 차이를 출력하는 위상 비교기; 및
    상기 위상 차이에 상응하는 컨트롤 신호를 입력받고, 상기 컨트롤 신호에 따라 새로운 발진 신호를 출력하는 전압 제어 발진기;
    를 포함하는 주파수 합성 장치.
  9. 제8항에 있어서, 상기 아날로그 회로부는
    상기 위상 비교기로부터 출력된 상기 위상 차이에 따라 캐패시터를 충전 또는 방전하는 전하 펌프; 및
    상기 전하 펌프로부터 출력된 전류를 이용하여 상기 컨트롤 신호를 생성하는 필터기;
    를 포함하는 주파수 합성 장치.
  10. 제8항에 있어서, 상기 디지털 회로부는
    상기 발진 신호의 출력 주파수를 소정의 분주비로 분주하여 상기 위상 비교기에 상기 분주 신호로서 입력하는 디지털 분주기;
    를 포함하는 주파수 합성 장치.
  11. 제10항에 있어서, 상기 디지털 분주기는
    복수의 논리 분주 소자를 포함하는 분주부; 및
    상기 발진 신호 및 상기 복수의 논리 분주 소자의 출력을 각각 입력받고, 상기 복수의 논리 분주 소자의 출력을 이용하여 상기 발진 신호를 소정의 분주비로 분주한 분주 신호를 출력하는 분주 제어부;
    를 포함하는 주파수 합성 장치.
  12. 제11항에 있어서, 상기 분주 회로부는
    2분주를 수행할 수 있는 복수의 플립 플롭을 직렬 연결하여 구성되는 주파수 합성 장치.
  13. 제11항에 있어서, 상기 분주 제어부는
    상기 분주비가 2N 이면, 상기 복수의 논리 분주 소자 중 어느 하나의 출력을 상기 분주 신호로서 출력하는 주파수 합성 장치.
  14. 제11항에 있어서, 상기 분주 제어부는
    상기 분주비가 2N이 아닌 짝수이면, 50%의 분주비 신호를 이용하여 상기 분주 신호를 생성하는 주파수 합성 장치.
  15. 제11항에 있어서, 상기 분주 제어부는
    상기 분주비가 홀수이면, N/2+0.5의 시간 동안 ON 타임을, N/2-0.5의 시간 동안 OFF 타임을 적용하여 홀수의 분주비를 결정하는 주파수 합성 장치.
KR1020130165715A 2013-12-27 2013-12-27 디지털 분주기 및 그를 이용한 주파수 합성 장치 KR20150076959A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130165715A KR20150076959A (ko) 2013-12-27 2013-12-27 디지털 분주기 및 그를 이용한 주파수 합성 장치
EP14275091.8A EP2890014A1 (en) 2013-12-27 2014-04-24 Digital divider and frequency synthesizer using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130165715A KR20150076959A (ko) 2013-12-27 2013-12-27 디지털 분주기 및 그를 이용한 주파수 합성 장치

Publications (1)

Publication Number Publication Date
KR20150076959A true KR20150076959A (ko) 2015-07-07

Family

ID=50774785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130165715A KR20150076959A (ko) 2013-12-27 2013-12-27 디지털 분주기 및 그를 이용한 주파수 합성 장치

Country Status (2)

Country Link
EP (1) EP2890014A1 (ko)
KR (1) KR20150076959A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106982056B (zh) * 2016-01-15 2020-05-19 深圳市中兴微电子技术有限公司 一种保持分频时钟相位一致的方法及分频电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061418A (en) * 1998-06-22 2000-05-09 Xilinx, Inc. Variable clock divider with selectable duty cycle
KR100360995B1 (ko) 2000-03-03 2002-11-23 닛본 덴기 가부시끼가이샤 위상 동기 루프 회로 및 위상 동기 루프 회로에서의주파수 변조 방법
KR100723152B1 (ko) 2005-05-27 2007-05-30 삼성전기주식회사 주파수 분주기 및 이를 이용한 위상 동기 루프 장치
TWI355805B (en) * 2008-06-03 2012-01-01 Ind Tech Res Inst Frequency divider

Also Published As

Publication number Publication date
EP2890014A1 (en) 2015-07-01

Similar Documents

Publication Publication Date Title
US7741886B2 (en) Frequency divider
US6794944B2 (en) Lock detection circuit
KR101664634B1 (ko) 주파수 신호 생성 시스템 및 디스플레이 장치
US5614869A (en) High speed divider for phase-locked loops
KR20120138211A (ko) 디지털 위상 고정 루프 시스템 및 방법
US8565368B1 (en) Wide range multi-modulus divider in fractional-N frequency synthesizer
KR100723152B1 (ko) 주파수 분주기 및 이를 이용한 위상 동기 루프 장치
US7332945B2 (en) Divider having dual modulus pre-scaler and an associated method
US8004320B2 (en) Frequency synthesizer, frequency prescaler thereof, and frequency synthesizing method thereof
KR20180006964A (ko) 주파수 분할기, 위상-동기 루프, 트랜시버, 무선국 및 주파수 분할 방법
WO2012035941A1 (ja) 分周回路およびそれを備えたｐｌｌ回路並びに半導体集積回路
CN106549667B (zh) 数字小数分频器及其分频方法
US7813466B2 (en) Jitter-free divider
JP2017512446A (ja) 周波数シンセサイザ
US10700669B2 (en) Avoiding very low duty cycles in a divided clock generated by a frequency divider
KR20150076959A (ko) 디지털 분주기 및 그를 이용한 주파수 합성 장치
US7271664B2 (en) Phase locked loop circuit
US7558361B2 (en) Phase-switching dual modulus prescaler
CN110460328B (zh) 任意整数分频器及锁相环系统
US7242231B2 (en) Programmable fractional-N clock generators
US10560053B2 (en) Digital fractional frequency divider
US7231012B2 (en) Programmable frequency divider
US9698800B2 (en) System and method for clock generation with an output fractional frequency divider
Xiu All digital FPGA-implementable time-average-frequency direct period synthesis for IoT applications
KR101323672B1 (ko) 프리스케일러, 듀얼 모드 프리스케일러 및 이를 이용한 위상 고정 회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid