CN100468973C - 一种改进的相位开关型预分频器 - Google Patents
一种改进的相位开关型预分频器 Download PDFInfo
- Publication number
- CN100468973C CN100468973C CNB2004100176077A CN200410017607A CN100468973C CN 100468973 C CN100468973 C CN 100468973C CN B2004100176077 A CNB2004100176077 A CN B2004100176077A CN 200410017607 A CN200410017607 A CN 200410017607A CN 100468973 C CN100468973 C CN 100468973C
- Authority
- CN
- China
- Prior art keywords
- circuit
- output
- signal
- divider
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明为一种改进的相位开关型预分频器,它由通常的主分频电路引入检测电路和控制电路而组成。对相位开关技术固有的初始相位不固定的问题进行了改进。引入的检测电路能够正确的判断预分频器的多相位输出信号的初始相位关系,并给出相应的控制信号,使控制电路能够正确的进行相位的切换。本发明提高了电路结构的稳定性,使之能够在各种状态下正常分频。
Description
技术领域
本发明属频率合成器技术领域,具体涉及频率合成器中一种改进型相位开关预分频器。
背景技术
由于锁相环可以对频率和相位进行调制与解调,所以如今被广泛地应用于各种通信电路中,如频率发生器,时钟恢复电路等。在高频率的锁像环、频率合成器设计中,预分频器的设计起着非常关键的作用,因为它直接决定了频率合成器能够合成的最高频率。预分频器直接接受VCO(压控振荡器)的高频输出信号,把分频后的信号送给可编程除法器,进一步进行分频调整,形成PFD(鉴频鉴相器)的输入信号。如图1所示。
由于预分频器工作在很高的频率上,要对其进行除N/N+1的除法比调整是很困难的事。通常会采用相位开关的技术实现,但相位开关技术的固有问题是输出的多相位信号的初始相位关系是不确定的。故需要设计一种检测、控制电路对输出的多相位信号的相位关系进行判断,使控制电路能正确的给出分频信号。
参考文献:
[1]Keliu Shu,Edgar Sánchez-Sinencio,José Silva-Martínez,and Sherif H.K.Embabi,”A2.4-GHz Monolithic Fractional-N Frequency Synthesizer With Robust Phase-SwitchingPrescaler and Loop Capacitance Multiplier”,IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.38,NO.6,JUNE 2003
[2]Rami Ahola and Kari Halonen,“A 4GHz CMOS Mutiple Modulus Prescaler”。0-7803-5008-1/98 1998 IEEE
[3]T.A.D Riley,”Frequence synthesizers having dividing ratio controlled by sigma-deltamodulator”,U.S.Patent 4,965,531 October 1990
[4]B.Miler,R.J.Con,“A Multiple Modulator Fractional Divider”,IEEE Transaction onInstrumentation and Measurement,Vol.40,No.3pp.578-583,June 1991
发明内容
本发明的目的在于提出一种改进的相位开关预分频器,以消除初始相位不固定问题。
针对传统相位开关型预分频器的固有缺点,本发明提出了一种改进型电路。改进的相位开关型预分频器由主分频电路、相位检测电路、控制电路组成。其结构如图2所示。其中,主分频电路由3级除2电路构成,每一级除2电路能够产生4个相差90度的分频信号,第三级能够输出8个相差45度的除8信号。由于输入信号相位不固定以及除法器初始状态不固定,导致8个输出信号之间有两种可能的相位关系,究竟电路处于哪种相位情况是不确定的,故很难控制8选1的选择器对输出进行选择,产生合适的输出信号。因此,本发明引入了检测电路1和控制电路2,检测电路1由一个异或门和电容组成,输入引自主分频电路的8相位输出的第一、二个信号。这两个信号也有两种不同的相位关系,将他们异或之后,再用电容虑除高频脉冲,就可以得到无毛刺的高或低电平,这个信号接入到控制电路中。控制电路2由一个状态机和若干组合逻辑电路组成。它受检测电路影响,根据两种不同的相位关系产生两种开关顺序,去控制8选1选择器输出合适的信号。当8选1电路以一定顺序切换不同的相位输出时就可以实现除N/N+1的功能。
采用本发明所改进的相位开关型预分频器后,可消除初始相位的不稳定状况,使预分频器在两种初始相位的情况下都能够正确的分频,实现预分频器的双模(N/N+1)除法功能。本发明尤其适用于2.4GhzISM频段。
附图说明
图1为频率合成器的总体构架图示。
图2为相位开关型预分频器结构图。
图3为两种多相位输出关系图。其中图3(a)为预分频器输出信号,p0到p7依次落后45°,图3(b)为预分频器输出的另一种信号图示。
图4为控制电路状态转换图。
图5为控制电路图。
图6为相位切换示意图。
图中标号:1——检测电路;2——控制电路;3——有限状态机电路;4——输入控制信号;5——选择器组;6——输出编码电路;7——相位选择信号。
具体实施方式
本发明设计的相位开关型预分频器,是在原有的预分频器基础上引入检测电路和控制电路组成,如图2所示。其中的控制电路如图5所示。它由一个有限状态机电路3、二选一的选择器组5、编码电路6经电路连接组成,其中,选择器组5接受检测电路1的输出控制信号4控制;选择器组5与状态机电路3连接,选择器组5的输入来自状态机电路3的输出,选择器5在控制信号4的作用下产生的输出又直接作用于状态机电路3;状态机电路3根据两种不同的相位关系产生两种开关顺序,它的输出状态信号经过编码电路6编码之后产生3个相位选择信号,去控制8选1选择器输出合适的信号。主分频电路有三个除2电路级联。每一个除2电路能够产生4个相差为90度的2分频信号。经过3次除2之后能够在输出端产生8个相差45度的除2信号。当输出MUX在控制电路的控制下将输出的除8信号从一个相位切换到另一个超前45度相位的信号时,分频比就由除8变为除7,相当于吞噬掉了一个脉冲,同时可以保证没有毛刺的出现。如图6所示,在tb时刻分频比由除8变成除7。从而完成预分频器的双模除法功能。经仿真分析8个相位的输出信号可能存在两种不同的相位关系,如图3所示。这是由VCO(压控振荡器)的输入相位不确定,及电路本身的初始状态不确定造成的。控制电路的作用就是输出8-1MUX选通信号,使输出的8分频信号总是从一个相位切换到另一个超前45度相位的信号。换句话说,8个输出信号必须是按一定顺序排列的。图3(a)中预分频器输出信号从p0到p7,相位依次落后45度,这时只要按p7->p6->p5......->p0的顺序切换MUX8的输出,就能完成分频比8到7的转化。当输出的初始相位如图3(b)所示时,MUX的输出信号则必须按p3->p6->p1->p4->p7->p2->p5->p0的顺序切换,这两种切换顺序由上文提到的控制电路完成。究竟采用哪种转换顺序,必须通过一个相位检测电路来判断。由图3可以看出,输出的p0和p1有两种可能的相位关系,一种是p0超前p145度,另一种是p0超前p1225度。如果将这两个信号进行异或同样也可以得到两种可能的输出信号。一种是带有正窄脉冲的低电平信号,另一种是带有负窄脉冲的高电平信号。再将这个异或后的信号通过一个电容可以将窄脉冲虑除掉,从而得到高电平或低电平信号。这个信号可用来输入到控制电路中。控制电路则由状态机构成,两个状态分别对应了两种输出转换顺序,其状态转换如图4所示。状态机按照指定的模式输出8—1MUX的选通信号。而何时进行相位的切换则由后面的可编程除法器的输出信号来控制。
Claims (1)
1、一种相位开关型预分频器,其主分频电路由3级除2电路构成,其特征在于还引入有检测电路(1)和控制电路(2);检测电路(1)由一个异或门和电容组成,输入引自主分频电路(8)相位输出的第一、二个信号,其输出信号接入控制电路中;控制电路(2)由一个有限状态机电路(3)、二选一的选择器组(5)、编码电路(6)经电路连接组成,其中,选择器组(5)受检测电路(1)的输出控制信号(4)控制;选择器组(5)与有限状态机电路(3)连接,选择器组(5)的输入来自有限状态机电路(3)的输出,选择器组(5)在控制信号(4)的作用下产生的输出又直接作用于有限状态机电路(3);有限状态机电路(3)根据两种不同的相位关系产生两种开关顺序,它的输出状态信号经过编码电路(6)编码后产生3个相位选择信号,去控制8选1选择器的输出信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100176077A CN100468973C (zh) | 2004-04-13 | 2004-04-13 | 一种改进的相位开关型预分频器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100176077A CN100468973C (zh) | 2004-04-13 | 2004-04-13 | 一种改进的相位开关型预分频器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1564464A CN1564464A (zh) | 2005-01-12 |
CN100468973C true CN100468973C (zh) | 2009-03-11 |
Family
ID=34479060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100176077A Expired - Fee Related CN100468973C (zh) | 2004-04-13 | 2004-04-13 | 一种改进的相位开关型预分频器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100468973C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102323482B (zh) * | 2011-08-05 | 2013-04-03 | 天津市德力电子仪器有限公司 | 数字中频频谱分析仪在网络分析测量中测量相频特性的方法 |
CN102931981A (zh) * | 2012-11-13 | 2013-02-13 | 苏州磐启微电子有限公司 | 一种超低功耗锁相环电路 |
CN104796141A (zh) * | 2015-04-16 | 2015-07-22 | 西安电子科技大学 | 一种ZigBee系统双环路全自动频带调谐锁相环 |
CN111030688B (zh) * | 2019-11-27 | 2023-06-30 | 芯创智(上海)微电子有限公司 | 一种外部输入时钟rpck的同步系统及其方法 |
-
2004
- 2004-04-13 CN CNB2004100176077A patent/CN100468973C/zh not_active Expired - Fee Related
Non-Patent Citations (2)
Title |
---|
A 2.4-GHz Monolithic Fractional-N FrequencySynthesizer With Robust Phase-Switching Prescalerand Loop Capacitance Multiplier. SHU et al.IEEE JOURNAL OF SOLID-STATE CIRCUITS,Vol.38 No.6. 2003 |
A 2.4-GHz Monolithic Fractional-N FrequencySynthesizer With Robust Phase-Switching Prescalerand Loop Capacitance Multiplier. SHU et al.IEEE JOURNAL OF SOLID-STATE CIRCUITS,Vol.38 No.6. 2003 * |
Also Published As
Publication number | Publication date |
---|---|
CN1564464A (zh) | 2005-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105162457B (zh) | 高速分频器及使用高速分频器的锁相环路 | |
CN108270437B (zh) | 数控振荡器和基于数控振荡器的全数字锁频环和锁相环 | |
CN103780254B (zh) | 锁相回路和相位数字转换器 | |
US6075416A (en) | Method, architecture and circuit for half-rate clock and/or data recovery | |
US6738922B1 (en) | Clock recovery unit which uses a detected frequency difference signal to help establish phase lock between a transmitted data signal and a recovered clock signal | |
JPH09149019A (ja) | 入データストリーム中に埋め込まれたクロック信号を回復するための装置およびその方法 | |
US8194186B2 (en) | Receiver capable of generating audio reference clock | |
JPH08242165A (ja) | 分数n分周器およびこれを用いた分数n周波数シンセサイザ | |
CN101588177A (zh) | 数字锁定指示器、锁相环频率综合器及无线收发机 | |
CN100468973C (zh) | 一种改进的相位开关型预分频器 | |
EP0670635B1 (en) | Phase-locked loop oscillator, and moving-average circuit, and division-ratio equalization circuit suitable for use in the same | |
JPH06252747A (ja) | デジタル・フェイズ・ロックド・ループ回路 | |
EP1113616B1 (en) | Method for recovering a clock signal in a telecommunications system and circuit thereof | |
CN101652926B (zh) | 高频计数器及其计数方法 | |
CN1951014B (zh) | 用于可编程时钟发生器的设备和方法 | |
JP5016074B2 (ja) | Pll回路 | |
CN107294531B (zh) | 锁相回路和分频器 | |
JPH09312567A (ja) | Pll周波数シンセサイザの制御回路 | |
US7477714B2 (en) | Phase adjusting circuit for minimized irregularities at phase steps | |
CN102468850B (zh) | 具有相位选择功能的分频器 | |
JP4434277B2 (ja) | クロック生成回路およびその使用方法 | |
JP3592998B2 (ja) | 周波数逓倍回路 | |
JP2842784B2 (ja) | Pll回路 | |
JP3132657B2 (ja) | クロック切替回路 | |
CN114337661B (zh) | 基于pll电路的小数分频和动态移相系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090311 Termination date: 20150413 |
|
EXPY | Termination of patent right or utility model |